JPWO2007091302A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2007091302A1
JPWO2007091302A1 JP2007557694A JP2007557694A JPWO2007091302A1 JP WO2007091302 A1 JPWO2007091302 A1 JP WO2007091302A1 JP 2007557694 A JP2007557694 A JP 2007557694A JP 2007557694 A JP2007557694 A JP 2007557694A JP WO2007091302 A1 JPWO2007091302 A1 JP WO2007091302A1
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
high dielectric
based high
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007557694A
Other languages
English (en)
Inventor
三島　康由
康由 三島
山口　正臣
正臣 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007091302A1 publication Critical patent/JPWO2007091302A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

シリコン基板１０上に形成され、シリコン酸化膜１２と、ＡｌがドーピングされたＨｆ系高誘電率絶縁膜１４とを含むゲート絶縁膜１６と、ゲート絶縁膜１６上に形成されたポリシリコン膜よりなるゲート電極１８と、ゲート電極１８及びＨｆ系高誘電率絶縁膜１４の側壁に形成されたサイドウォール絶縁膜２０とを有し、Ｈｆ系高誘電率絶縁膜１４にドーピングされたＡｌの深さ方向の濃度分布の最大値が１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となっている。

Description

本発明は、半導体装置及びその製造方法に係り、特に、高誘電率絶縁膜をゲート絶縁膜に用いた半導体装置及びその製造方法に関する。
これまで、ＭＯＳ構造におけるゲート絶縁膜やトンネル絶縁膜等の絶縁膜には、シリコン酸化膜よりなる絶縁膜が用いられていた。しかしながら、半導体デバイスの微細化に伴い、ゲート絶縁膜やトンネル絶縁膜の薄膜化が進行している。このため、トンネル電流によるゲートリーク電流の増加等という難点が顕在化してきている。かかる難点を解消するために、シリコン酸化膜よりも誘電率の高い絶縁膜（以下、本願明細書では、高誘電率絶縁膜という）をゲート絶縁膜等として用い、ゲート絶縁膜等の物理膜厚を厚くすることが検討されている。
このような高誘電率絶縁膜としては、例えば、ハフニウム（Ｈｆ）を含む酸化物、窒化物、酸窒化物よりなるＨｆ系高誘電率絶縁膜が有望視されている。
特開２００３−２０４０５８号公報 特開２００５−１８３４２２号公報 特開２００２−２８０４６１号公報 特開２００４−２１４６６２号公報 ２００５ ＶＬＳＩ Ｓｙｍｐ．，ｐ．７０
しかしながら、Ｈｆ系高誘電率絶縁膜上にポリシリコンよりなるゲート電極を形成した場合、Ｈｆ系高誘電率絶縁膜とゲート電極材料のシリコンとの反応によりトランジスタの閾値電圧がある値に固定されてしまっていた。閾値電圧の固定化は、ＣＭＯＳ化の障害となる。このような閾値電圧の固定化、すなわちフェルミレベルの固定化は、Ｈｆ系高誘電率絶縁膜をゲート絶縁膜として用いる上で解決すべき課題となっている。
かかる課題を解決するために、ゲート電極を金属よりなるメタルゲートとする試みがなされている。しかし、通常の半導体プロセスのラインに金属膜を形成する工程を導入することは容易ではない。これは、金属材料が所望の領域以外の半導体内に混入すると、金属により種々の欠陥レベルが発生するためである。
そこで、新たな試みとして、ポリシリコンよりなるゲート電極を上からＮｉ、Ｃｏ等の金属膜で覆い、熱処理によってシリサイド層を形成し、このシリサイド層をゲート絶縁膜との界面まで成長することが行われている。
しかし、いずれの試みにおいても、閾値電圧を広い範囲で制御することができないという欠点があり、ポリシリコンよりなるゲート電極を用いる場合に問題となるフェルミレベルの固定化を解決することはできない。
なお、非特許文献１には、ＨｆＯ２膜内に均一にＡｌを７．５〜４４ａｔ％導入することで、ＰＭＯＳトランジスタの閾値電圧が変化するという報告がなされているが、その変化量は不十分である。
本発明の目的は、Ｈｆ系高誘電率絶縁膜をゲート絶縁膜に用いる場合に、閾値電圧の広い範囲での制御を可能とする半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に形成され、Ａｌ、Ｃｒ、Ｔｉ及びＹからなる群から選ばれる少なくとも一種の金属がドーピングされたＨｆ系高誘電率絶縁膜を含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有し、前記Ｈｆ系高誘電率絶縁膜にドーピングされた前記金属の深さ方向の濃度分布の最大値が１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となっている半導体装置が提供される。
また、本発明の他の観点によれば、半導体基板上に、Ｈｆ系高誘電率絶縁膜を形成する工程と、前記Ｈｆ系高誘電率絶縁膜に、Ａｌ、Ｃｒ、Ｔｉ及びＹからなる群から選ばれる少なくとも一種の金属を、深さ方向の濃度分布の最大値が１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピングする工程と、前記Ｈｆ系高誘電率絶縁膜上に、ゲート電極を形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、ゲート絶縁膜として用いるＨｆ系高誘電率絶縁膜に、Ａｌ、Ｃｒ、Ｔｉ及びＹからなる群から選ばれる少なくとも一種の金属を、深さ方向の濃度分布の最大値が１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピングするので、トランジスタの閾値電圧の固定化を十分に抑制し、広い範囲で閾値電圧を制御することができる。
図１は、本発明の第１実施形態による半導体装置の構造を示す断面図である。 図２は、Ｈｆ系高誘電率絶縁膜をゲート絶縁膜に用いたＭＯＳトランジスタの容量−電圧特性を示すグラフである。 図３は、ＰＭＯＳトランジスタについてのＡｌのドーピング処理時間と閾値電圧の変化との関係を示すグラフである。 図４は、ＮＭＯＳトランジスタについてのＡｌのドーピング処理時間と閾値電圧の変化との関係を示すグラフである。 図５は、本発明の第１実施形態による半導体装置におけるＨｆ系高誘電率絶縁膜にドーピングされたＡｌの深さ方向の濃度分布を示すグラフである。 図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図８は、本発明の第２実施形態による半導体装置の構造を示す断面図である。 図９は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図１０は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
符号の説明
１０…シリコン基板
１２…シリコン酸化膜
１４…Ｈｆ系高誘電率絶縁膜
１６…ゲート絶縁膜
１８、１８ｐ、１８ｎ…ゲート電極
２０…サイドウォール絶縁膜
２１、２１ｐ、２１ｎ…不純物拡散領域
２２、２２ｐ、２２ｎ…不純物拡散領域
２３、２３ｐ、２３ｎ…ソース／ドレイン領域
２４…シリコン酸化膜
２５…フォトレジスト膜
２６…ウェル
２８ｐ…ＰＭＯＳトランジスタ
２８ｎ…ＮＭＯＳトランジスタ
３０…ＰＭＯＳトランジスタ領域
３２…ＮＭＯＳトランジスタ領域
３４…素子分離膜
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図７を用いて説明する。
図１は本実施形態による半導体装置の構造を示す断面図、図２はＨｆ系高誘電率絶縁膜をゲート絶縁膜に用いたＭＯＳトランジスタの容量−電圧特性を示すグラフ、図３はＰＭＯＳトランジスタについてのＡｌのドーピング処理時間と閾値電圧の変化との関係を示すグラフ、図４はＮＭＯＳトランジスタについてのＡｌのドーピング時間と閾値電圧の変化との関係を示すグラフ、図５は本実施形態による半導体装置におけるＨｆ系高誘電率絶縁膜にドーピングされたＡｌの深さ方向の濃度プロファイルを示すグラフ、図６及び図７は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、本実施形態による半導体装置の構造について図１を用いて説明する。
シリコン基板１０上には、シリコン酸化膜１２と、Ｈｆ系高誘電率絶縁膜１４とが順次積層されてなるゲート絶縁膜１６が形成されている。Ｈｆ系高誘電率絶縁膜１４は、例えば、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＯＮ膜等である。Ｈｆ系高誘電率絶縁膜１４には、後述するように、微量のアルミニウム（Ａｌ）がドーピングされている。Ｈｆ系高誘電率絶縁膜１４にドーピングされたＡｌの深さ方向の濃度分布の最大値、すなわち最大濃度ピークは、例えば１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となっている。なお、本願明細書では、高誘電率絶縁膜における「高誘電率」とは酸化シリコンより誘電率が高いことをいい、特に、Ｈｆ系高誘電率絶縁膜とは、Ｈｆを含む酸化物、窒化物又は酸窒化物よりなる絶縁膜であって、シリコン酸化膜よりも誘電率の高いものをいう。
ゲート絶縁膜１６上には、ポリシリコン膜よりなるゲート電極１８が形成されている。なお、ゲート電極１８とＨｆ系高誘電率絶縁膜１４との間には、Ａｌ層は形成されていない。
ゲート電極１８及びＨｆ系高誘電率絶縁膜１４の側壁には、サイドウォール絶縁膜２０が形成されている。
ゲート電極１８の両側のシリコン基板１０内には、ゲート電極１８に自己整合で、不純物が低濃度に導入された浅い不純物拡散領域２１が形成されている。さらに、サイドウォール絶縁膜２０及びゲート電極１８に自己整合で、不純物が高濃度に導入された深い不純物拡散領域２２が形成されている。これら不純物拡散領域２１、２２により、ＬＤＤ（Lightly Doped Drain）構造のソース／ドレイン領域２３が構成されている。
こうして、ゲート電極１８と、ソース／ドレイン領域２３とを有し、ゲート絶縁膜１６にＨｆ系高誘電率絶縁膜１４を含むＭＯＳトランジスタが形成されている。
本実施形態による半導体装置は、ゲート絶縁膜１６に用いられたＨｆ系高誘電率絶縁膜１４に、微量のＡｌがドーピングされていることに主たる特徴がある。
これまで、ゲート絶縁膜に用いられたＨｆ系高誘電率絶縁膜中のフェルミレベルの固定化を解決するための手段として種々の方法が検討されている。また、フェルミレベルの固定化が起こる原因のモデルとしても種々のモデルが提案されている。
本願発明者等は、フェルミレベルの固定化が起こる原因のモデルとして、Ｈｆ系高誘電率絶縁膜中の酸素がポリシリコン膜よりなるゲート電極中に抜けていき、Ｈｆ系高誘電率絶縁膜中に残存する電子によりレベルが形成されるというモデルに基づき、フェルミレベルの固定化を解決する手段を鋭意検討した。その結果、ポリシリコン膜よりなるゲート電極とＨｆ系高誘電率絶縁膜との間での酸素の移動を抑制する処理を施すことができれば、フェルミレベルの固定化を解決することができるとの結論に達した。
本実施形態による半導体装置においては、上述のように、ゲート絶縁膜１６に用いられたＨｆ系高誘電率絶縁膜１４に、深さ方向の濃度分布の最大値が例えば１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３という微量のＡｌがドーピングされている。このＨｆ系高誘電率絶縁膜１４にドーピングされたＡｌが酸素の固定化材として機能するため、Ｈｆ系高誘電率絶縁膜１４からポリシリコン膜よりなるゲート電極１８へ酸素が移動するのを防止することができる。また、Ｈｆ系高誘電率絶縁膜１４からシリコン基板１０へ酸素が移動するのを防止することができる。これにより、フェルミレベルの固定化を解決することができ、広い範囲で閾値電圧を制御することができる。
図２は、Ｈｆ系高誘電率絶縁膜にＡｌがドーピングされている場合とされていない場合とについて測定されたＭＯＳトランジスタ（ダイオード）の容量−電圧特性を示すグラフである。グラフの横軸はゲート電圧Ｖｇを示し、縦軸はゲート電極とシリコン基板との間の容量Ｃを示している。
図中実線のグラフは、Ｈｆ系高誘電率絶縁膜としてＡｌがドーピングされていないＨｆＳｉＯＮ膜を用い、このＨｆＳｉＯＮ膜上にポリシリコン膜よりなるゲート電極を形成した場合について測定されたものである。図中点線のグラフは、Ｈｆ系高誘電率絶縁膜として、最大濃度ピーク１×１０２１ａｔｏｍｓ／ｃｍ３でＡｌがドーピングされたＨｆＳｉＯＮ膜を用い、このＨｆＳｉＯＮ膜上にポリシリコン膜よりなるゲート電極を形成した場合について測定されたものである。いずれの場合も、ゲート電極については、ポリシリコン膜に不純物としてボロン（Ｂ）をイオン注入し、熱処理により不純物を活性化したｐ＋型のものを用いている。
図２に示すように、Ａｌのドーピングの有無による容量−電圧特性の変化から、Ｈｆ系高誘電率絶縁膜に微量のＡｌをドーピングすることにより、閾値電圧が大きく変化していることがわかる。
図３は、ＰＭＯＳトランジスタについて、Ａｌのドーピング処理時間に対する閾値電圧の変化ΔＶｔｈをプロットした結果を示すグラフである。グラフの横軸はゲート絶縁膜に用いたＨｆ系高誘電率絶縁膜に対するＡｌのドーピング処理時間を示し、縦軸は閾値電圧の変化ΔＶｔｈを示している。ＰＭＯＳトランジスタは、ゲート絶縁膜にＨｆ系高誘電率絶縁膜を用い、ゲート電極にポリシリコン膜よりなるｐ＋型のものを用いたものである。ここで、閾値電圧の変化ΔＶｔｈとは、通常のシリコン酸化膜をゲート絶縁膜として用いた場合のシリコン基板の不純物濃度とｐ／ｎポリシリコンゲートの仕事関数から予想される閾値電圧よりずれている量を意味している。●印のプロットはＨｆ系高誘電率絶縁膜としてＨｆＳｉＯＮ膜を用いた場合、○印の場合はＨｆ系高誘電率絶縁膜としてＨｆＳｉＯ膜を用いた場合、◇印のプロットはＨｆ系高誘電率絶縁膜としてＨｆＯＮ膜を用いた場合の結果をそれぞれ示している。
図３に示すグラフから明らかなように、ＰＭＯＳトランジスタの場合、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＯＮ膜のいずれのＨｆ系高誘電率絶縁膜についても、Ａｌのドーピング処理時間、すなわちＡｌのドーピング量を変えることにより、広い範囲で閾値電圧Ｖｔｈを制御することができることがわかる。
他方、図４は、ＮＭＯＳトランジスタについて、Ａｌのドーピング処理時間に対する閾値電圧の変化ΔＶｔｈをプロットした結果を示すグラフである。グラフの横軸はゲート絶縁膜に用いたＨｆ系高誘電率絶縁膜に対するＡｌのドーピング処理時間を示し、縦軸は閾値電圧の変化ΔＶｔｈを示している。ＮＭＯＳトランジスタは、ゲート絶縁膜にＨｆ系高誘電率絶縁膜を用い、ゲート電極にポリシリコン膜よりなるｎ＋型のものを用いたものである。●印のプロットはＨｆ系高誘電率絶縁膜としてＨｆＳｉＯＮ膜を用いた場合、○印の場合はＨｆ系高誘電率絶縁膜としてＨｆＳｉＯ膜を用いた場合、◇印のプロットはＨｆ系高誘電率絶縁膜としてＨｆＯＮ膜を用いた場合の結果をそれぞれ示している。
図４に示すグラフから明らかなように、ＮＭＯＳトランジスタの場合、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＯＮ膜のいずれのＨｆ系高誘電率絶縁膜についても、Ａｌのドーピング処理時間、すなわちＡｌのドーピング量を変えても閾値電圧の変化ΔＶｔｈはほとんど変化していない。この結果は、ハフニウムアルミネート系の高誘電率絶縁膜において固定電荷が発生して閾値電圧が変化するという現象とは異なっている。この結果から、Ｈｆ系高誘電率絶縁膜に微量のＡｌをドーピングすることにより、ゲート絶縁膜にＨｆ系高誘電率絶縁膜を用い、ゲート電極にポリシリコン膜を用いたトランジスタの閾値電圧の固定化が十分に抑制されていることがわかる。
このように、本実施形態による半導体装置においては、ゲート絶縁膜１６に用いられたＨｆ系高誘電率絶縁膜１４に微量のＡｌがドーピングされているため、トランジスタの閾値電圧の固定化を十分に抑制し、広い範囲で閾値電圧を制御することができる。また、微量のＡｌをドーピングすることにより、Ｈｆ系高誘電率絶縁膜１４の高誘電率膜としての特性が劣化したり、トランジスタの性能が低下したりすることはない。
図５は、本実施形態による半導体装置におけるＨｆ系高誘電率絶縁膜にドーピングされたＡｌの深さ方向の濃度分布の一例を示すグラフである。深さ方向の濃度分布は、二次イオン質量分析（ＳＩＭＳ）により測定したものである。グラフの横軸はゲート電極を構成するポリシリコン膜表面からの深さを示し、縦軸はＡｌ濃度を示している。ＳＩＭＳによる測定を行った試料は、Ｈｆ系高誘電率絶縁膜としてＨｆＳｉＯＮ膜を用い、閾値電圧が０．８ｅＶのＰＭＯＳトランジスタである。
図５に示すグラフから分かるように、ＨｆＳｉＯＮ膜にドーピングされたＡｌは深さ方向に濃度分布を有しており、その最大濃度ピークはおよそ１×１０２１ａｔｏｍｓ／ｃｍ３となっている。また、ＨｆＳｉＯＮ膜には微量のＡｌがドーピングされているのであって、ハフニウムアルミネート膜が形成されているわけではないことが分かる。
ここで、図５は、Ａｌのドーピング時間が５ｓの例であり、Ａｌの深さ方向の最大濃度ピークは、１０ｓの場合には、２×１０２１ａｔｏｍｓ／ｃｍ３となり、１５ｓの場合には、３×１０２１ａｔｏｍｓ／ｃｍ３となる。
なお、Ｈｆ系高誘電率絶縁膜１４にドーピングするＡｌは、濃度、分布を適宜調整することが望ましい。例えば、Ｈｆ系高誘電率絶縁膜１４にＨｆＳｉＯＮを用いた場合ドーピングされたＡｌの最大濃度ピークが３×１０２１ａｔｏｍｓ／ｃｍ３よりも大きくなると、トランジスタ特性におけるヒステリシスが増加する。したがって、Ｈｆ系高誘電率絶縁膜１４にドーピングされたＡｌの最大濃度ピークは、３×１０２１ａｔｏｍｓ／ｃｍ３以下であることが望ましい。また、Ｈｆ系高誘電率絶縁膜１４にＨｆＳｉＯＮを用いた場合ドーピングされたＡｌの最大濃度ピークが１×１０２１ａｔｏｍｓ／ｃｍ３よりも小さくなると、閾値電圧の固定化を十分に抑制することが困難となる。したがって、Ｈｆ系高誘電率絶縁膜１４にドーピングされたＡｌの最大濃度ピークは、１×１０２１ａｔｏｍｓ／ｃｍ３以上であることが望ましい。また、Ｈｆ系高誘電率絶縁膜１４にＨｆＳｉＯ、ＨｆＯＮを用いた場合、ＨｆＳｉＯＮの場合以上にＡｌをドーピングする必要がある。この場合でも４×１０２１ａｔｏｍｓ／ｃｍ３までドーピングすれば制御可能である。
次に、本実施形態による半導体装置の製造方法について図６乃至図７を用いて説明する。
まず、シリコン基板１０に対して、所定の洗浄処理を行う。
次いで、例えば塩酸と過酸化水素水とを混合した薬液を用いた処理によりシリコン基板１０の表面を酸化し、シリコン基板１０の表面に、例えば膜厚１ｎｍ以下のシリコン酸化膜１２を形成する（図６（ａ）参照）。
次いで、シリコン酸化膜１２上に、例えばＣＶＤ法により、例えば膜厚３．５ｎｍのＨｆＳｉＯＮ膜よりなるＨｆ系高誘電率絶縁膜１４を形成する（図６（ｂ）参照）。ＨｆＳｉＯＮ膜よりなるＨｆ系高誘電率絶縁膜１４の成膜条件は、例えば、原料ガスとして、テトラキスジメチルアミノハフニウム（ＴＤＭＡＨ：Ｈｆ（Ｎ（ＣＨ３）２）４）、トリスジメチルアミノシラン（ＴＤＭＡＳ：ＳｉＨ（Ｎ（ＣＨ３）２）３）、一酸化窒素（ＮＯ）を用い、基板温度を６００℃とする。
次いで、Ｈｆ系高誘電率絶縁膜１４の表面を、有機アルミニウム化合物のガスに曝すことにより、Ｈｆ系高誘電率絶縁膜１４に微量のＡｌをドーピングする。有機アルミニウム化合物としては、例えばトリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ３）３）を用い、窒素ガスを用いたバブリングにより、基板が収容されたチャンバー内にＴＭＡのガスを導入する。このとき、基板温度は例えば５００〜７００℃、具体的には６００℃とする。また、ＴＭＡのガスに曝す時間は、例えば５〜２０秒とする。
なお、上記のＨｆ系高誘電率絶縁膜１４の表面を有機アルミニウム化合物のガスに曝す工程においては、Ｈｆ系高誘電率絶縁膜１４上にＡｌ層が形成されることはない。
また、Ｈｆ系高誘電率絶縁膜１４とシリコン基板１０との間には、シリコン酸化膜１２が形成されている。このシリコン酸化膜１２により、チャネルとなるシリコン基板１０内へのＡｌの拡散が防止される。
次いで、例えば窒素雰囲気下にて熱処理を行うことにより、Ｈｆ系高誘電率絶縁膜１４を緻密化する。熱処理の温度は、例えば７００〜１０５０℃、具体的には７８０℃とする。
次いで、Ｈｆ系高誘電率絶縁膜１４上に、例えばＣＶＤ法により、例えば膜厚１２０ｎｍのポリシリコン膜１８を形成する（図６（ｃ）参照）。このときの基板温度は、例えば６００℃とする。
次いで、ポリシリコン膜１８上に、例えば膜厚１０ｎｍのシリコン酸化膜２４を形成する。シリコン酸化膜２４は、ゲート電極１８をエッチングにより形成する際のハードマスクとして用いるものである。
次いで、シリコン酸化膜２４上にフォトレジスト膜２５を形成した後、フォトリソグラフィにより、ゲート電極形成予定領域上にフォトレジスト膜２５を残存させる。
次いで、フォトレジスト膜２５をマスクとして、シリコン酸化膜２４をドライエッチングすることにより、ハードマスクとして用いるシリコン酸化膜２４をパターニングする。
次いで、フォトレジスト膜２５及びシリコン酸化膜２４をマスクとして、ポリシリコン膜１８をドライエッチングすることにより、ポリシリコン膜よりなるゲート電極１８を形成する（図６（ｄ）参照）。
次いで、フォトレジスト膜２５及びシリコン酸化膜２４をマスクとして、Ｈｆ系高誘電率絶縁膜１４をドライエッチングすることにより、ゲート電極１８の両側に露出したＨｆ系高誘電率絶縁膜１４を除去する（図７（ａ）参照）。
次いで、シリコン酸化膜２４上に残存するフォトレジスト膜２５を除去する。なお、マスクと用いたシリコン酸化膜２４は、その後のエッチング工程において除去される。
次いで、ゲート電極１８をマスクとしてイオン注入を行い、シリコン基板１０内に、ゲート電極１８に自己整合で、低濃度に不純物が導入された浅い不純物拡散領域２１を形成する（図７（ｂ）参照））。このイオン注入により、ゲート電極１８にも不純物が導入される。
次いで、全面に例えばシリコン酸化膜を形成した後、このシリコン酸化膜を異方性エッチングする。これにより、ゲート電極１８及びＨｆ系高誘電率絶縁膜１４の側壁に、シリコン酸化膜よりなるサイドウォール絶縁膜２０を形成する（図７（ｃ）参照）。
次いで、サイドウォール絶縁膜２０及びゲート電極１８をマスクとしてイオン注入を行い、サイドウォール絶縁膜２０及びゲート電極１８に自己整合で、高濃度に不純物が導入された深い不純物拡散領域２２を形成する。このイオン注入により、ゲート電極１８にも不純物が導入される。
こうして、不純物拡散領域２１、２２から構成されるＬＤＤ構造のソース／ドレイン領域２３が形成される（図７（ｄ）を参照）。
次いで、所定の熱処理を行い、イオン注入により導入した不純物を活性化する。
こうして、図１に示す本実施形態による半導体装置が製造される。
このように、本実施形態によれば、Ｈｆ系高誘電率絶縁膜１４の表面を有機アルミニウム化合物のガスに曝すことにより、ゲート絶縁膜１６に用いられるＨｆ系高誘電率絶縁膜１４に微量のＡｌをドーピングするので、トランジスタの閾値電圧の固定化を十分に抑制し、広い範囲で閾値電圧を制御することができる。
（変形例）
本実施形態の変形例による半導体装置の製造方法について説明する。
本変形例による半導体装置の製造方法は、Ｈｆ系高誘電率絶縁膜１４を緻密化するための熱処理を、Ｈｆ系高誘電率絶縁膜１４に微量のＡｌをドーピングする工程の前に行う点で上記の半導体装置の製造方法と異なっている。以下、本変形例による半導体装置の製造方法について説明する。
まず、図６（ａ）及び図６（ｂ）に示す上記の半導体装置の製造方法と同様にして、シリコン基板１０上に、シリコン酸化膜１２、Ｈｆ系高誘電率絶縁膜１４を形成する。
次いで、例えば窒素雰囲気下にて熱処理を行うことにより、Ｈｆ系高誘電率絶縁膜１４を緻密化する。熱処理の温度は、例えば７００〜１０５０℃、具体的には７８０℃とする。
次いで、Ｈｆ系高誘電率絶縁膜１４の表面を、上記と同様にＴＭＡ等の有機アルミニウム化合物のガスに曝すことにより、Ｈｆ系高誘電率絶縁膜１４にＡｌをドーピングする。
次いで、Ｈｆ系高誘電率絶縁膜１４上に、例えばＣＶＤ法により、ポリシリコン膜１８を形成する。
ポリシリコン膜１８を形成した後の工程は、図６（ｄ）乃至図７（ｄ）に示す上記の半導体装置の製造方法と同様である。
本変形例のように、Ｈｆ系高誘電率絶縁膜１４を緻密化するための熱処理を、Ｈｆ系高誘電率絶縁膜１４に微量のＡｌをドーピングする工程の前に行ってもよい。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図８乃至図１０を用いて説明する。なお、半導体装置及びその製造方法と同様の構成要素には、同一の符号を付し説明を省略或いは簡略にする。
図８は本実施形態による半導体装置の構造を示す断面図、図９及び図１０は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、本実施形態による半導体装置の構造について図８を用いて説明する。
本実施形態による半導体装置は、第１実施形態による半導体装置と同様に、微量のＡｌがドーピングされたＨｆ系高誘電率絶縁膜１４をゲート絶縁膜１６に用いたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタにより構成されたＣＭＯＳ構造を有するものである。
図示するように、ｐ型のシリコン基板１０に、ｎ型のウェル２６が形成されている。
ウェル２６が形成されたシリコン基板１０には、ＰＭＯＳトランジスタ２８ｐが形成されるＰＭＯＳトランジスタ領域３０と、ＮＭＯＳトランジスタ２８ｎが形成されるＮＭＯＳトランジスタ領域３２とを画定する素子分離膜３４が形成されている。
ＰＭＯＳトランジスタ領域３０におけるシリコン基板１０上には、シリコン酸化膜１２と、Ｈｆ系高誘電率絶縁膜１４とが順次積層されてなるゲート絶縁膜１６が形成されている。Ｈｆ系高誘電率絶縁膜１４は、例えば、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＯＮ膜等である。Ｈｆ系高誘電率絶縁膜１４には、微量のＡｌがドーピングされている。Ｈｆ系高誘電率絶縁膜１４にドーピングされたＡｌの最大濃度ピークは、例えば１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となっている。
ゲート絶縁膜１６上には、ポリシリコン膜よりなるゲート電極１８ｐが形成されている。なお、ゲート電極１８ｐとＨｆ系高誘電率絶縁膜１４との間には、Ａｌ層は形成されていない。
ゲート電極１８ｐ及びＨｆ系高誘電率絶縁膜１４の側壁には、サイドウォール絶縁膜２０が形成されている。
ゲート電極１８ｐの両側のシリコン基板１０内には、ゲート電極１８ｐに自己整合で、不純物が低濃度に導入された浅い不純物拡散領域２１ｐが形成されている。さらに、サイドウォール絶縁膜２０及びゲート電極１８ｐに自己整合で、不純物が高濃度に導入された深い不純物拡散領域２２ｐが形成されている。これら不純物拡散領域２１ｐ、２２ｐにより、ＬＤＤ構造のソース／ドレイン領域２３ｐが構成されている。
こうして、ＰＭＯＳトランジスタ領域３０において、ゲート電極１８ｐと、ソース／ドレイン領域２３ｐとを有し、ゲート絶縁膜１６にＨｆ系高誘電率絶縁膜１４を含むＰＭＯＳトランジスタ２８ｐが形成されている。
ＮＭＯＳトランジスタ領域３２におけるシリコン基板１０上には、シリコン酸化膜１２と、Ｈｆ系高誘電率絶縁膜１４とが順次積層されてなるゲート絶縁膜１６が形成されている。Ｈｆ系高誘電率絶縁膜１４は、例えば、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＯＮ膜等である。Ｈｆ系高誘電率絶縁膜１４には、微量のＡｌがドーピングされている。Ｈｆ系高誘電率絶縁膜１４にドーピングされたＡｌの最大濃度ピークは、例えば１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となっている。
ゲート絶縁膜１６上には、ポリシリコン膜よりなるゲート電極１８ｎが形成されている。なお、ゲート電極１８ｎとＨｆ系高誘電率絶縁膜１４との間には、Ａｌ層は形成されていない。
ゲート電極１８ｎ及びＨｆ系高誘電率絶縁膜１４の側壁には、サイドウォール絶縁膜２０が形成されている。
ゲート電極１８ｎの両側のシリコン基板１０内には、ゲート電極１８ｎに自己整合で、不純物が低濃度に導入された浅い不純物拡散領域２１ｎが形成されている。さらに、サイドウォール絶縁膜２０及びゲート電極１８ｎに自己整合で、不純物が高濃度に導入された深い不純物拡散領域２２ｎが形成されている。これら不純物拡散領域２１ｎ、２２ｎにより、ＬＤＤ構造のソース／ドレイン領域２３ｎが構成されている。
こうして、ＮＭＯＳトランジスタ領域３２において、ゲート電極１８ｎと、ソース／ドレイン領域２３ｎとを有し、ゲート絶縁膜１６にＨｆ系高誘電率絶縁膜１４を含むＮＭＯＳトランジスタ２８ｎが形成されている。
本実施形態による半導体装置は、ＣＭＯＳ構造を構成するＰＭＯＳトランジスタ２８ｐ及びＮＭＯＳトランジスタ２８ｎのそれぞれについて、第１実施形態と同様に、ゲート絶縁膜１６に用いられたＨｆ系高誘電率絶縁膜１４に、微量のＡｌがドーピングされていることに主たる特徴がある。
これにより、閾値電圧の固定化が十分に抑制され、広い範囲で閾値電圧を制御すること可能なＰＭＯＳトランジスタ２８ｐ及びＮＭＯＳトランジスタ２８ｎによりＣＭＯＳ構造を構成することができる。したがって、ＣＭＯＳ構造を有する半導体装置の性能を向上することができる。
次に、本実施形態による半導体装置の製造方法について図９及び図１０を用いて説明する。
まず、ｐ型のシリコン基板１０に、例えばイオン注入法により、ｎ型のウェル２６を形成する。
次いで、シリコン基板１０に、例えば通常のＳＴＩ法によりシリコン酸化膜よりなる素子分離膜３４を形成し、ＰＭＯＳトランジスタ領域３０及びＮＭＯＳトランジスタ領域３２を画定する。
次いで、例えば塩酸と過酸化水素水とを混合した薬液を用いた処理によりシリコン基板１０の表面を酸化し、シリコン基板１０の表面に、例えば膜厚１ｎｍ以下のシリコン酸化膜１２を形成する（図９（ａ）参照）。
次いで、シリコン酸化膜１２上に、例えばＣＶＤ法により、例えば膜厚３．５ｎｍのＨｆＳｉＯＮ膜よりなるＨｆ系高誘電率絶縁膜１４を形成する（図９（ｂ）参照）。ＨｆＳｉＯＮ膜よりなるＨｆ系高誘電率絶縁膜１４の成膜条件は、例えば、原料ガスとしてＴＤＭＡＨ、ＴＤＭＡＳ、ＮＯを用い、基板温度を６００℃とする。
次いで、Ｈｆ系高誘電率絶縁膜１４の表面を、有機アルミニウム化合物のガスに曝すことにより、Ｈｆ系高誘電率絶縁膜１４にＡｌをドーピングする。有機アルミニウム化合物としては、例えばＴＭＡを用い、窒素ガスを用いたバブリングにより、基板が収容されたチャンバー内にＴＭＡのガスを導入する。このとき、基板温度は例えば６００℃とする。また、ＴＭＡのガスに曝す時間は、例えば５〜２０秒とする。
次いで、例えば窒素雰囲気下にて熱処理を行うことにより、Ｈｆ系高誘電率絶縁膜１４を緻密化する。熱処理の温度は、例えば７００〜１０５０℃、具体的には７８０℃とする。
次いで、Ｈｆ系高誘電率絶縁膜１４上に、例えばＣＶＤ法により、例えば膜厚１２０ｎｍのポリシリコン膜１８を形成する（図９（ｃ）参照）。このときの基板温度は、例えば６００℃とする。
次いで、ポリシリコン膜１８上に、例えば膜厚１０ｎｍのシリコン酸化膜２４を形成する。シリコン酸化膜２４は、ゲート電極１８ｐ、１８ｎをエッチングにより形成する際のハードマスクとして用いるものである。
次いで、シリコン酸化膜２４上にフォトレジスト膜２５を形成した後、フォトリソグラフィにより、ゲート電極形成予定領域上にフォトレジスト膜２５を残存させる。
次いで、フォトレジスト膜２５をマスクとして、シリコン酸化膜２４をドライエッチングすることにより、ハードマスクとして用いるシリコン酸化膜２４をパターニングする。
次いで、フォトレジスト膜２５及びシリコン酸化膜２４をマスクとして、ポリシリコン膜１８をドライエッチングすることにより、ポリシリコン膜よりなるゲート電極１８ｐ、１８ｎを形成する（図９（ｄ）参照）。
次いで、フォトレジスト膜２５及びシリコン酸化膜２４をマスクとして、Ｈｆ系高誘電率絶縁膜１４をドライエッチングすることにより、ゲート電極１８ｐ、１８ｎの両側に露出したＨｆ系高誘電率絶縁膜１４を除去する（図１０（ａ）参照）。
次いで、シリコン酸化膜２４上に残存するフォトレジスト膜２５を除去する。なお、マスクと用いたシリコン酸化膜２４は、その後のエッチング工程において除去される。
次いで、フォトリソグラフィにより、ＮＭＯＳトランジスタ領域３２を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜及びゲート電極１８ｎをマスクとして、ＮＭＯＳトランジスタ領域３２におけるシリコン基板１０内に、例えば燐（Ｐ）等のｎ型の不純物をイオン注入する。これにより、ＮＭＯＳトランジスタ領域３２におけるシリコン基板１０内に、ゲート電極１８ｎに自己整合で、低濃度にｎ型の不純物が導入された浅い不純物拡散領域２１ｎを形成する。このイオン注入により、ゲート電極１８ｎにもｎ型の不純物が導入される。
ＮＭＯＳトランジスタ領域３２においてイオン注入を行った後、マスクとして用いたフォトレジスト膜を除去する。
次いで、フォトリソグラフィにより、ＰＭＯＳトランジスタ領域３０を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜及びゲート電極１８ｐをマスクとして、ＰＭＯＳトランジスタ領域３０におけるシリコン基板１０内に、例えばＢ等のｐ型の不純物をイオン注入する。これにより、ＰＭＯＳトランジスタ領域３０におけるシリコン基板１０内に、ゲート電極１８ｐに自己整合で、低濃度にｐ型の不純物が導入された浅い不純物拡散領域２１ｐを形成する。このイオン注入により、ゲート電極１８ｐにもｐ型の不純物が導入される。
ＰＭＯＳトランジスタ領域３０においてイオン注入を行った後、マスクとして用いたフォトレジスト膜を除去する。
こうして、ＮＭＯＳトランジスタ領域３２及びＰＭＯＳトランジスタ領域３０において、不純物拡散領域２１ｎ、２１ｐを形成する（図１０（ｂ）参照）。
次いで、全面に例えばシリコン酸化膜を形成した後、このシリコン酸化膜を異方性エッチングする。これにより、ゲート電極１８ｐ、１８ｎ及びＨｆ系高誘電率絶縁膜１４の側壁に、シリコン酸化膜よりなるサイドウォール絶縁膜２０を形成する（図１０（ｃ）参照）。
次いで、フォトリソグラフィにより、ＮＭＯＳトランジスタ領域３２を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜、サイドウォール絶縁膜２０及びゲート電極１８ｎをマスクとして、ＮＭＯＳトランジスタ領域３２におけるシリコン基板１０内に、例えばＰ等のｎ型の不純物をイオン注入する。これにより、ＮＭＯＳトランジスタ領域３２におけるシリコン基板１０内に、サイドウォール絶縁膜２０及びゲート電極１８ｎに自己整合で、高濃度にｎ型の不純物が導入された深い不純物拡散領域２２ｎを形成する。このイオン注入により、ゲート電極１８ｎにもｎ型の不純物が導入される。
ＮＭＯＳトランジスタ領域３２においてイオン注入を行った後、マスクとして用いたフォトレジスト膜を除去する。
次いで、フォトリソグラフィにより、ＰＭＯＳトランジスタ領域３０を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜、サイドウォール絶縁膜２０及びゲート電極１８ｐをマスクとして、ＰＭＯＳトランジスタ領域３０におけるシリコン基板１０内に、例えばＢ等のｐ型の不純物をイオン注入する。これにより、ＰＭＯＳトランジスタ領域３０におけるシリコン基板１０内に、サイドウォール絶縁膜２０及びゲート電極１８ｐに自己整合で、高濃度にｐ型の不純物が導入された深い不純物拡散領域２２ｐを形成する。このイオン注入により、ゲート電極１８ｐにもｐ型の不純物が導入される。
ＰＭＯＳトランジスタ領域３０においてイオン注入を行った後、マスクとして用いたフォトレジスト膜を除去する。
こうして、ＮＭＯＳトランジスタ領域３２において、不純物拡散領域２１ｎ、２２ｎから構成されるＬＤＤ構造のソース／ドレイン領域２３ｎが形成される。また、ＰＭＯＳトランジスタ領域３０において、不純物拡散領域２１ｐ、２２ｐから構成されるＬＤＤ構造のソース／ドレイン領域２３ｐが形成される（図１０（ｄ）参照）。
次いで、所定の熱処理を行い、イオン注入により導入した不純物を活性化する。
こうして、図８に示す本実施形態による半導体装置が製造される。
このように、本実施形態によれば、Ｈｆ系高誘電率絶縁膜１４の表面を有機アルミニウム化合物のガスに曝すことにより、ＣＭＯＳ構造を構成するＰＭＯＳトランジスタ２８ｐ及びＮＭＯＳトランジスタ２８ｎのゲート絶縁膜１６に用いられるＨｆ系高誘電率絶縁膜１４に微量のＡｌをドーピングするので、閾値電圧の固定化が十分に抑制され、広い範囲で閾値電圧を制御すること可能なＰＭＯＳトランジスタ２８ｐ及びＮＭＯＳトランジスタ２８ｎによりＣＭＯＳ構造を構成することができる。したがって、ＣＭＯＳ構造を有する半導体装置の性能を向上することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、Ｈｆ系高誘電率絶縁膜１４としてＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＯＮ膜を用いる場合について説明したが、Ｈｆ系高誘電率絶縁膜１４はこれらに限定されるものではない。Ｈｆ系高誘電率絶縁膜１４としては、これらのほか、例えば、ＨｆＯ２膜、ＨｆＳｉＮ膜等のＨｆを含む酸化物、窒化物、酸窒化物よりなる高誘電率絶縁膜を用いることができる。
また、上記実施形態では、ポリシリコン膜よりなるゲート電極１８を用いる場合について説明したが、ゲート電極１８の材料はこれに限定されるものではない。ゲート電極１８としては、多結晶シリコンのほか、多結晶シリコンゲルマニウム（ＳｉＧｅ）、シリサイド、ゲリサイド等の導電膜よりなるものを用いることができる。
また、上記実施形態では、Ｈｆ系高誘電率絶縁膜１４の表面をＴＭＡのガスに曝すことにより、Ｈｆ系高誘電率絶縁膜１４にＡｌをドーピングする場合について説明したが、Ａｌをドーピングするための有機アルミニウム化合物はこれに限定されるものではない。有機アルミニウム化合物としては、ＴＭＡのほか、トリターシャリブチルアルミニウム（ＴＴＢＡ）を用いることができる。
また、上記実施形態では、Ｈｆ系高誘電率絶縁膜１４にＡｌをドーピングする場合について説明したが、Ｈｆ系高誘電率絶縁膜１４にドーピングする金属はこれに限定されるものではない。Ｈｆ系高誘電率絶縁膜１４にドーピングする金属としては、Ａｌのほか、クロム（Ｃｒ）、チタン（Ｔｉ）、イットリウム（Ｙ）等を用いることができる。Ｈｆ系高誘電率絶縁膜１４へのＣｒ、Ｔｉ、Ｙ等のドーピングも、これらの金属を含む有機金属化合物のガスにＨｆ系高誘電率絶縁膜１４の表面を曝すことにより行うことができる。また、これらの金属についても、Ａｌと同様に、最大濃度ピークが、例えば１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となるようにＨｆ系高誘電率絶縁膜１４にドーピングすることにより、閾値電圧の固定化を十分に抑制し、広い範囲で閾値電圧を制御することができる。
本発明による半導体装置及びその製造方法は、Ｈｆ系高誘電率絶縁膜をゲート絶縁膜に用いたトランジスタにおいて、閾値電圧の固定化を十分に抑制し、広い範囲で閾値電圧を制御することを可能にするものである。したがって、本発明による半導体装置及びその製造方法は、Ｈｆ系高誘電率絶縁膜をゲート絶縁膜に用いたトランジスタの性能を向上するうえで極めて有用である。

Claims (8)

  1. 半導体基板上に形成され、Ａｌ、Ｃｒ、Ｔｉ及びＹからなる群から選ばれる少なくとも一種の金属がドーピングされたＨｆ系高誘電率絶縁膜を含むゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを有し、
    前記Ｈｆ系高誘電率絶縁膜にドーピングされた前記金属の深さ方向の濃度分布の最大値が１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となっている
    ことを特徴とする半導体装置。
  2. 請求の範囲第１項記載の半導体装置において、
    前記ゲート電極は、Ｓｉを含む導電膜よりなる
    ことを特徴とする半導体装置。
  3. 請求の範囲第２項記載の半導体装置において、
    前記ゲート電極は、多結晶シリコン膜、多結晶シリコンゲルマニウム膜、又はシリサイド膜よりなる
    ことを特徴とする半導体装置。
  4. 請求の範囲第１項記載の半導体装置において、
    前記ゲート電極は、ゲリサイド膜よりなる
    ことを特徴とする半導体装置。
  5. 半導体基板上に、Ｈｆ系高誘電率絶縁膜を形成する工程と、
    前記Ｈｆ系高誘電率絶縁膜に、Ａｌ、Ｃｒ、Ｔｉ及びＹからなる群から選ばれる少なくとも一種の金属を、深さ方向の濃度分布の最大値が１×１０２１〜４×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピングする工程と、
    前記Ｈｆ系高誘電率絶縁膜上に、ゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 請求の範囲第５項記載の半導体装置の製造方法において、
    前記Ｈｆ系高誘電率絶縁膜に前記金属をドーピングする工程では、前記金属を含む有機金属化合物のガスに前記Ｈｆ系高誘電率絶縁膜の表面を曝すことにより、前記Ｈｆ系高誘電率絶縁膜に前記金属をドーピングする
    ことを特徴とする半導体装置の製造方法。
  7. 請求の範囲第５項又は第６項記載の半導体装置の製造方法において、
    前記Ｈｆ系高誘電率絶縁膜に前記金属をドーピングする工程の後、前記ゲート電極を形成する工程の前に、前記Ｈｆ系高誘電率絶縁膜を緻密化するための熱処理を行う工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求の範囲第５項又は第６項記載の半導体装置の製造方法において、
    前記Ｈｆ系高誘電率絶縁膜を形成する工程の後、前記Ｈｆ系高誘電率絶縁膜に前記金属をドーピングする工程の前に、前記Ｈｆ系高誘電率絶縁膜を緻密化するための熱処理を行う工程を更に有する
    ことを特徴とする半導体装置の製造方法。
JP2007557694A 2006-02-07 2006-02-07 半導体装置及びその製造方法 Withdrawn JPWO2007091302A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/302067 WO2007091302A1 (ja) 2006-02-07 2006-02-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2007091302A1 true JPWO2007091302A1 (ja) 2009-06-25

Family

ID=38344910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557694A Withdrawn JPWO2007091302A1 (ja) 2006-02-07 2006-02-07 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20090008724A1 (ja)
JP (1) JPWO2007091302A1 (ja)
WO (1) WO2007091302A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007116470A1 (ja) * 2006-03-31 2009-08-20 富士通株式会社 半導体装置及びその製造方法
JP2008311464A (ja) * 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology 半導体装置とその製造方法
JP5292968B2 (ja) * 2008-07-23 2013-09-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US8383025B2 (en) * 2009-05-19 2013-02-26 Nanyang Technological University Method of manufacturing micro patterned device and device obtained by the method
JP6026090B2 (ja) 2011-09-26 2016-11-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US8592305B2 (en) 2011-11-15 2013-11-26 Applied Materials, Inc. Doping aluminum in tantalum silicide
CN104380444A (zh) 2012-06-29 2015-02-25 株式会社半导体能源研究所 半导体装置
CN107615483B (zh) * 2015-06-05 2022-05-17 索尼公司 固态摄像元件
US20220246479A1 (en) * 2021-02-04 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions and methods of forming same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060755A (en) * 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7015088B2 (en) * 2002-12-31 2006-03-21 Texas Instruments Incorporated High-K gate dielectric defect gettering using dopants
JP4691873B2 (ja) * 2003-03-31 2011-06-01 富士通株式会社 半導体装置およびその製造方法
JP2005183422A (ja) * 2003-12-16 2005-07-07 Nec Corp 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP4938262B2 (ja) * 2004-08-25 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2007091302A1 (ja) 2007-08-16
US20090008724A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4938262B2 (ja) 半導体装置およびその製造方法
KR100618815B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
EP1711959B1 (en) Transistor with doped gate dielectric and method of manufacturing the same
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
CN100485962C (zh) 半导体器件及其制造方法
JPWO2007091302A1 (ja) 半導体装置及びその製造方法
JP4919586B2 (ja) 半導体装置およびその製造方法
US8716118B2 (en) Replacement gate structure for transistor with a high-K gate stack
US20120129330A1 (en) Semiconductor devices employing high-k dielectric layers as a gate insulating layer and methods of fabricating the same
CN103681671A (zh) 具有钨栅电极的半导体器件及其制造方法
US20070052026A1 (en) Semiconductor device and method of manufacturing the same
JP5456150B2 (ja) 半導体装置及びその製造方法
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
US20070200160A1 (en) Semiconductor device and method of fabricating the same
JP4855419B2 (ja) 半導体装置の製造方法
JPWO2007116470A1 (ja) 半導体装置及びその製造方法
KR100936577B1 (ko) 반도체 소자 및 그 제조방법
JP2005340329A (ja) 半導体装置およびその製造方法
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
JP2005252192A (ja) 相補型半導体装置の製造方法
KR20080084833A (ko) 반도체 장치 및 그 제조 방법
US20080242114A1 (en) Thermal anneal method for a high-k dielectric
JP2005285805A (ja) 半導体装置の製造方法
JP2006019351A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100818