JP6026090B2 - 熱処理方法 - Google Patents

熱処理方法 Download PDF

Info

Publication number
JP6026090B2
JP6026090B2 JP2011209552A JP2011209552A JP6026090B2 JP 6026090 B2 JP6026090 B2 JP 6026090B2 JP 2011209552 A JP2011209552 A JP 2011209552A JP 2011209552 A JP2011209552 A JP 2011209552A JP 6026090 B2 JP6026090 B2 JP 6026090B2
Authority
JP
Japan
Prior art keywords
temperature
semiconductor wafer
heat treatment
dielectric constant
silicon germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011209552A
Other languages
English (en)
Other versions
JP2013073946A (ja
Inventor
和彦 布施
和彦 布施
加藤　慎一
慎一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2011209552A priority Critical patent/JP6026090B2/ja
Priority to TW101130541A priority patent/TWI467661B/zh
Priority to KR1020120099321A priority patent/KR101380436B1/ko
Priority to US13/607,892 priority patent/US8623750B2/en
Publication of JP2013073946A publication Critical patent/JP2013073946A/ja
Application granted granted Critical
Publication of JP6026090B2 publication Critical patent/JP6026090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Robotics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、シリコンゲルマニウム層に高誘電率膜を形成した半導体ウェハーなどの基板を加熱して高誘電率膜の結晶化を促進する熱処理方法に関する。
従来より、電界効果トランジスタ（ＦＥＴ）のゲート絶縁膜としては、二酸化ケイ素（ＳｉＯ2）が一般的に用いられてきたが、素子の微細化に伴ってゲート絶縁膜の薄膜化が進むにつれてリーク電流の増大が問題となっていた。このため、例えば特許文献１に開示されるように、ゲート絶縁膜として二酸化ケイ素よりも誘電率の高い材料（高誘電率材料）を使用するとともに、ゲート電極に金属を用いたメタルゲート電極の開発が進められている。
また、このような高誘電率材料を使用した高誘電率膜（High-k膜）を採用する場合には、濃度差を有するシリコンゲルマニウム層を形成してソース・ドレインに応力を印加することによって、より多くの電流を流すことも検討されている。
特開２０１１−７７４２１号公報
しかしながら、シリコンゲルマニウム層の上に高誘電率膜を形成した半導体ウェハーの熱処理を行うときには以下のような問題が生じる。高誘電率膜はＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)などの手法によって高誘電率材料を堆積させて形成される。堆積ままの高誘電率膜は結晶性が低いため、これを１０００℃以上でアニールすることによって結晶化を促進させる必要がある。
ところが、基層のシリコンゲルマニウムを１０００℃以上にまで加熱すると、異なる濃度のシリコンゲルマニウム間の歪みが緩和され、ソース・ドレインに応力を印加する機能が弱められるという問題が発生する。
本発明は、上記課題に鑑みてなされたものであり、シリコンゲルマニウム層の弛緩を抑制しつつ、高誘電率膜の結晶化を促進することができる熱処理方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、シリコンゲルマニウム層に高誘電率膜を形成した基板を加熱して前記高誘電率膜の結晶化を促進する熱処理方法において、第１のゲルマニウム濃度のシリコンゲルマニウムの両側を前記第１のゲルマニウム濃度よりも高濃度の第２のゲルマニウム濃度のシリコンゲルマニウムにて挟み込んだシリコンゲルマニウム層を基板上に形成する基層形成工程と、前記第１のゲルマニウム濃度のシリコンゲルマニウムの上に二酸化ケイ素の膜を形成し、当該二酸化ケイ素の膜の上に高誘電率膜を形成する高誘電率膜形成工程と、前記高誘電率膜が形成された前記基板を６００℃以上９００℃以下の前記シリコンゲルマニウム層の弛緩が生じない予備加熱温度にて加熱する予備加熱工程と、前記基板に光を照射することによって前記基板の表面温度を前記予備加熱温度から目標温度にまで３ミリ秒以上１秒以下にて昇温する昇温工程と、前記昇温工程の後、前記基板に光を照射することによって前記基板の表面温度を前記目標温度から±２５℃以内の範囲内に３ミリ秒以上１秒以下維持する温度維持工程と、を備えることを特徴とする。
また、請求項２の発明は、請求項１の発明に係る熱処理方法において、前記目標温度は１０００℃以上１２００℃以下であることを特徴とする。
また、請求項３の発明は、請求項１または請求項２の発明に係る熱処理方法において、前記昇温工程および前記温度維持工程では、フラッシュランプから前記基板にフラッシュ光を照射することを特徴とする。
また、請求項４の発明は、請求項３の発明に係る熱処理方法において、前記昇温工程および前記温度維持工程では、コンデンサから前記フラッシュランプへの電荷の供給をスイッチング素子によって断続することにより前記フラッシュランプの発光出力を制御することを特徴とする。
また、請求項５の発明は、請求項１から請求項４のいずれかの発明に係る熱処理方法において、前記高誘電率膜の上に、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、モリブデン、タングステンからなる群から選択される１種以上の金属を含むゲート電極を形成するゲート電極形成工程をさらに備えることを特徴とする。
また、請求項６の発明は、請求項１から請求項５のいずれかの発明に係る熱処理方法において、前記高誘電率膜は、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＭｏＮ、ＷＮ、ＴｉＳｉＮ、ＨｆＳｉＮ、ＶＳｉＮ、ＮｂＳｉＮ、ＴａＳｉＮ、ＭｏＳｉＮ、ＷＳｉＮ、ＨｆＡｌＮ、ＶＡｌＮ、ＮｂＡｌＮ、ＴａＡｌＮ、ＭｏＡｌＮ、ＷＡｌＮからなる群から選択された１種以上を含むことを特徴とする。
請求項１から請求項６の発明によれば、高誘電率膜が形成された基板を所定の予備加熱温度にて加熱した後、その基板に光を照射することによって基板の表面温度を予備加熱温度から目標温度にまで３ミリ秒以上１秒以下にて昇温し、さらに光を照射することによって基板の表面温度を目標温度から±２５℃以内の範囲内に３ミリ秒以上１秒以下維持するため、基板の表面温度が目標温度近傍に一定時間維持されることとなり、シリコンゲルマニウム層の弛緩を抑制しつつ、高誘電率膜の結晶化を促進することができる。
特に、請求項４の発明によれば、コンデンサからフラッシュランプへの電荷の供給をスイッチング素子によって断続することによりフラッシュランプの発光出力を制御するため、基板の表面温度を目標温度近傍に安定して維持することができる。
熱処理装置の構成を示す縦断面図である。 保持部の全体外観を示す斜視図である。 保持部を上面から見た平面図である。 保持部を側方から見た側面図である。 移載機構の平面図である。 移載機構の側面図である。 複数のハロゲンランプの配置を示す平面図である。 フラッシュランプの駆動回路を示す図である。 半導体ウェハーの処理手順を示すフローチャートである。 シリコンゲルマニウム層の形成を説明する図である。 ゲート電極およびゲート絶縁膜の形成を説明する図である。 半導体ウェハーの表面温度の変化を示す図である。 パルス信号の波形とフラッシュランプに流れる電流との相関の一例を示す図である。 フラッシュランプの発光出力プロファイルの一例を示す図である。 半導体ウェハーの表面温度プロファイルの一例を示す図である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
図１は、本発明に係る熱処理方法を実施するための熱処理装置１の構成を示す縦断面図である。本実施形態の熱処理装置１は、基板としてφ３００ｍｍの円板形状の半導体ウェハーＷに対してフラッシュ光照射を行うことによってその半導体ウェハーＷを加熱するフラッシュランプアニール装置である。詳細は後述するが、熱処理装置１に搬入される前の半導体ウェハーＷには高誘電率膜が形成されており、熱処理装置１による加熱処理によってその高誘電率膜の結晶化が促進される。
熱処理装置１は、半導体ウェハーＷを収容するチャンバー６と、複数のフラッシュランプＦＬを内蔵するフラッシュ加熱部５と、複数のハロゲンランプＨＬを内蔵するハロゲン加熱部４と、シャッター機構２と、を備える。チャンバー６の上側にフラッシュ加熱部５が設けられるとともに、下側にハロゲン加熱部４が設けられている。また、熱処理装置１は、チャンバー６の内部に、半導体ウェハーＷを水平姿勢に保持する保持部７と、保持部７と装置外部との間で半導体ウェハーＷの受け渡しを行う移載機構１０と、を備える。さらに、熱処理装置１は、シャッター機構２、ハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。
チャンバー６は、筒状のチャンバー側部６１の上下に石英製のチャンバー窓を装着して構成されている。チャンバー側部６１は上下が開口された概略筒形状を有しており、上側開口には上側チャンバー窓６３が装着されて閉塞され、下側開口には下側チャンバー窓６４が装着されて閉塞されている。チャンバー６の天井部を構成する上側チャンバー窓６３は、石英により形成された円板形状部材であり、フラッシュ加熱部５から出射されたフラッシュ光をチャンバー６内に透過する石英窓として機能する。また、チャンバー６の床部を構成する下側チャンバー窓６４も、石英により形成された円板形状部材であり、ハロゲン加熱部４からの光をチャンバー６内に透過する石英窓として機能する。
また、チャンバー側部６１の内側の壁面の上部には反射リング６８が装着され、下部には反射リング６９が装着されている。反射リング６８，６９は、ともに円環状に形成されている。上側の反射リング６８は、チャンバー側部６１の上側から嵌め込むことによって装着される。一方、下側の反射リング６９は、チャンバー側部６１の下側から嵌め込んで図示省略のビスで留めることによって装着される。すなわち、反射リング６８，６９は、ともに着脱自在にチャンバー側部６１に装着されるものである。チャンバー６の内側空間、すなわち上側チャンバー窓６３、下側チャンバー窓６４、チャンバー側部６１および反射リング６８，６９によって囲まれる空間が熱処理空間６５として規定される。
チャンバー側部６１に反射リング６８，６９が装着されることによって、チャンバー６の内壁面に凹部６２が形成される。すなわち、チャンバー側部６１の内壁面のうち反射リング６８，６９が装着されていない中央部分と、反射リング６８の下端面と、反射リング６９の上端面とで囲まれた凹部６２が形成される。凹部６２は、チャンバー６の内壁面に水平方向に沿って円環状に形成され、半導体ウェハーＷを保持する保持部７を囲繞する。
チャンバー側部６１および反射リング６８，６９は、強度と耐熱性に優れた金属材料（例えば、ステンレススチール）にて形成されている。また、反射リング６８，６９の内周面は電解ニッケルメッキによって鏡面とされている。
また、チャンバー側部６１には、チャンバー６に対して半導体ウェハーＷの搬入および搬出を行うための搬送開口部（炉口）６６が形設されている。搬送開口部６６は、ゲートバルブ１８５によって開閉可能とされている。搬送開口部６６は凹部６２の外周面に連通接続されている。このため、ゲートバルブ１８５が搬送開口部６６を開放しているときには、搬送開口部６６から凹部６２を通過して熱処理空間６５への半導体ウェハーＷの搬入および熱処理空間６５からの半導体ウェハーＷの搬出を行うことができる。また、ゲートバルブ１８５が搬送開口部６６を閉鎖するとチャンバー６内の熱処理空間６５が密閉空間とされる。
また、チャンバー６の内壁上部には熱処理空間６５に処理ガス（本実施形態では窒素ガス（Ｎ2））を供給するガス供給孔８１が形設されている。ガス供給孔８１は、凹部６２よりも上側位置に形設されており、反射リング６８に設けられていても良い。ガス供給孔８１はチャンバー６の側壁内部に円環状に形成された緩衝空間８２を介してガス供給管８３に連通接続されている。ガス供給管８３は窒素ガス供給源８５に接続されている。また、ガス供給管８３の経路途中にはバルブ８４が介挿されている。バルブ８４が開放されると、窒素ガス供給源８５から緩衝空間８２に窒素ガスが送給される。緩衝空間８２に流入した窒素ガスは、ガス供給孔８１よりも流体抵抗の小さい緩衝空間８２内を拡がるように流れてガス供給孔８１から熱処理空間６５内へと供給される。
一方、チャンバー６の内壁下部には熱処理空間６５内の気体を排気するガス排気孔８６が形設されている。ガス排気孔８６は、凹部６２よりも下側位置に形設されており、反射リング６９に設けられていても良い。ガス排気孔８６はチャンバー６の側壁内部に円環状に形成された緩衝空間８７を介してガス排気管８８に連通接続されている。ガス排気管８８は排気部１９０に接続されている。また、ガス排気管８８の経路途中にはバルブ８９が介挿されている。バルブ８９が開放されると、熱処理空間６５の気体がガス排気孔８６から緩衝空間８７を経てガス排気管８８へと排出される。なお、ガス供給孔８１およびガス排気孔８６は、チャンバー６の周方向に沿って複数設けられていても良いし、スリット状のものであっても良い。また、窒素ガス供給源８５および排気部１９０は、熱処理装置１に設けられた機構であっても良いし、熱処理装置１が設置される工場のユーティリティであっても良い。
また、搬送開口部６６の先端にも熱処理空間６５内の気体を排出するガス排気管１９１が接続されている。ガス排気管１９１はバルブ１９２を介して排気部１９０に接続されている。バルブ１９２を開放することによって、搬送開口部６６を介してチャンバー６内の気体が排気される。
図２は、保持部７の全体外観を示す斜視図である。また、図３は保持部７を上面から見た平面図であり、図４は保持部７を側方から見た側面図である。保持部７は、基台リング７１、連結部７２およびサセプター７４を備えて構成される。基台リング７１、連結部７２およびサセプター７４はいずれも石英にて形成されている。すなわち、保持部７の全体が石英にて形成されている。
基台リング７１は円環形状の石英部材である。基台リング７１は凹部６２の底面に載置されることによって、チャンバー６の壁面に支持されることとなる（図１参照）。円環形状を有する基台リング７１の上面に、その周方向に沿って複数の連結部７２（本実施形態では４個）が立設される。連結部７２も石英の部材であり、溶接によって基台リング７１に固着される。なお、基台リング７１の形状は、円環形状から一部が欠落した円弧状であっても良い。
平板状のサセプター７４は基台リング７１に設けられた４個の連結部７２によって支持される。サセプター７４は石英にて形成された略円形の平板状部材である。サセプター７４の直径は半導体ウェハーＷの直径よりも大きい。すなわち、サセプター７４は、半導体ウェハーＷよりも大きな平面サイズを有する。サセプター７４の上面には複数個（本実施形態では５個）のガイドピン７６が立設されている。５個のガイドピン７６はサセプター７４の外周円と同心円の周上に沿って設けられている。５個のガイドピン７６を配置した円の径は半導体ウェハーＷの径よりも若干大きい。各ガイドピン７６も石英にて形成されている。なお、ガイドピン７６は、サセプター７４と一体に石英のインゴットから加工するようにしても良いし、別途に加工したものをサセプター７４に溶接等によって取り付けるようにしても良い。
基台リング７１に立設された４個の連結部７２とサセプター７４の周縁部の下面とが溶接によって固着される。すなわち、サセプター７４と基台リング７１とは連結部７２によって固定的に連結されており、保持部７は石英の一体成形部材となる。このような保持部７の基台リング７１がチャンバー６の壁面に支持されることによって、保持部７がチャンバー６に装着される。保持部７がチャンバー６に装着された状態においては、略円板形状のサセプター７４は水平姿勢（法線が鉛直方向と一致する姿勢）となる。チャンバー６に搬入された半導体ウェハーＷは、チャンバー６に装着された保持部７のサセプター７４の上に水平姿勢にて載置されて保持される。半導体ウェハーＷは、５個のガイドピン７６によって形成される円の内側に載置されることにより、水平方向の位置ずれが防止される。なお、ガイドピン７６の個数は５個に限定されるものではなく、半導体ウェハーＷの位置ずれを防止できる数であれば良い。
また、図２および図３に示すように、サセプター７４には、上下に貫通して開口部７８および切り欠き部７７が形成されている。切り欠き部７７は、熱電対を使用した接触式温度計１３０のプローブ先端部を通すために設けられている。一方、開口部７８は、放射温度計１２０がサセプター７４に保持された半導体ウェハーＷの下面から放射される放射光（赤外光）を受光するために設けられている。さらに、サセプター７４には、後述する移載機構１０のリフトピン１２が半導体ウェハーＷの受け渡しのために貫通する４個の貫通孔７９が穿設されている。
図５は、移載機構１０の平面図である。また、図６は、移載機構１０の側面図である。移載機構１０は、２本の移載アーム１１を備える。移載アーム１１は、概ね円環状の凹部６２に沿うような円弧形状とされている。それぞれの移載アーム１１には２本のリフトピン１２が立設されている。各移載アーム１１は水平移動機構１３によって回動可能とされている。水平移動機構１３は、一対の移載アーム１１を保持部７に対して半導体ウェハーＷの移載を行う移載動作位置（図５の実線位置）と保持部７に保持された半導体ウェハーＷと平面視で重ならない退避位置（図５の二点鎖線位置）との間で水平移動させる。水平移動機構１３としては、個別のモータによって各移載アーム１１をそれぞれ回動させるものであっても良いし、リンク機構を用いて１個のモータによって一対の移載アーム１１を連動させて回動させるものであっても良い。
また、一対の移載アーム１１は、昇降機構１４によって水平移動機構１３とともに昇降移動される。昇降機構１４が一対の移載アーム１１を移載動作位置にて上昇させると、計４本のリフトピン１２がサセプター７４に穿設された貫通孔７９（図２，３参照）を通過し、リフトピン１２の上端がサセプター７４の上面から突き出る。一方、昇降機構１４が一対の移載アーム１１を移載動作位置にて下降させてリフトピン１２を貫通孔７９から抜き取り、水平移動機構１３が一対の移載アーム１１を開くように移動させると各移載アーム１１が退避位置に移動する。一対の移載アーム１１の退避位置は、保持部７の基台リング７１の直上である。基台リング７１は凹部６２の底面に載置されているため、移載アーム１１の退避位置は凹部６２の内側となる。なお、移載機構１０の駆動部（水平移動機構１３および昇降機構１４）が設けられている部位の近傍にも図示省略の排気機構が設けられており、移載機構１０の駆動部周辺の雰囲気がチャンバー６の外部に排出されるように構成されている。
図１に戻り、チャンバー６の上方に設けられたフラッシュ加熱部５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、フラッシュ加熱部５の筐体５１の底部にはランプ光放射窓５３が装着されている。フラッシュ加熱部５の床部を構成するランプ光放射窓５３は、石英により形成された板状の石英窓である。フラッシュ加熱部５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３が上側チャンバー窓６３と相対向することとなる。フラッシュランプＦＬはチャンバー６の上方からランプ光放射窓５３および上側チャンバー窓６３を介して熱処理空間６５にフラッシュ光を照射する。
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。
図８は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）９６とが直列に接続されている。また、図８に示すように、制御部３は、パルス発生器３１および波形設定部３２を備えるとともに、入力部３３に接続されている。入力部３３としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部３３からの入力内容に基づいて波形設定部３２がパルス信号の波形を設定し、その波形に従ってパルス発生器３１がパルス信号を発生する。
フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧（充電電圧）に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から高電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部３によって制御される。
ＩＧＢＴ９６は、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。ＩＧＢＴ９６のゲートには制御部３のパルス発生器３１からパルス信号が印加される。ＩＧＢＴ９６のゲートに所定値以上の電圧（Highの電圧）が印加されるとＩＧＢＴ９６がオン状態となり、所定値未満の電圧（Lowの電圧）が印加されるとＩＧＢＴ９６がオフ状態となる。このようにして、フラッシュランプＦＬを含む駆動回路はＩＧＢＴ９６によってオンオフされる。ＩＧＢＴ９６がオンオフすることによってフラッシュランプＦＬと対応するコンデンサ９３との接続が断続される。
コンデンサ９３が充電された状態でＩＧＢＴ９６がオン状態となってガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に高電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
また、図１のリフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射された光を保持部７の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されて梨地模様を呈する。
チャンバー６の下方に設けられたハロゲン加熱部４の内部には複数本（本実施形態では４０本）のハロゲンランプＨＬが内蔵されている。複数のハロゲンランプＨＬはチャンバー６の下方から下側チャンバー窓６４を介して熱処理空間６５への光照射を行う。図７は、複数のハロゲンランプＨＬの配置を示す平面図である。本実施形態では、上下２段に各２０本ずつのハロゲンランプＨＬが配設されている。各ハロゲンランプＨＬは、長尺の円筒形状を有する棒状ランプである。上段、下段ともに２０本のハロゲンランプＨＬは、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように配列されている。よって、上段、下段ともにハロゲンランプＨＬの配列によって形成される平面は水平面である。
また、図７に示すように、上段、下段ともに保持部７に保持される半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域におけるハロゲンランプＨＬの配設密度が高くなっている。すなわち、上下段ともに、ランプ配列の中央部よりも周縁部の方がハロゲンランプＨＬの配設ピッチが短い。このため、ハロゲン加熱部４からの光照射による加熱時に温度低下が生じやすい半導体ウェハーＷの周縁部により多い光量の照射を行うことができる。
また、上段のハロゲンランプＨＬからなるランプ群と下段のハロゲンランプＨＬからなるランプ群とが格子状に交差するように配列されている。すなわち、上段の各ハロゲンランプＨＬの長手方向と下段の各ハロゲンランプＨＬの長手方向とが直交するように計４０本のハロゲンランプＨＬが配設されている。
ハロゲンランプＨＬは、ガラス管内部に配設されたフィラメントに通電することでフィラメントを白熱化させて発光させるフィラメント方式の光源である。ガラス管の内部には、窒素やアルゴン等の不活性ガスにハロゲン元素（ヨウ素、臭素等）を微量導入した気体が封入されている。ハロゲン元素を導入することによって、フィラメントの折損を抑制しつつフィラメントの温度を高温に設定することが可能となる。したがって、ハロゲンランプＨＬは、通常の白熱電球に比べて寿命が長くかつ強い光を連続的に照射できるという特性を有する。また、ハロゲンランプＨＬは棒状ランプであるため長寿命であり、ハロゲンランプＨＬを水平方向に沿わせて配置することにより上方の半導体ウェハーＷへの放射効率が優れたものとなる。
また、図１に示すように、熱処理装置１は、ハロゲン加熱部４およびチャンバー６の側方にシャッター機構２を備える。シャッター機構２は、シャッター板２１およびスライド駆動機構２２を備える。シャッター板２１は、ハロゲン光に対して不透明な板であり、例えばチタン（Ｔｉ）にて形成されている。スライド駆動機構２２は、シャッター板２１を水平方向に沿ってスライド移動させ、ハロゲン加熱部４と保持部７との間の遮光位置にシャッター板２１を挿脱する。スライド駆動機構２２がシャッター板２１を前進させると、チャンバー６とハロゲン加熱部４との間の遮光位置（図１の二点鎖線位置）にシャッター板２１が挿入され、下側チャンバー窓６４と複数のハロゲンランプＨＬとが遮断される。これによって、複数のハロゲンランプＨＬから熱処理空間６５の保持部７へと向かう光は遮光される。逆に、スライド駆動機構２２がシャッター板２１を後退させると、チャンバー６とハロゲン加熱部４との間の遮光位置からシャッター板２１が退出して下側チャンバー窓６４の下方が開放される。
また、制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。制御部３のＣＰＵが所定の処理プログラムを実行することによって熱処理装置１における処理が進行する。また、図８に示したように、制御部３は、パルス発生器３１および波形設定部３２を備える。上述のように、入力部３３からの入力内容に基づいて、波形設定部３２がパルス信号の波形を設定し、それに従ってパルス発生器３１がＩＧＢＴ９６のゲートにパルス信号を出力する。この制御部３およびＩＧＢＴ９６によってフラッシュランプＦＬの発光出力を制御する発光制御手段が構成される。
上記の構成以外にも熱処理装置１は、半導体ウェハーＷの熱処理時にハロゲンランプＨＬおよびフラッシュランプＦＬから発生する熱エネルギーによるハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６の壁体には水冷管（図示省略）が設けられている。また、ハロゲン加熱部４およびフラッシュ加熱部５は、内部に気体流を形成して排熱する空冷構造とされている。また、上側チャンバー窓６３とランプ光放射窓５３との間隙にも空気が供給され、フラッシュ加熱部５および上側チャンバー窓６３を冷却する。
次に、半導体ウェハーＷに高誘電率膜を形成して熱処理を行う処理手順について説明する。図９は、半導体ウェハーＷの処理手順を示すフローチャートである。同図のステップＳ４以降が熱処理装置１によって実行される処理である。
まず、半導体ウェハーＷにシリコンゲルマニウム層を形成する（ステップＳ１）。図１０は、シリコンゲルマニウム層の形成を説明する図である。単結晶シリコン（Ｓｉ）の基材１１１の上には熱酸化法などによってシリコン酸化膜１１２（二酸化ケイ素の膜）が形成されている。そのシリコン酸化膜１１２の上にシリコンゲルマニウム（ＳｉＧｅ）１１３を成長させる。シリコンゲルマニウム１１３におけるゲルマニウム濃度は２５％である。このシリコンゲルマニウム１１３は、例えばエピタキシャル成長によって形成するようにすれば良い。ゲルマニウム濃度２５％のシリコンゲルマニウム１１３は、一旦高さ位置Ｈ１に到達するまでシリコン酸化膜１１２の上に成長される。
シリコンゲルマニウム１１３が高さ位置Ｈ１にまで成長した時点でエピタキシャル成長が停止される。その後、シリコンゲルマニウム１１３の一部領域において、高さ位置Ｈ２よりも上側の部分が除去される。そして、その除去された領域に、ゲルマニウム濃度が４５％のシリコンゲルマニウム１１４を成長させる。このシリコンゲルマニウム１１４も例えばエピタキシャル成長によって形成すれば良い。ゲルマニウム濃度４５％のシリコンゲルマニウム１１４は高さ位置Ｈ１にまで到達するまで成長される。すなわち、高さ位置Ｈ１において、ゲルマニウム濃度２５％のシリコンゲルマニウム１１３の上面とゲルマニウム濃度４５％のシリコンゲルマニウム１１４の上面とが平坦面を形成する。
このようにして、ゲルマニウム濃度２５％（第１のゲルマニウム濃度）のシリコンゲルマニウム１１３の両側をゲルマニウム濃度４５％（第２のゲルマニウム濃度）のシリコンゲルマニウム１１４にて挟み込んだシリコンゲルマニウム層１１５が半導体ウェハーＷ上に形成される。このシリコンゲルマニウム層１１５が後述のゲート電極およびゲート絶縁膜を形成するための基層となる。なお、シリコンゲルマニウム１１３，１１４のそれぞれにおけるゲルマニウム濃度は上記の例に限定されるものではなく、シリコンゲルマニウム１１３のゲルマニウム濃度よりもシリコンゲルマニウム１１４のゲルマニウム濃度の方が高濃度であれば良い。
次に、図１１は、ゲート電極およびゲート絶縁膜の形成を説明する図である。ステップＳ１の工程の後、シリコンゲルマニウム層１１５のうちのシリコンゲルマニウム１１３の上に二酸化ケイ素の膜１１６を形成し、さらにその二酸化ケイ素の膜１１６の上に高誘電率膜１１７を形成する（ステップＳ２）。本実施形態の高誘電率膜１１７は、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＭｏＮ、ＷＮ、ＴｉＳｉＮ、ＨｆＳｉＮ、ＶＳｉＮ、ＮｂＳｉＮ、ＴａＳｉＮ、ＭｏＳｉＮ、ＷＳｉＮ、ＨｆＡｌＮ、ＶＡｌＮ、ＮｂＡｌＮ、ＴａＡｌＮ、ＭｏＡｌＮ、ＷＡｌＮからなる群から選択された１種以上を含む。二酸化ケイ素の膜１１６は例えば熱酸化法によって成膜すれば良く、また高誘電率膜１１７は例えばＭＯＣＶＤによって堆積するようにすれば良い。これら二酸化ケイ素の膜１１６および高誘電率膜１１７がゲート絶縁膜として機能する。
さらに、高誘電率膜１１７の上にゲート電極１１８を形成する（ステップＳ３）。本実施形態のゲート電極１１８は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）からなる群から選択される１種以上の金属を含むメタルゲート電極である。なお、ゲート電極１１８としては、メタルゲート電極に代えて、ポリシリコンを用いるようにしても良い。
また、ゲート電極１１８の両側方にはＳｉＮのサイドウォール１１９が形成されている。このサイドウォール１１９は、ゲート電極１１８よりも先に形成するようにしても良いし、ゲート電極１１８の後に形成するようにしても良い。
ステップＳ３までの工程が終了した後、シリコンゲルマニウム層１１５の上に高誘電率膜１１７およびゲート電極１１８を形成した半導体ウェハーＷが上記の熱処理装置１に搬入される（ステップＳ４）。以下に説明する熱処理装置１での動作手順は、制御部３が熱処理装置１の各動作機構を制御することにより進行する。
熱処理装置１においては、半導体ウェハーＷの搬入に先立って、給気のためのバルブ８４が開放されるとともに、排気用のバルブ８９，１９２が開放されてチャンバー６内に対する給排気が開始されている。バルブ８４が開放されると、ガス供給孔８１から熱処理空間６５に窒素ガスが供給される。また、バルブ８９が開放されると、ガス排気孔８６からチャンバー６内の気体が排気される。これにより、チャンバー６内の熱処理空間６５の上部から供給された窒素ガスが下方へと流れ、熱処理空間６５の下部から排気される。
また、バルブ１９２が開放されることによって、搬送開口部６６からもチャンバー６内の気体が排気される。さらに、図示省略の排気機構によって移載機構１０の駆動部周辺の雰囲気も排気される。なお、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスが熱処理空間６５に継続的に供給されており、その供給量は処理ステップに応じて適宜変更される。
続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して高誘電率膜１１７およびゲート電極１１８が形成された半導体ウェハーＷがチャンバー６内の熱処理空間６５に搬入される。搬送ロボットによって搬入された半導体ウェハーＷは保持部７の直上位置まで進出して停止する。そして、移載機構１０の一対の移載アーム１１が退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２が貫通孔７９を通ってサセプター７４の上面から突き出て半導体ウェハーＷを受け取る。
半導体ウェハーＷがリフトピン１２に載置された後、搬送ロボットが熱処理空間６５から退出し、ゲートバルブ１８５によって搬送開口部６６が閉鎖される。そして、一対の移載アーム１１が下降することにより、半導体ウェハーＷは移載機構１０から保持部７のサセプター７４に受け渡されて水平姿勢に保持される。半導体ウェハーＷは、ゲート電極１１８が形成された表面を上面としてサセプター７４に保持される。また、半導体ウェハーＷは、サセプター７４の上面にて５個のガイドピン７６の内側に保持される。サセプター７４の下方にまで下降した一対の移載アーム１１は水平移動機構１３によって退避位置、すなわち凹部６２の内側に退避する。
半導体ウェハーＷが保持部７のサセプター７４に載置されて保持された後、ハロゲン加熱部４の４０本のハロゲンランプＨＬが一斉に点灯して予備加熱（アシスト加熱）が開始される（ステップＳ５）。ハロゲンランプＨＬから出射されたハロゲン光は、石英にて形成された下側チャンバー窓６４およびサセプター７４を透過して半導体ウェハーＷの裏面から照射される。ハロゲンランプＨＬからの光照射を受けることによって半導体ウェハーＷの温度が上昇する。なお、移載機構１０の移載アーム１１は凹部６２の内側に退避しているため、ハロゲンランプＨＬによる加熱の障害となることは無い。
図１２は、半導体ウェハーＷの表面温度の変化を示す図である。半導体ウェハーＷが搬入されてサセプター７４に載置された後、制御部３が時刻ｔ０に４０本のハロゲンランプＨＬを点灯させてハロゲン光照射によって半導体ウェハーＷを予備加熱温度Ｔ１にまで昇温している。予備加熱温度Ｔ１は６００℃以上９００℃以下であり、本実施形態では８００℃としている。
ハロゲンランプＨＬによる予備加熱を行うときには、半導体ウェハーＷの温度が接触式温度計１３０によって測定されている。すなわち、熱電対を内蔵する接触式温度計１３０がサセプター７４に保持された半導体ウェハーＷの下面に切り欠き部７７を介して接触して昇温中のウェハー温度を測定する。測定された半導体ウェハーＷの温度は制御部３に伝達される。制御部３は、ハロゲンランプＨＬからの光照射によって昇温する半導体ウェハーＷの温度が所定の予備加熱温度Ｔ１に到達したか否かを監視しつつ、ハロゲンランプＨＬの出力を制御する。すなわち、制御部３は、接触式温度計１３０による測定値に基づいて、半導体ウェハーＷの温度が予備加熱温度Ｔ１となるようにハロゲンランプＨＬの出力をフィードバック制御している。なお、ハロゲンランプＨＬからの光照射によって半導体ウェハーＷを昇温するときには、放射温度計１２０による温度測定は行わない。これは、ハロゲンランプＨＬから照射されるハロゲン光が放射温度計１２０に外乱光として入射し、正確な温度測定ができないためである。
半導体ウェハーＷの温度が予備加熱温度Ｔ１に到達した後、制御部３は半導体ウェハーＷをその予備加熱温度Ｔ１に暫時維持する。具体的には、接触式温度計１３０によって測定される半導体ウェハーＷの温度が予備加熱温度Ｔ１に到達した時刻ｔ１にて制御部３がハロゲンランプＨＬの出力を制御して半導体ウェハーＷの温度をほぼ予備加熱温度Ｔ１に維持している。
このようなハロゲンランプＨＬによる予備加熱を行うことによって、半導体ウェハーＷの全体を予備加熱温度Ｔ１に均一に昇温している。ハロゲンランプＨＬによる予備加熱の段階においては、より放熱が生じやすい半導体ウェハーＷの周縁部の温度が中央部よりも低下する傾向にあるが、ハロゲン加熱部４におけるハロゲンランプＨＬの配設密度は、半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域の方が高くなっている。このため、放熱が生じやすい半導体ウェハーＷの周縁部に照射される光量が多くなり、予備加熱段階における半導体ウェハーＷの面内温度分布を均一なものとすることができる。さらに、チャンバー側部６１に装着された反射リング６９の内周面は鏡面とされているため、この反射リング６９の内周面によって半導体ウェハーＷの周縁部に向けて反射する光量が多くなり、予備加熱段階における半導体ウェハーＷの面内温度分布をより均一なものとすることができる。
次に、半導体ウェハーＷの温度が予備加熱温度Ｔ１に到達して所定時間が経過した時刻ｔ２にフラッシュランプＦＬからフラッシュ光を照射することによる加熱処理を実行する。なお、半導体ウェハーＷの温度が室温から予備加熱温度Ｔ１に到達するまでの時間（時刻ｔ０から時刻ｔ１までの時間）および予備加熱温度Ｔ１に到達してからフラッシュランプＦＬが発光するまでの時間（時刻ｔ１から時刻ｔ２までの時間）はいずれも数秒程度である。フラッシュランプＦＬがフラッシュ光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部３のパルス発生器３１からＩＧＢＴ９６にパルス信号を出力してＩＧＢＴ９６をオンオフ駆動する。
図１３は、パルス信号の波形とフラッシュランプＦＬに流れる電流との相関の一例を示す図である。ここでは、図１３（ａ）に示すような波形のパルス信号がパルス発生器３１から出力される。パルス信号の波形は、パルス幅の時間（オン時間）とパルス間隔の時間（オフ時間）とをパラメータとして順次設定したレシピを入力部３３から入力することによって規定することができる。このようなレシピをオペレータが入力部３３から制御部３に入力すると、それに従って制御部３の波形設定部３２は図１３（ａ）に示すようなオンオフを繰り返すパルス波形を設定する。図１３（ａ）に示すパルス波形においては、前段に比較的パルス幅が長くて間隔が短い複数のパルスＰＡが設定され、後段に比較的パルス幅が短くて間隔が長い複数のパルスＰＢが設定されている。そして、波形設定部３２によって設定されたパルス波形に従ってパルス発生器３１がパルス信号を出力する。その結果、ＩＧＢＴ９６のゲートには図１３（ａ）のような波形のパルス信号が印加され、ＩＧＢＴ９６のオンオフ駆動が制御されることとなる。具体的には、ＩＧＢＴ９６のゲートに入力されるパルス信号がオンのときにはＩＧＢＴ９６がオン状態となり、パルス信号がオフのときにはＩＧＢＴ９６がオフ状態となる。
また、パルス発生器３１から出力するパルス信号がオンになるタイミングと同期して制御部３がトリガー回路９７を制御してトリガー電極９１に高電圧（トリガー電圧）を印加する。コンデンサ９３に電荷が蓄積された状態にてＩＧＢＴ９６のゲートにパルス信号が入力され、かつ、そのパルス信号がオンになるタイミングと同期してトリガー電極９１に高電圧が印加されることにより、パルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
制御部３からＩＧＢＴ９６のゲートに図１３（ａ）の波形のパルス信号を出力するとともに、該パルス信号がオンになるタイミングと同期してトリガー電極９１に高電圧を印加することにより、フラッシュランプＦＬを含む回路中に図１３（ｂ）に示すような波形の電流が流れる。すなわち、ＩＧＢＴ９６のゲートに入力されるパルス信号がオンのときにはフラッシュランプＦＬのガラス管９２内に流れる電流値が増加し、オフのときには電流値が減少する。なお、各パルスに対応する個々の電流波形はコイル９４の定数によって規定される。
図１３（ｂ）に示すような波形の電流が流れてフラッシュランプＦＬが発光する。フラッシュランプＦＬの発光出力は、フラッシュランプＦＬに流れる電流にほぼ比例する。従って、フラッシュランプＦＬの発光出力の出力波形（プロファイル）は図１４に示すようなパターンとなる。図１４に示す如きフラッシュランプＦＬからの出力波形にて、保持部７に保持された半導体ウェハーＷに光照射が行われる。
ＩＧＢＴ９６を使用することなくフラッシュランプＦＬを発光させた場合には、コンデンサ９３に蓄積されていた電荷が１回の発光で消費され、フラッシュランプＦＬからの出力波形は幅が０．１ミリセカンドないし１０ミリセカンド程度のシングルパルスとなる。これに対して、本実施の形態では、回路中にスイッチング素子たるＩＧＢＴ９６を接続してそのゲートに図１３（ａ）のようなパルス信号を出力することにより、コンデンサ９３からフラッシュランプＦＬへの電荷の供給をＩＧＢＴ９６によって断続してフラッシュランプＦＬに流れる電流を制御している。その結果、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。なお、図１３（ｂ）に示すように、電流値が完全に”０”になる前に次のパルスがＩＧＢＴ９６のゲートに印加されて電流値が再度増加するため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になるものではない。
図１４に示す光の出力波形は、２段階の光照射を行っているものとみなすことができる。すなわち、フラッシュランプＦＬが発光を開始した時刻ｔ２１から発光出力が最大となる時刻ｔ２２までの第１照射と、時刻２２から時刻ｔ２３にかけて発光出力が徐々に低下する第２照射と、によって構成される２段照射を行っている。
より詳細に述べれば、まずパルス発生器３１がＩＧＢＴ９６のゲートに比較的パルス幅が長くて間隔が短い複数のパルスＰＡを断続的に印加することによって、ＩＧＢＴ９６がオンオフを繰り返してフラッシュランプＦＬを含む回路に電流が流れる。この段階では、パルス幅が長くて間隔が短い複数のパルスＰＡがＩＧＢＴ９６のゲートに印加されるため、ＩＧＢＴ９６のオン時間がオフ時間よりも長くなり、フラッシュランプＦＬに流れる電流は全体概観としては増大するようなのこぎり波形となる（図１３（ｂ）の前段）。このような波形の電流が流れてフラッシュランプＦＬは、時刻ｔ２１から時刻ｔ２２に向けて発光出力が増大する第１照射を行う。
次に、パルス発生器３１がＩＧＢＴ９６のゲートにパルス幅が短くて間隔が長い複数のパルスＰＢを断続的に印加する。この段階では、パルス幅が短くて間隔が長い複数のパルスＰＢがＩＧＢＴ９６のゲートに印加されるため、上記とは逆にＩＧＢＴ９６のオン時間がオフ時間よりも短くなり、フラッシュランプＦＬに流れる電流は全体概観としては徐々に減少するようなのこぎり波形となる（図１３（ｂ）の後段）。このような波形の電流が流れてフラッシュランプＦＬは、時刻ｔ２２から時刻ｔ２３に向けて発光出力が徐々に低下するような第２照射を行う。
図１４に示すような２段階の光照射を半導体ウェハーＷに対して行うことによって、半導体ウェハーＷの表面温度は予備加熱温度Ｔ１から目標温度Ｔ２にまで昇温し、その温度プロファイルは図１５に示すようなパターンとなる。より詳細には、時刻ｔ２１から時刻ｔ２２までの第１照射によって半導体ウェハーＷの表面温度が予備加熱温度Ｔ１から目標温度Ｔ２にまで昇温する（ステップＳ６）。目標温度Ｔ２はゲートの高誘電率膜１１７の結晶化を促進することができる１０００℃以上１２００℃以下であり、本実施形態では１１００℃としている。第１照射によって半導体ウェハーＷの表面温度が昇温する時刻ｔ２１から時刻ｔ２２までの時間は３ミリ秒以上１秒以下である。
また、時刻ｔ２２から時刻ｔ２３までの第２照射によって半導体ウェハーＷの表面温度が目標温度Ｔ２から±２５℃以内の範囲内に維持される（ステップＳ７）。半導体ウェハーＷの表面温度が目標温度Ｔ２から±２５℃以内の範囲内に維持される時刻ｔ２２から時刻ｔ２３までの時間は３ミリ秒以上１秒以下である。なお、図１２の時刻スケールは秒であるのに対して、図１５の時刻スケールはミリ秒であるため、図１５のｔ２１からｔ２３はいずれも図１２ではｔ２に実質的に重ねて表示されるものである。
フラッシュランプＦＬによる第２照射が終了すると、ＩＧＢＴ９６がオフ状態となってフラッシュランプＦＬの発光が停止し（ステップＳ８）、半導体ウェハーＷの表面温度は目標温度Ｔ２から急速に降温する。図１２に戻り、第２照射が終了した後、所定時間が経過した時刻ｔ３にハロゲンランプＨＬが消灯する（ステップＳ９）。これにより、半導体ウェハーＷが予備加熱温度Ｔ１からの降温を開始する。また、ハロゲンランプＨＬが消灯するのと同時に、シャッター機構２がシャッター板２１をハロゲン加熱部４とチャンバー６との間の遮光位置に挿入する。ハロゲンランプＨＬが消灯しても、すぐにフィラメントや管壁の温度が低下するものではなく、暫時高温のフィラメントおよび管壁から輻射熱が放射され続け、これが半導体ウェハーＷの降温を妨げる。シャッター板２１が挿入されることによって、消灯直後のハロゲンランプＨＬから熱処理空間６５に放射される輻射熱が遮断されることとなり、半導体ウェハーＷの降温速度を高めることができる。
また、シャッター板２１が遮光位置に挿入された時点で放射温度計１２０による温度測定を開始する。すなわち、保持部７に保持された半導体ウェハーＷの下面からサセプター７４の開口部７８を介して放射された赤外光の強度を放射温度計１２０が測定して降温中の半導体ウェハーＷの温度を測定する。測定された半導体ウェハーＷの温度は制御部３に伝達される。
消灯直後の高温のハロゲンランプＨＬからは多少の放射光が放射され続けるのであるが、放射温度計１２０はシャッター板２１が遮光位置に挿入されているときに半導体ウェハーＷの温度測定を行うため、ハロゲンランプＨＬからチャンバー６内の熱処理空間６５へと向かう放射光は遮光される。従って、放射温度計１２０は外乱光の影響を受けることなく、サセプター７４に保持された半導体ウェハーＷの温度を正確に測定することができる。
制御部３は、放射温度計１２０によって測定される半導体ウェハーＷの温度が所定温度まで降温したか否かを監視する。そして、半導体ウェハーＷの温度が所定以下にまで降温した後、移載機構１０の一対の移載アーム１１が再び退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２がサセプター７４の上面から突き出て熱処理後の半導体ウェハーＷをサセプター７４から受け取る。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、リフトピン１２上に載置された半導体ウェハーＷが装置外部の搬送ロボットにより搬出され（ステップＳ１０）、熱処理装置１における半導体ウェハーＷの加熱処理が完了する。
本実施形態においては、ゲルマニウム濃度が相対的に低濃度のシリコンゲルマニウム１１３の両側を高濃度のシリコンゲルマニウム１１４にて挟み込んだシリコンゲルマニウム層１１５を半導体ウェハーＷ上に形成している。そして、低濃度のシリコンゲルマニウム１１３の上に二酸化ケイ素の膜１１６を挟んで高誘電率膜１１７を形成している。
低濃度のシリコンゲルマニウム１１３と高濃度のシリコンゲルマニウム１１４とでは格子定数が異なるため、シリコンゲルマニウム層１１５に歪みが発生する。そして、その歪みに起因してシリコンゲルマニウム層１１５には内側へと向かう（両側のシリコンゲルマニウム１１４から内側のシリコンゲルマニウム１１３へと向かう）応力が発生する。このような応力が作用することによってソース・ドレインにより電流が流れやすくなる。
その一方、ＭＯＣＶＤなどによって比較的低温で堆積された高誘電率膜１１７の結晶性は高くない。このため、高誘電率膜１１７を１０００℃以上でアニールして結晶化を促進させる必要があるが、これをスパイクアニールなどによって行うとシリコンゲルマニウム層１１５の歪みが緩和されて作用する応力が低下する。
そこで、本実施形態においては、シリコンゲルマニウム層１１５に高誘電率膜１１７を形成した半導体ウェハーＷを熱処理装置１に搬入し、フラッシュランプＦＬからのフラッシュ光照射によって加熱している。フラッシュ光照射に先立って、半導体ウェハーＷを６００℃以上９００℃以下の予備加熱温度Ｔ１にまで昇温して予備加熱を行っている。予備加熱温度Ｔ１を９００℃以下としているのは、シリコンゲルマニウム層１１５の弛緩を防止するためである。
フラッシュ光照射に際しては、まず、ＩＧＢＴ９６のゲートにパルス幅が長くて間隔が短い複数のパルスＰＡを断続的に印加することにより、フラッシュランプＦＬの発光出力を３ミリ秒以上１秒以下の時間をかけてゼロから最大値にまで到達させる第１照射を行っている。そして、このような第１照射によって半導体ウェハーＷの表面温度を予備加熱温度Ｔ１から目標温度Ｔ２にまで３ミリ秒以上１秒以下にて昇温している（本実施形態では３００℃昇温している）。
半導体ウェハーＷの表面温度が目標温度Ｔ２にまで昇温されることによって、高誘電率膜１１７の結晶化が促進される。また、３ミリ秒以上の時間をかけて半導体ウェハーＷの表面温度を予備加熱温度Ｔ１から目標温度Ｔ２まで昇温するため、半導体ウェハーＷの表面に形成されているデバイス（ゲート電極１１８等）にプロセスダメージが生じるのを防止することができる。また、この昇温時間が１秒より長いと、シリコンゲルマニウム層１１５の歪みが緩和されて応力が低下するおそれがある。このような理由により、半導体ウェハーＷの表面温度を予備加熱温度Ｔ１から目標温度Ｔ２にまで昇温する昇温時間は３ミリ秒以上１秒以下としている。
続いて、半導体ウェハーＷの表面が予備加熱温度Ｔ１から目標温度Ｔ２にまで昇温した後、ＩＧＢＴ９６のゲートにパルス幅が短くて間隔が長い複数のパルスＰＢを断続的に印加することにより、フラッシュランプＦＬの発光出力を３ミリ秒以上１秒以下の時間をかけて最大値から徐々に低下させる第２照射を行っている。そして、このような第２照射によって半導体ウェハーＷの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に３ミリ秒以上１秒以下維持している。
半導体ウェハーＷの表面温度を目標温度Ｔ２の近傍に３ミリ秒以上１秒以下維持することによって、高誘電率膜１１７の結晶化がさらに促進される。半導体ウェハーＷの表面温度を目標温度Ｔ２の近傍に維持する時間は１秒未満であるため、シリコンゲルマニウム層１１５の弛緩を抑制しつつ、高誘電率膜１１７の結晶化を促進することができる。半導体ウェハーＷの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に維持する時間が３ミリ秒未満であると、高誘電率膜１１７の結晶化が不十分となるおそれがある。また、この維持時間が１秒を超えると、シリコンゲルマニウム層１１５の歪みが緩和されるおそれがある。このような理由により、半導体ウェハーＷの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に維持する時間は３ミリ秒以上１秒以下としている。
また、半導体ウェハーＷの表面温度を目標温度Ｔ２の近傍に３ミリ秒以上１秒以下維持することにより、高誘電率膜１１７と二酸化ケイ素の膜１１６との間の界面平坦度を高めることができる。さらに、半導体ウェハーＷの表面温度を目標温度Ｔ２の近傍に３ミリ秒以上維持しているため、急激な昇降温に起因した結晶中の電子トラップの発生を防止することができる。
また、半導体ウェハーＷの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に３ミリ秒以上１秒以下維持する温度維持工程を設けることにより、目標温度Ｔ２に到達した後に直ちに表面温度が降温する場合に比較して、半導体ウェハーＷにおける熱伝導等のシミュレーションが容易となる。その結果、加熱処理によって生じる諸現象をより正確に解析することができる。
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態においては、第１照射によって半導体ウェハーＷの表面温度を予備加熱温度Ｔ１から目標温度Ｔ２にまで昇温し、続く第２照射によって表面温度を目標温度Ｔ２の近傍に維持するようにしていたが、この第２照射による維持温度は目標温度Ｔ２に限定されるものではない。例えば、半導体ウェハーＷの表面温度が目標温度Ｔ２に到達した後、若干の間隔を空けて表面温度が目標温度Ｔ２から５０℃〜２００℃低下した時点で第２照射を開始し、その低下した温度（第２の目標温度）から±２５℃以内の範囲内に半導体ウェハーＷの表面温度を維持するようにしても良い。
また、上記実施形態においては、半導体ウェハーＷにシリコンゲルマニウム層を形成していたが、これに代えてシリコンカーバイド（ＳｉＣ）の層を形成するようにしても良い。
また、パルス信号の波形の設定は、入力部３３から逐一パルス幅等のパラメータを入力することに限定されるものではなく、例えば、オペレータが入力部３３から波形を直接グラフィカルに入力するようにしても良いし、以前に設定されて磁気ディスク等の記憶部に記憶されていた波形を読み出すようにしても良いし、或いは熱処理装置１の外部からダウンロードするようにしても良い。
また、上記実施形態においては、パルス信号がオンになるタイミングと同期してトリガー電極９１に電圧を印加するようにしていたが、トリガー電圧を印加するタイミングはこれに限定されるものではなく、パルス信号の波形とは無関係に一定間隔で印加するようにしても良い。また、パルス信号の間隔が短く、あるパルスによってフラッシュランプＦＬを流れた電流の電流値が所定値以上残っている状態で次のパルスによって通電を開始されるような場合であれば、そのままフラッシュランプＦＬに電流が流れ続けるため、パルス毎にトリガー電圧を印加する必要はない。上記実施形態の図１３（ａ）のように、パルス信号の全てのパルス間隔が所定値より短い場合には、最初のパルスが印加されたときのみにトリガー電圧を印加するようにしても良く、その後はトリガー電圧を印加せずともＩＧＢＴ９６のゲートに図１３（ａ）のパルス信号を出力するだけで図１３（ｂ）のような電流波形を形成することができる。つまり、パルス信号がオンになるときに、フラッシュランプＦＬに電流が流れるタイミングであれば、トリガー電圧の印加タイミングは任意である。
また、上記実施形態においては、スイッチング素子としてＩＧＢＴ９６を用いていたが、これに代えてゲートに入力された信号レベルに応じて回路をオンオフできる他のトランジスタを用いるようにしても良い。もっとも、フラッシュランプＦＬの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したＩＧＢＴやＧＴＯ(Gate Turn Off)サイリスタをスイッチング素子として採用するのが好ましい。
また、フラッシュランプＦＬからの多段階の光照射を行うことができれば、図８とは異なる回路構成であっても良い。例えば、コイル定数の異なる複数の電力供給回路を１つのフラッシュランプＦＬに接続するようにしても良い。さらに、多段階の光照射を行うことができれば、光源としてはフラッシュランプＦＬに限定されるものではなく、照射時間が１秒以下の光照射が可能なものであれば良く、例えばレーザであっても良い。
また、上記実施形態においては、フラッシュ加熱部５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。また、ハロゲン加熱部４に備えるハロゲンランプＨＬの本数も４０本に限定されるものではなく、任意の数とすることができる。
また、上記実施形態においては、ハロゲンランプＨＬからのハロゲン光照射によって半導体ウェハーＷを予備加熱するようにしていたが、予備加熱の手法はこれに限定されるものではなく、ホットプレートに載置することによって半導体ウェハーＷを予備加熱するようにしても良い。
また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などのフラットパネルディスプレイに用いるガラス基板や太陽電池用の基板であっても良い。
１ 熱処理装置
２ シャッター機構
３ 制御部
４ ハロゲン加熱部
５ フラッシュ加熱部
６ チャンバー
７ 保持部
１０ 移載機構
２１ シャッター板
２２ スライド駆動機構
３１ パルス発生器
３２ 波形設定部
３３ 入力部
６１ チャンバー側部
６２ 凹部
６３ 上側チャンバー窓
６４ 下側チャンバー窓
６５ 熱処理空間
７４ サセプター
９１ トリガー電極
９２ ガラス管
９３ コンデンサ
９４ コイル
９６ ＩＧＢＴ
９７ トリガー回路
１１１ 基材
１１３，１１４ シリコンゲルマニウム
１１５ シリコンゲルマニウム層
１１７ 高誘電率膜
１１８ ゲート電極
ＦＬ フラッシュランプ
ＨＬ ハロゲンランプ
Ｗ 半導体ウェハー

Claims (6)

  1. シリコンゲルマニウム層に高誘電率膜を形成した基板を加熱して前記高誘電率膜の結晶化を促進する熱処理方法であって、
    第１のゲルマニウム濃度のシリコンゲルマニウムの両側を前記第１のゲルマニウム濃度よりも高濃度の第２のゲルマニウム濃度のシリコンゲルマニウムにて挟み込んだシリコンゲルマニウム層を基板上に形成する基層形成工程と、
    前記第１のゲルマニウム濃度のシリコンゲルマニウムの上に二酸化ケイ素の膜を形成し、当該二酸化ケイ素の膜の上に高誘電率膜を形成する高誘電率膜形成工程と、
    前記高誘電率膜が形成された前記基板を６００℃以上９００℃以下の前記シリコンゲルマニウム層の弛緩が生じない予備加熱温度にて加熱する予備加熱工程と、
    前記基板に光を照射することによって前記基板の表面温度を前記予備加熱温度から目標温度にまで３ミリ秒以上１秒以下にて昇温する昇温工程と、
    前記昇温工程の後、前記基板に光を照射することによって前記基板の表面温度を前記目標温度から±２５℃以内の範囲内に３ミリ秒以上１秒以下維持する温度維持工程と、
    を備えることを特徴とする熱処理方法。
  2. 請求項１記載の熱処理方法において、
    前記目標温度は１０００℃以上１２００℃以下であることを特徴とする熱処理方法。
  3. 請求項１または請求項２に記載の熱処理方法において、
    前記昇温工程および前記温度維持工程では、フラッシュランプから前記基板にフラッシュ光を照射することを特徴とする熱処理方法。
  4. 請求項３記載の熱処理方法において、
    前記昇温工程および前記温度維持工程では、コンデンサから前記フラッシュランプへの電荷の供給をスイッチング素子によって断続することにより前記フラッシュランプの発光出力を制御することを特徴とする熱処理方法。
  5. 請求項１から請求項４のいずれかに記載の熱処理方法において、
    前記高誘電率膜の上に、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、モリブデン、タングステンからなる群から選択される１種以上の金属を含むゲート電極を形成するゲート電極形成工程をさらに備えることを特徴とする熱処理方法。
  6. 請求項１から請求項５のいずれかに記載の熱処理方法において、
    前記高誘電率膜は、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＭｏＮ、ＷＮ、ＴｉＳｉＮ、ＨｆＳｉＮ、ＶＳｉＮ、ＮｂＳｉＮ、ＴａＳｉＮ、ＭｏＳｉＮ、ＷＳｉＮ、ＨｆＡｌＮ、ＶＡｌＮ、ＮｂＡｌＮ、ＴａＡｌＮ、ＭｏＡｌＮ、ＷＡｌＮからなる群から選択された１種以上を含むことを特徴とする熱処理方法。
JP2011209552A 2011-09-26 2011-09-26 熱処理方法 Active JP6026090B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011209552A JP6026090B2 (ja) 2011-09-26 2011-09-26 熱処理方法
TW101130541A TWI467661B (zh) 2011-09-26 2012-08-22 熱處理方法
KR1020120099321A KR101380436B1 (ko) 2011-09-26 2012-09-07 열처리방법
US13/607,892 US8623750B2 (en) 2011-09-26 2012-09-10 Heat treatment method for promoting crystallization of high dielectric constant film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209552A JP6026090B2 (ja) 2011-09-26 2011-09-26 熱処理方法

Publications (2)

Publication Number Publication Date
JP2013073946A JP2013073946A (ja) 2013-04-22
JP6026090B2 true JP6026090B2 (ja) 2016-11-16

Family

ID=47911720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209552A Active JP6026090B2 (ja) 2011-09-26 2011-09-26 熱処理方法

Country Status (4)

Country Link
US (1) US8623750B2 (ja)
JP (1) JP6026090B2 (ja)
KR (1) KR101380436B1 (ja)
TW (1) TWI467661B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6472247B2 (ja) 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
JP6560550B2 (ja) 2015-07-06 2019-08-14 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6654374B2 (ja) 2015-08-17 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10121683B2 (en) 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
JP6799960B2 (ja) 2016-07-25 2020-12-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6839940B2 (ja) 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6824080B2 (ja) 2017-03-17 2021-02-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および放射温度計の測定位置調整方法
WO2019027902A1 (en) 2017-07-31 2019-02-07 Corning Incorporated FLASH LAMP RECOVERY METHOD FOR MANUFACTURING POLYCRYSTALLINE SILICON
US10811290B2 (en) * 2018-05-23 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for inspection stations
JP6654716B2 (ja) * 2019-01-21 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015739A (ja) * 1999-06-30 2001-01-19 Nec Corp ゲート絶縁膜とその製造方法
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
JP3648466B2 (ja) * 2001-06-29 2005-05-18 株式会社東芝 電界効果トランジスタ、半導体基板、電界効果トランジスタの製造方法及び半導体基板の製造方法
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4411907B2 (ja) * 2003-08-29 2010-02-10 セイコーエプソン株式会社 半導体装置の製造方法
US7102141B2 (en) * 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
TWI237867B (en) * 2004-10-29 2005-08-11 Taiwan Semiconductor Mfg Method of improving to deposit dielectric
JPWO2007091302A1 (ja) 2006-02-07 2009-06-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE102006025408B4 (de) * 2006-05-31 2011-05-05 Globalfoundries Inc. Verfahren zur Steigerung des Transistorsleitungsvermögens durch Dotierstoffaktivierung nach der Silizidierung
WO2008131513A1 (en) * 2007-05-01 2008-11-06 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP5465373B2 (ja) 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
JP2009252895A (ja) 2008-04-03 2009-10-29 Toshiba Corp 半導体装置及びその製造方法
JP5346484B2 (ja) * 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5356725B2 (ja) 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
KR20080084833A (ko) * 2008-07-16 2008-09-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2010282991A (ja) * 2009-06-02 2010-12-16 Renesas Electronics Corp 半導体装置
JP2011009412A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
JP5401244B2 (ja) 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP2011187478A (ja) * 2010-03-04 2011-09-22 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201320191A (zh) 2013-05-16
US20130078786A1 (en) 2013-03-28
JP2013073946A (ja) 2013-04-22
KR101380436B1 (ko) 2014-04-01
KR20130033296A (ko) 2013-04-03
US8623750B2 (en) 2014-01-07
TWI467661B (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
JP6026090B2 (ja) 熱処理方法
KR101821528B1 (ko) 열처리 방법 및 열처리 장치
JP5955658B2 (ja) 熱処理方法および熱処理装置
JP5507274B2 (ja) 熱処理方法および熱処理装置
JP5951241B2 (ja) 熱処理方法および熱処理装置
JP6539568B2 (ja) 熱処理方法および熱処理装置
JP6598630B2 (ja) 熱処理方法
JP6425950B2 (ja) 半導体製造方法および半導体製造装置
JP5955670B2 (ja) 熱処理方法
JP2018006637A (ja) 半導体装置の製造方法
JP5507227B2 (ja) 熱処理方法および熱処理装置
JP2017092099A (ja) 熱処理方法および熱処理装置
JP6814855B2 (ja) 熱処理方法
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160816

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161012

R150 Certificate of patent or registration of utility model

Ref document number: 6026090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250