JP2010282991A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010282991A JP2010282991A JP2009132738A JP2009132738A JP2010282991A JP 2010282991 A JP2010282991 A JP 2010282991A JP 2009132738 A JP2009132738 A JP 2009132738A JP 2009132738 A JP2009132738 A JP 2009132738A JP 2010282991 A JP2010282991 A JP 2010282991A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- strain
- biaxial
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】チャネル領域に歪みを印加することによりデバイス特性を改善した半導体装置を提供すること。
【解決手段】第一半導体からなる半導体基板1と、半導体基板1上に形成されたゲート絶縁膜2と、ゲート絶縁膜2上に形成されたゲート電極3と、ゲート絶縁膜2を介したゲート電極3下のチャネル領域4と、チャネル領域4に隣接する不純物原子が注入されたソース/ドレイン拡散層領域5,6と、を有し、ソース/ドレイン拡散層領域5,6に第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層7を含み、一軸歪み誘発層7の底部と半導体基板1との界面で格子不整合が起こっており、一軸歪み誘発層7を形成した際に生じる半導体基板1との格子整合に起因する歪みが緩和している。
【選択図】図1
【解決手段】第一半導体からなる半導体基板1と、半導体基板1上に形成されたゲート絶縁膜2と、ゲート絶縁膜2上に形成されたゲート電極3と、ゲート絶縁膜2を介したゲート電極3下のチャネル領域4と、チャネル領域4に隣接する不純物原子が注入されたソース/ドレイン拡散層領域5,6と、を有し、ソース/ドレイン拡散層領域5,6に第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層7を含み、一軸歪み誘発層7の底部と半導体基板1との界面で格子不整合が起こっており、一軸歪み誘発層7を形成した際に生じる半導体基板1との格子整合に起因する歪みが緩和している。
【選択図】図1
Description
本発明は、半導体装置に関し、特に、チャネル領域に歪みを印加することにより動作速度を向上させた半導体装置に関する。
近年の微細な電界効果型トランジスタ(FET:Field Effect Transistor)では、そのチャネル領域に歪みを加えることによりデバイス性能を向上させる、歪みチャネル技術が用いられている。
n型FETに対してはチャネル領域に引張り歪みを、p型FETに対しては圧縮歪みを加えることにより、性能が向上することが、従来からよく知られており、強い歪みを印加するほど、より高いデバイス性能が期待される。
歪みとしては、FETのソースからドレインへ向かう方向に対する一軸性の歪みと、ゲート絶縁膜界面と平行な面内の二軸性歪みとが多く用いられる。どちらの種類の歪みも、チャネル領域のエネルギーバンド構造を変化させることにより、移動度を向上させ、デバイス性能を改善することができる。
チャネル領域に一軸性の歪みを印加する方法としては、例えば、図7に示すように、Si基板を用いたFETのソース/ドレイン領域に溝を掘り、溝部分にSiよりも格子定数の大きいSiGe層をエピタキシャル成長させて埋め込み、両者の格子定数の違いを利用してチャネル領域に一軸性圧縮歪みを印加する方法があった(例えば、特許文献1,2参照)。
図7の構造では、基板Siよりも格子定数の大きいSiGe層を、Si基板のソース/ドレイン領域の溝部分に埋め込み歪み誘発層としてエピタキシャル成長させるが、この際に溝の底部分のSiとSiGeとが格子整合するため、SiGe層の下部には圧縮性の歪みが加わり、溝の底部分のSi基板には引張り性の歪みが加わる。
その際、ソース/ドレイン領域の溝の底部分の基板Siでは、格子定数が引張り歪みによりチャネル領域の基板Siよりも大きくなっているため、チャネル領域にソース/ドレイン方向(x方向)の応力σxxを基板Siを介して間接的に印加することができる。
また、SiGe層に印加された圧縮歪みは、SiGe層と基板Siとの界面での格子整合を保った状態であっても、溝の底部分から離れるにつれて部分的かつ緩やかに緩和する。このような界面での格子不整合を伴わない格子緩和により、SiGe層に隣接するSiチャネル領域へ、直接的に応力σxxが印加することができる。
また、別の方法として、図7に示すように、デバイス領域の表面を覆うようにSi窒化膜を形成し、Si窒化膜を膨張・収縮させることにより、チャネル領域に一軸性歪みを印加する方法があった(例えば、特許文献3,非特許文献1参照)。
図7の場合、ソース/ドレイン領域に表面から引張り歪みを印加することにより、チャネル領域に圧縮応力σxxを印加することができる。上述の二つの方法は、図7のように組合せて用いることができ、さらに強い一軸性歪みを印加することが可能である。
チャネル領域に二軸性の歪みを加える方法としては、例えば、図8に示すように、Si基板上にSiよりも格子定数のSiGe層をエピタキシャル成長させ、Si基板との格子整合による二軸性圧縮歪みをSiGe層に加えて、歪みの加わったSiGe層をチャネルとして用いる、歪みSiGe/Siヘテロチャネル技術などがあった(例えば、特許文献3,非特許文献1参照)。
この場合、基板のSiよりも格子定数の大きいSiGeを、Si基板と格子定数が整合するようにエピタキシャル成長させるため、SiGe層にはx方向とゲートの幅方向(y方向)の二軸性の圧縮応力が加わり、歪みSiGe層となる。
また、上述の一軸性歪み技術と二軸性歪み技術とを組み合わせることにより、さらにデバイス性能を向上させることが可能であり(例えば、非特許文献2参照)、両者を組み合わせた歪み技術も報告されている(例えば、特許文献3、非特許文献1参照)。
二軸性歪みの大きさは基板の物質とチャネル層の物質の格子定数の差で決まるが、一軸性歪みの大きさに関しては、ソース/ドレイン領域の埋め込み歪み誘発層の形状や組成によって大きく変化する。
そのため、従来からチャネル領域の一軸性歪みを大きくするための技術が考えられている。例えば、埋め込み歪み誘発層を深く埋め込むことにより、チャネル領域に印加される歪みを大きくしようとする試みがある(例えば、特許文献1参照)。
また、チャネル領域に印加される歪みを大きくするために、歪み誘発層中に基板結晶原子との格子定数の差がより大きい層を挿入する工夫がある(例えば、特許文献2参照)。また、歪み誘発層を格子定数の異なる物質による多層構造にすることにより、歪み誘発層の厚さを結晶格子に転移の発生する臨界膜厚以下にする工夫もある(例えば、非特許文献3参照)。
W.-S. Liao et al., IEEE Electron Device Letters 29, 86 (2008).
S. Suthram et al., IEDM Technical Digest, 727 (2007).
R. People et al., Applied Physics Letters 47, 322 (1985).
従来の技術では、チャネル領域に一軸性圧縮歪みを加えるためにソース/ドレイン領域に埋め込み歪み誘起層を形成していたが、埋め込み歪み誘起層の厚さを転移が発生しない臨界膜厚以下にしていた。
例えば、Si基板上のSiGe埋め込み歪み誘発層を考えた場合、図9のように、SiGe層にはSi基板との格子整合による圧縮歪みが加わっており、SiGe層の格子定数a2は、Si基板との界面付近において基板Siの格子定数a1とほぼ同じ値になるが、SiGe層の厚さが臨界膜厚以下の場合には、基板SiとSiGe層との界面で格子整合が保たれる。
その場合、SiGe層中では基板Siとの格子整合による圧縮歪みが緩和されず残留し、ゲート絶縁膜界面付近においても、SiGe層の格子定数が隣接するチャネル領域のSi層の格子定数とほぼ同じになり、チャネル領域にかかる一軸性歪みが弱められてしまう。
図10は、Si基板のソース/ドレイン領域にSiGe埋め込み歪み誘発層を形成した場合の、シミュレーションによるx方向応力分布を示している。SiGe層/Si基板界面付近での応力分布Bを見ると、SiGe層中に強い圧縮応力が加わっているため、Siチャネル領域に印加される応力が弱められている。
一方、基板表面付近の応力分布Aでは、SiGe層中の応力が弱められ、Siチャネル領域に印加される応力が、SiGe層/Si基板界面付近と比べると強くなっている。つまり、SiGe層中の結晶格子の歪みが緩和している方が、チャネル領域に強い応力を印加することができる。
以上のことから、チャネル領域に強い一軸性歪みを印加するためには、図11のように、埋め込み歪み誘発層と基板との界面において格子不整合を発生させ、埋め込み歪み誘発層中の格子整合に起因する歪みを十分に緩和して、埋め込み歪み誘発層での格子定数a2を基板での格子定数a1との差を大きくする必要がある。
本発明の第一の半導体装置は、第一半導体からなる半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート絶縁膜を介したゲート電極下のチャネル領域と、チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、ソース/ドレイン拡散層領域に第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層を含み、一軸歪み誘発層の底部と半導体基板との界面で格子不整合が起こっており、一軸歪み誘発層を形成した際に生じる半導体基板との格子整合に起因する歪みが緩和している。
本発明の第二の半導体装置は、第一半導体からなる半導体基板と、半導体基板上の第一半導体と格子定数の異なる第三半導体からなる二軸歪みチャネル層と、二軸歪みチャネル層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート絶縁膜を介したゲート電極下のチャネル領域と、チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、さらに、ソース/ドレイン拡散層領域に含まれる二軸歪みチャネル層上に第一半導体と格子定数の異なる第二半導体からなる一軸歪み誘発層を備え、一軸歪み誘発層の底部と二軸歪みチャネル層との界面に格子不整合が起こっておらず、二軸歪みチャネル層の底部と半導体基板との界面は、ソース/ドレイン拡散層領域では格子不整合が起こっており、チャネル領域では格子不整合が起こっていない。
本発明の第三の半導体装置は、第一半導体からなる半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート絶縁膜を介したゲート電極下のチャネル領域と、チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、ソース/ドレイン拡散層領域に第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層を含み、一軸歪み誘発層の厚さが第一半導体と第二半導体との間で格子不整合が生じない臨界膜厚以上である。
本発明の第四の半導体装置は、第一半導体からなる半導体基板と、半導体基板上の第一半導体と格子定数の異なる第三半導体からなる二軸歪みチャネル層と、二軸歪みチャネル層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート絶縁膜を介したゲート電極下のチャネル領域と、チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、さらに、ソース/ドレイン拡散層領域に含まれる二軸歪みチャネル層上に、第一半導体の格子定数との差の絶対値が、第一半導体と第三半導体との格子定数の差の絶対値以上であり、かつ、第一半導体の格子定数との差の符号が、第一半導体と第三半導体との格子定数の差の符号と同一である格子定数を持つ第二半導体からなる一軸歪み誘発層を備え、二軸歪みチャネル層の厚さが、第一半導体と第三半導体との間で格子不整合が生じない臨界膜厚未満であり、一軸歪み誘発層の厚さが、第三半導体と第二半導体との間で格子不整合が生じない臨界膜厚未満であり、さらに、一軸歪み誘発層と二軸歪みチャネル層の厚さの和が、第一半導体と第三半導体との間で格子不整合が生じない臨界膜厚以上である。
本発明によれば、FETのチャネル領域に強い一軸性歪みを印加することにより、デバイス特性を向上させることが可能である。その理由は、ソース/ドレイン領域の一軸歪み誘発層の底部と基板との界面で格子不整合が発生しており、一軸歪み誘発層内で基板との格子整合に起因する歪みが緩和されているため、隣接するチャネル領域へ強い一軸性歪みを印加することができるからである。さらに、本発明によれば、チャネル領域に強い二軸性歪みと一軸性歪みを同時に印加することにより、デバイス特性を向上させることが可能である。その理由は、チャネル領域の二軸歪みチャネル層の底部と基板との界面では格子不整合が発生していないため、チャネル領域の二軸歪みチャネル層では基板との格子整合に起因する二軸性歪みが緩和されおらず、さらに、ソース/ドレイン領域の一軸歪み誘発層の底部と基板との界面で格子不整合が発生しており、一軸歪み誘発層内の歪みが緩和されているため、隣接する二軸性歪みの残留しているチャネル領域へ強い一軸性歪みを印加することができるからである。
本発明の実施の形態を図面を参照して以下に説明する。ただし、本実施の形態に関して前述した従来例と同一の部分は、同一の名称を使用して詳細な説明は省略する。
<第一の実施の形態>
図1に本発明の第一の実施の形態の半導体装置の断面図を示す。本発明の第一の実施の形態の半導体装置は、半導体基板であるSi基板1の上にゲート絶縁膜2とゲート電極3を備え、ゲート絶縁膜2を介したゲート電極3下のチャネル領域4と、チャネル領域4に隣接するソース拡散層領域5およびドレイン拡散層領域6を有している。
図1に本発明の第一の実施の形態の半導体装置の断面図を示す。本発明の第一の実施の形態の半導体装置は、半導体基板であるSi基板1の上にゲート絶縁膜2とゲート電極3を備え、ゲート絶縁膜2を介したゲート電極3下のチャネル領域4と、チャネル領域4に隣接するソース拡散層領域5およびドレイン拡散層領域6を有している。
p型FETの場合、Si基板1はn型Siであり、ゲート絶縁膜2は典型的には1nm程度のSi酸化膜やSi酸窒化膜、その他の高誘電体膜である。ゲート電極3は高濃度p型Si多結晶や金属により構成されている。
ソース拡散層領域5およびドレイン拡散層領域6にはp型不純物がサイドウォール絶縁層12をマスクとしてイオン注入されている。ソース拡散層領域5およびドレイン拡散層領域6は一軸歪み誘発SiGe層7を含んでいる。
一軸歪み誘発SiGe層7は、ゲート電極3およびサイドウォール絶縁層12の領域をマスクしてソース拡散層領域5およびドレイン拡散層領域6の表面をエッチングし、得られた溝の底部のSi基板からSiGe結晶をCVD(Chemical Vapor Deposition)法などによりエピタキシャル成長することにより形成する。
一軸歪み誘発SiGe層7の厚さtSDは、一軸歪み誘発SiGe層7の格子定数とSi基板1の格子定数との格子整合による歪みが緩和しない最大の厚さより厚い、つまりtSDは臨界膜厚よりも厚く成長している。臨界膜厚は一軸歪み誘発SiGe層7のSiGe組成によって異なり、SiGeのGe濃度が高くSi基板との格子定数の違いが大きいほど薄くなる。
非特許文献3によると、Si基板の厚さが無限に厚い場合には、臨界膜厚hcは、基板結晶の格子定数をa1、歪み誘発層結晶の格子定数をa2とし、歪み誘発層結晶のポアソン比ν2、基板と歪み誘発層との格子不整合率f12=|a2−a1|/a1、歪み誘発層に転移が発生した場合のバーガース・ベクトルの大きさb12=(a1+a2)/(2√2)を用いて、
hc=(1−ν2)/(1+ν2)×b12×b12/(20π√2)/(a2×f12×f12)×ln(hc/b12)
を充たす厚さであり、Ge濃度が30%(Si0.7Ge0.3)のSiGe層をSi基板上に成長させる場合にはhc=50nm程度、Ge濃度が50%(Si0.5Ge0.5)の場合は10nm程度である。
hc=(1−ν2)/(1+ν2)×b12×b12/(20π√2)/(a2×f12×f12)×ln(hc/b12)
を充たす厚さであり、Ge濃度が30%(Si0.7Ge0.3)のSiGe層をSi基板上に成長させる場合にはhc=50nm程度、Ge濃度が50%(Si0.5Ge0.5)の場合は10nm程度である。
そのため、tSDはSi0.7Ge0.3の場合は50nm以上、Si0.5Ge0.5の場合は10nm以上にすればよい。また、臨界膜厚は溝の形状など、他の条件によっても変化するため、臨界膜厚が変化する場合には、それに合わせてtSDを変えればよい。
一軸歪み誘発SiGe層7中のSiGeは、基板のSiよりも格子定数が大きいが、tSDが臨界膜厚未満の場合には、一軸歪み誘発SiGe層7のSiGeは基板Siと格子整合している。
この場合には、一軸歪み誘発SiGe層7中に基板との格子整合に起因する圧縮歪みが残留しているため、一軸歪み誘発SiGe層7中での格子定数は基板Siの格子定数に近い値になっている。
ソース/ドレイン領域における界面8から離れるにつれて界面での格子不整合を伴わない格子緩和が起こることにより、一軸歪み誘発SiGe層7でのSiGeは、ゲート絶縁膜界面付近ではSiよりも格子定数が多少は大きくなっているが、それでもSiGe本来の値よりは小さい。
隣接するチャネル領域4への直接的な圧縮応力は、一軸歪み誘発SiGe層7での格子定数が大きく、Siとの差が大きいほど強くなるため、一軸歪み誘発SiGe層7に基板Siとの格子整合に起因する圧縮歪みが残留している場合には、チャネル領域4への圧縮応力は弱められる。
一方、本発明の半導体装置では、tSDを臨界膜厚以上にすることにより、ソース/ドレイン領域における界面8において、一軸歪み誘発SiGe層7とSi基板1との間に格子不整合を発生させる。
この場合、一軸歪み誘発SiGe層7中の基板との格子整合に起因する圧縮歪みを確実に緩和することができ、一軸歪み誘発SiGe層7中の格子定数をSiGe本来の値にすることができ、隣接するチャネル領域4に強い圧縮性一軸歪みを加えることができる。
その結果、p型FETではチャネル領域への一軸性圧縮歪みが強いほど、エネルギーバンド構造の変化が大きく、キャリアとなる正孔の有効質量が軽くなって移動度が向上するため、デバイス性能を改善することができる。
特に、図3に示すように、p型Si−FETの場合、ソース/ドレイン方向を<110>結晶方向として、ソース/ドレイン方向の一軸性圧縮歪みを加えることが望ましい。また、一軸歪み誘発SiGe層7のSiGeの代わりにGeを用いてもよい。
以上の例ではSiをp型FETの基板として用いているが、SiGeやGeを基板材料として用いてもよい。その際には、歪み誘発層として、基板材料よりも格子定数の大きい物質を用いればよい。
n型FETでも同様にしてチャネル領域に強い一軸性歪みを印加することができる。n型FETの場合には、例えば、基板としてp型Siを用い、歪み誘発層にはSiCなどの基板よりも格子定数の小さい物質を用いればよい。
ソース/ドレイン領域における界面8において、Si基板1と一軸歪み誘発SiGe層7との間で格子不整合を発生させる際に、一軸歪み誘発SiGe層7自体に転移が発生し結晶格子が崩れないようにするため、予めソース/ドレイン領域における界面8に、ソース/ドレイン領域における界面8と平行な方向に均一な転移線を含む転移制御層を形成してもよい。
以上のように、本発明の第一の実施の形態によれば、ソース/ドレイン領域の歪み誘発層を臨界膜厚以上にすることにより基板との格子整合に起因する歪みを緩和し、チャネル領域に強いソース/ドレイン方向の一軸性歪みを加え、半導体装置のデバイス特性を改善することが可能である。
<第二の実施の形態>
図2に本発明の第二の実施の形態の半導体装置の断面図を示す。本発明の第二の実施の形態の半導体装置は、本発明の第一の実施の形態の半導体装置とは、チャネル領域4のゲート絶縁膜2とSi基板1との間に、二軸歪みSiGeチャネル層9が含まれている点が異なり、その他の部分は同様である。
図2に本発明の第二の実施の形態の半導体装置の断面図を示す。本発明の第二の実施の形態の半導体装置は、本発明の第一の実施の形態の半導体装置とは、チャネル領域4のゲート絶縁膜2とSi基板1との間に、二軸歪みSiGeチャネル層9が含まれている点が異なり、その他の部分は同様である。
本発明の第二の実施の形態の半導体装置を製造するためには、Si基板1上にCVD法を用いてSiGe層をエピタキシャル成長させ、その上にゲート絶縁膜2およびゲート電極3を形成し、ソース拡散層領域5およびドレイン拡散層領域6をエッチングして溝を掘り、溝の底部からさらにCVD法を用いてSiGe層をエピタキシャル成長させればよい。
二軸歪みSiGeチャネル層9の厚さtchは、二軸歪みSiGeチャネル層9のSiGeと基板Siとの格子不整合に起因する歪みが緩和しない臨界膜厚未満であり、チャネル領域における界面10において、二軸歪みSiGeチャネル層9とSi基板1との間には格子不整合は発生していない。そのため、二軸歪みSiGeチャネル層9にはゲート絶縁膜界面と平行な面内の二軸性圧縮歪みが加わっている。
一方、一軸歪み誘発SiGe層7の厚さtSDは臨界膜厚以上であるため、ソース/ドレイン領域における界面8では、一軸歪み誘発SiGe層7とSi基板との間で格子不整合が発生しており、一軸歪み誘発SiGe層7ではSi基板1との格子整合に起因する歪みが緩和されている。
これを実現するためには、例えば、一軸歪み誘発SiGe層7および二軸歪みSiGeチャネル層9のSiGeをSi0.5Ge0.5として無限に厚いSi基板1に形成する場合、臨界膜厚が10nm程度であるため、tSDは15nm、tchは5nmになるようにSi0.5Ge0.5をエピタキシャル成長させればよい。
以上の構造では、チャネル領域のSiGe層には、Si基板との格子整合による二軸性圧縮歪みに加え、一軸歪み誘発SiGe層7からのソース/ドレイン方向の一軸性圧縮歪みが加わることになり、二軸性歪みのみ、一軸性歪みのみの場合と比べて、大幅にデバイス特性を改善することができる。
図3はSi基板上にSi0.5Ge0.5層をエピタキシャル成長させた二軸性圧縮歪みSiGe層をチャネルとして用いたp型歪みSiGe−FETと、p型Si−FETに対し、チャネルにソース/ドレイン方向(<110>結晶方向)の一軸性圧縮応力(1GPa)を印加した場合の、オン電流のチャネル長依存性を示したシミュレーション結果である。
この図から分かるように、二軸性歪み、一軸性歪みのみの場合と比べて、二軸性歪みチャネルに<110>方向の一軸性歪みを加えることにより、大幅にオン電流を向上させることができる。
以上の例では、二軸歪みSiGeチャネル層9のSiGeの組成は、一軸歪み誘発SiGe層7のSiGeと同一の組成であったが、図4のように、異なる組成のSiGeを用いてもよく、基板Siよりも格子定数の大きいSiGe以外の他の物質を用いてもよい。
また、ゲート絶縁膜界面の平坦性を改善するため、二軸歪みSiGeチャネル層9とゲート絶縁膜2との間に、典型的にはSiなどによるキャップ層を形成してもよい。また、ソース/ドレイン領域における界面8において、Si基板1と一軸歪み誘発SiGe層7との間で格子不整合を発生させる際に、転移によって一軸歪み誘発SiGe層7の結晶格子が崩れないようにするため、ソース/ドレイン領域における界面8に転移制御層を形成してもよい。
以上ではp型FETを例として挙げたが、n型FETにも適用することができる。その際には、一軸歪み誘発SiGe層7および二軸歪みSiGeチャネル層9には、基板物質よりも格子定数の小さい物質を用いて、チャネル領域に引張り歪みを加えればよい。
基板物質よりも格子定数の小さい物質としては、例えば、Si基板に対してはSiCなどを、また、SiGe基板に対してはSiなどを用いればよい。
<第三の実施の形態>
図5に本発明の第三の実施の形態の半導体装置の断面図を示す。
図5に本発明の第三の実施の形態の半導体装置の断面図を示す。
本発明の第三の実施の形態の半導体装置は、本発明の第二の実施の形態の半導体装置とは、一軸歪み誘発SiGe層7が二軸歪みSiGeチャネル層9上に形成されている点が異なり、その他の部分は同様である。
本発明の第三の実施の形態の半導体装置を製造するためには、Si基板1上にCVD法を用いてSiGe層をエピタキシャル成長させ、その上にゲート絶縁膜2、ゲート電極3およびサイドウォール絶縁層12を形成し、ゲート電極3およびサイドウォール絶縁層12をマスクした上で、ソース拡散層領域5およびドレイン拡散層領域6の表面からさらにCVD法を用いてSiGe層をエピタキシャル成長させればよい。
二軸歪みSiGeチャネル層9の厚さtchは、二軸歪みSiGeチャネル層9のSiGeと基板Siとの格子不整合に起因する歪みが緩和しない臨界膜厚未満であり、チャネル領域におけるSi基板との界面10において、二軸歪みSiGeチャネル層9とSi基板1との間に格子不整合は発生しておらず、チャネル領域のSiGe層には、ゲート絶縁膜界面と平行な面内の二軸性圧縮歪みが加わっている。
一方、一軸歪み誘発SiGe層7の厚さは、二軸歪みSiGeチャネル層9の厚さtchとの厚さの和のtSDが、二軸歪みSiGeチャネル層9のSiGeと基板Siとの格子不整合に起因する歪みが緩和しない臨界膜厚以上となる厚さである。
例えば、一軸歪み誘発SiGe層7および二軸歪みSiGeチャネル層9のSiGeをSi0.5Ge0.5とした場合、Si0.5Ge0.5と無限に厚い基板Siとの格子整合に起因する歪みに対する臨界膜厚が10nm程度である。このため、tchは5nm、一軸歪み誘発SiGe層7は10nmとして、tSDが15nmになるようにSiGeをエピタキシャル成長させればよい。
この場合、一軸歪み誘発SiGe層7および二軸歪みSiGeチャネル層9とが同じ物質からなるため、一軸歪み誘発SiGe層と二軸歪みSiGeチャネル層との界面11では、当然、格子不整合は発生しない。
また、この場合、上述の第一の実施の形態や第二の実施の形態とは異なり、一軸歪み誘発SiGe層7を形成する際に、Si基板1のソース拡散層領域5およびドレイン拡散層領域6をエッチングして溝を掘る工程を省略することが可能である。
上記の例では、一軸歪み誘発SiGe層7と二軸歪みSiGeチャネル層9とが同一の物質であったが、図6のように、一軸歪み誘発SiGe層7と二軸歪みSiGeチャネル層9は同一の物質、SiGe組成である必要はない。
その場合には、一軸歪み誘発SiGe層7と二軸歪みSiGeチャネル層9との間にも、一軸歪み誘発SiGe層と二軸歪みSiGeチャネル層との界面11における格子整合による歪みが発生する。このため、一軸歪み誘発SiGe層7の厚さは、二軸歪みSiGeチャネル層9との格子不整合に起因する歪みが緩和しない臨界膜厚未満にする。
それと同時に、一軸歪み誘発SiGe層7の厚さは、SiGeチャネル層9の厚さtchと合わせて、二軸歪みSiGeチャネル層9とSi基板1との格子不整合に起因する歪みが緩和しない臨界膜厚以上にする。
例えば、一軸歪み誘発SiGe層7のSiGeがSi0.3Ge0.7、二軸歪みSiGeチャネル層9のSiGeがSi0.5Ge0.5とした場合、Si0.5Ge0.5層の無限に厚いSi基板との格子整合に起因する歪みに対する臨界膜厚が10nm程度であるため、tchは5nm、一軸歪み誘発SiGe層7は5nmとすればよい。
この場合、二軸歪みSiGeチャネル層9が無限に厚い場合の一軸歪み誘発SiGe層7の臨界膜厚も、一軸歪み誘発SiGe層7が無限に厚い場合の二軸歪みSiGeチャネル層9の臨界膜厚も、ともに100nm程度である。
二軸歪みSiGeチャネル層9、一軸歪み誘発SiGe層7ともに有限の値を持つ薄膜の場合には、互いの結晶格子が歪み得るため、片方が無限に厚い場合よりも界面での格子不整合は起こり難く、臨界膜厚は大きくなる。
そのため、一軸歪み誘発SiGe層と二軸歪みSiGeチャネル層との界面11では格子不整合は発生しない。一方、二軸歪みSiGeチャネル層9では、一軸歪み誘発SiGe層7からの引張り歪みが印加されており、格子定数が通常のSi0.5Ge0.5よりも大きくなっている。
そのため、二軸歪みSiGeチャネル層9と一軸歪み誘発SiGe層7の厚さの合計が、通常のSi0.5Ge0.5のSi基板に対する臨界膜厚10nm以上であれば、ソース/ドレイン領域におけるSi基板との界面8において格子不整合を発生させることが可能である。
さらに、チャネル領域においては、二軸歪みSiGeチャネル層9の厚さが臨界膜厚未満であり、一軸歪み誘発SiGe層7からの歪みも印加されていないため、チャネル領域におけるSi基板との界面10において、Si基板1と格子整合が保たれている。
以上のことから、本発明第三の実施の形態では、Si基板1のソース拡散層領域5およびドレイン拡散層領域6をエッチングして溝を掘る工程を省略して、二軸歪みSiGeチャネル層9のチャネル領域での二軸性歪みを維持しつつ、ソース/ドレイン領域での歪みを緩和し、チャネル領域に強い一軸性歪みを追加的に印加することができる。
そして、二軸性歪みのみ、一軸性歪みのみの場合と比べて、大幅にデバイス特性を改善することができる。その他の点については、上述の第二の実施の形態と同様である。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 Si基板
2 ゲート絶縁膜
3 ゲート電極
4 チャネル領域
5 ソース領域
6 ドレイン領域
7 一軸歪み誘発SiGe層
8 ソース/ドレイン領域における界面
9 二軸歪みSiGeチャネル層
10 チャネル領域における界面
11 一軸歪み誘発SiGe層と二軸歪みSiGeチャネル層との界面
12 サイドウォール絶縁層
2 ゲート絶縁膜
3 ゲート電極
4 チャネル領域
5 ソース領域
6 ドレイン領域
7 一軸歪み誘発SiGe層
8 ソース/ドレイン領域における界面
9 二軸歪みSiGeチャネル層
10 チャネル領域における界面
11 一軸歪み誘発SiGe層と二軸歪みSiGeチャネル層との界面
12 サイドウォール絶縁層
Claims (12)
- 第一半導体からなる半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜を介した前記ゲート電極下のチャネル領域と、前記チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、
前記ソース/ドレイン拡散層領域に前記第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層を含み、
前記一軸歪み誘発層の底部と前記半導体基板との界面で格子不整合が起こっており、
前記一軸歪み誘発層を形成した際に生じる前記半導体基板との格子整合に起因する歪みが緩和している、半導体装置。 - 前記半導体基板の表面と前記ゲート絶縁膜との間に、前記第一半導体と格子定数の異なる第三半導体からなる二軸歪みチャネル層を、さらに有し、前記二軸歪みチャネル層の底部と前記半導体基板との界面に格子不整合が起こっていない、請求項1に記載の半導体装置。
- 前記一軸歪み誘発層の前記第二半導体と前記二軸歪みチャネル層の前記第三半導体とが同一の物質からなる、請求項2に記載の半導体装置。
- 第一半導体からなる半導体基板と、前記半導体基板上の前記第一半導体と格子定数の異なる第三半導体からなる二軸歪みチャネル層と、前記二軸歪みチャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜を介した前記ゲート電極下のチャネル領域と、前記チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、
さらに、前記ソース/ドレイン拡散層領域に含まれる前記二軸歪みチャネル層上に前記第一半導体と格子定数の異なる第二半導体からなる一軸歪み誘発層を備え、
前記一軸歪み誘発層の底部と前記二軸歪みチャネル層との界面に格子不整合が起こっておらず、
前記二軸歪みチャネル層の底部と前記半導体基板との界面は、前記ソース/ドレイン拡散層領域では格子不整合が起こっており、
前記チャネル領域では格子不整合が起こっていない、半導体装置。 - 前記一軸歪み誘発層の前記第三半導体と前記二軸歪みチャネル層の前記第二半導体とが同一の物質からなる、請求項4に記載の半導体装置。
- 前記第二半導体の格子定数および前記第三半導体の格子定数が前記第一半導体の格子定数よりも大きい、請求項2または4に記載の半導体装置。
- 第一半導体からなる半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜を介した前記ゲート電極下のチャネル領域と、前記チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、
前記ソース/ドレイン拡散層領域に前記第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層を含み、
前記一軸歪み誘発層の厚さが前記第一半導体と前記第二半導体との間で格子不整合が生じない臨界膜厚以上である、半導体装置。 - 前記半導体基板の表面と前記ゲート絶縁膜との間に前記第一半導体と格子定数の異なる第三半導体からなる二軸歪みチャネル層を、さらに有し、
前記二軸歪みチャネル層の厚さが前記第一半導体と前記第三半導体との間で格子不整合が生じない臨界膜厚未満である、請求項7に記載の半導体装置。 - 前記一軸歪み誘発層の前記第二半導体と前記二軸歪みチャネル層の前記第三半導体とが同一の物質からなる、請求項8に記載の半導体装置。
- 第一半導体からなる半導体基板と、前記半導体基板上の前記第一半導体と格子定数の異なる第三半導体からなる二軸歪みチャネル層と、前記二軸歪みチャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜を介した前記ゲート電極下のチャネル領域と、前記チャネル領域に隣接する不純物原子が注入されたソース/ドレイン拡散層領域と、を有し、
さらに、前記ソース/ドレイン拡散層領域に含まれる前記二軸歪みチャネル層上に、前記第一半導体の格子定数との差の絶対値が、前記第一半導体と前記第三半導体との格子定数の差の絶対値以上であり、かつ、前記第一半導体の格子定数との差の符号が、前記第一半導体と前記第三半導体との格子定数の差の符号と同一である格子定数を持つ第二半導体からなる一軸歪み誘発層を備え、
前記二軸歪みチャネル層の厚さが、前記第一半導体と前記第三半導体との間で格子不整合が生じない臨界膜厚未満であり、
前記一軸歪み誘発層の厚さが、前記第三半導体と前記第二半導体との間で格子不整合が生じない臨界膜厚未満であり、
さらに、前記一軸歪み誘発層と前記二軸歪みチャネル層の厚さの和が、前記第一半導体と前記第三半導体との間で格子不整合が生じない臨界膜厚以上である、半導体装置。 - 前記一軸歪み誘発層の前記第三半導体と前記二軸歪みチャネル層の前記第二半導体とが同一の物質からなる、請求項10に記載の半導体装置。
- 格子定数がa1の物質1の基板上に格子定数がa2の物質2の層が格子整合している場合の、格子不整合が生じない前記物質2の層の臨界膜厚hc12が、前記物質2のポアソン比をν2、f12=|a2−a1|/a1、b12=(a1+a2)/(2√2)として、
hc12=(1−ν2)/(1+ν2)×b12×b12/(20π√2)/(a2×f12×f12)×ln(hc12/b12)
を充たす、請求項7,8,10の何れか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132738A JP2010282991A (ja) | 2009-06-02 | 2009-06-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132738A JP2010282991A (ja) | 2009-06-02 | 2009-06-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010282991A true JP2010282991A (ja) | 2010-12-16 |
JP2010282991A5 JP2010282991A5 (ja) | 2012-06-14 |
Family
ID=43539525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009132738A Pending JP2010282991A (ja) | 2009-06-02 | 2009-06-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010282991A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013073946A (ja) * | 2011-09-26 | 2013-04-22 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
JP2014504020A (ja) * | 2010-12-22 | 2014-02-13 | インテル コーポレイション | 一軸歪み量子井戸デバイス及び当該一軸歪み量子井戸デバイスの作製方法 |
US9093361B2 (en) | 2011-06-23 | 2015-07-28 | Mitsubishi Electric Corporation | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342819A (ja) * | 2003-05-15 | 2004-12-02 | Toshiba Ceramics Co Ltd | 半導体基板およびその製造方法 |
JP2008034650A (ja) * | 2006-07-28 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2009
- 2009-06-02 JP JP2009132738A patent/JP2010282991A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342819A (ja) * | 2003-05-15 | 2004-12-02 | Toshiba Ceramics Co Ltd | 半導体基板およびその製造方法 |
JP2008034650A (ja) * | 2006-07-28 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014504020A (ja) * | 2010-12-22 | 2014-02-13 | インテル コーポレイション | 一軸歪み量子井戸デバイス及び当該一軸歪み量子井戸デバイスの作製方法 |
US9093361B2 (en) | 2011-06-23 | 2015-07-28 | Mitsubishi Electric Corporation | Semiconductor device |
JP2013073946A (ja) * | 2011-09-26 | 2013-04-22 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7101742B2 (en) | Strained channel complementary field-effect transistors and methods of manufacture | |
US7164163B2 (en) | Strained transistor with hybrid-strain inducing layer | |
US6911379B2 (en) | Method of forming strained silicon on insulator substrate | |
KR101174994B1 (ko) | 비대칭 반도체 소자의 성능 향상을 위한 방법 및 장치 | |
US7338834B2 (en) | Strained silicon with elastic edge relaxation | |
JP5704817B2 (ja) | 半導体デバイスを製造する方法及び半導体デバイス | |
JP4130652B2 (ja) | 半導体構造およびその製造方法 | |
US7494902B2 (en) | Method of fabricating a strained multi-gate transistor | |
JP4678877B2 (ja) | Si:C−OIおよびSGOI上のシリコン・デバイスならびに製造方法 | |
JP5259954B2 (ja) | 基板上に歪層を製造する方法と層構造 | |
JP6304899B2 (ja) | 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子 | |
JP4481181B2 (ja) | 半導体装置およびその製造方法 | |
KR20130034059A (ko) | 매립 절연 층과 결합된 응력기의 탄성 에지 이완을 사용하는 변형 반도체 | |
US20070166897A1 (en) | STRAINED Si ON MULTIPLE MATERIALS FOR BULK OR SOI SUBSTRATES | |
JP2007528593A (ja) | Si:CおよびSiGeエピタキシャル成長ソース/ドレインを用いた高性能で応力が向上されたMOSFETおよび製造方法 | |
JP2008504677A (ja) | 改良した歪みシリコンcmosデバイスおよび方法 | |
US20050106792A1 (en) | Transistor with strain-inducing structure in channel | |
US20110031503A1 (en) | Device with stressed channel | |
US7863141B2 (en) | Integration for buried epitaxial stressor | |
JP2010282991A (ja) | 半導体装置 | |
US7642151B2 (en) | Semiconductor device and method of manufacturing the same | |
US7109096B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008078519A (ja) | 半導体装置の製造方法 | |
KR100956575B1 (ko) | 개선된 스트레인드 실리콘 cmos 장치 및 그 제조 방법 | |
Connelly et al. | Process-induced SOI strain via sacrificial Ge-Si |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120425 |
|
A02 | Decision of refusal |
Effective date: 20131015 Free format text: JAPANESE INTERMEDIATE CODE: A02 |