JP2004342819A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004342819A JP2004342819A JP2003137159A JP2003137159A JP2004342819A JP 2004342819 A JP2004342819 A JP 2004342819A JP 2003137159 A JP2003137159 A JP 2003137159A JP 2003137159 A JP2003137159 A JP 2003137159A JP 2004342819 A JP2004342819 A JP 2004342819A
- Authority
- JP
- Japan
- Prior art keywords
- sige layer
- layer
- semiconductor substrate
- composition
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】歪みSi層が形成されるSiGe層表面の貫通転位の密度を極力少なくすることにより、高品質の歪みSi(シリコン)層を有する半導体基板およびその半導体基板の製造方法を提供する。
【解決手段】Si基板1上に、SiGe層2が積層された半導体基板において、Si基板1とSiGe層2との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域6あるいは構造領域6aが形成されている。
【選択図】 図1
【解決手段】Si基板1上に、SiGe層2が積層された半導体基板において、Si基板1とSiGe層2との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域6あるいは構造領域6aが形成されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、シリコン基板上に、SiGe(シリコン・ゲルマニウム)層が積層された、歪みSi層を有する半導体基板およびその製造方法に関する。
【0002】
【従来の技術】
今日、大規模集積回路(LSI)の性能向上のため、高速かつ低消費電力を特徴とするMOS型電界効果トランジスタ(MOS FET)の実現、およびその性能向上が不可欠であると言われている。
このため、従来から、例えば電荷が伝わる速度(以下、キャリア移動度と称する)など、電気特性の向上を目的とした研究開発が積極的に行われている。その結果、キャリア移動度を高める技術の1つとして、歪みの入った単結晶シリコン(以下、歪みSiと称する)層をシリコン基板上に形成し、該歪みSi層に素子を形成する技術が開発されている。
尚、この歪みSi層とは、例えば(100)単結晶シリコン基板の場合、基板表面と平行な<010>および<001>方向に引っ張られ、歪んでいる状態にあるSi層をいう。
【0003】
この歪みSi層を有する半導体基板について、図5に基づいて更に詳述する。
図5において、符号1はシリコン基板であって、この基板1上に、ゲルマニウム(以下、Geと称する)組成が連続的に変化しているシリコン・ゲルマニウム(以下、SiGeとする)層(以下、組成変調SiGe層と称する)2が積層されている。
この「Ge組成が連続的に変化する」とは、シリコン基板1側が0%で、シリコン基板1と反対側が所望の濃度に形成されていることをいう。
【0004】
そして、この組成変調SiGe層2上に、Ge組成が一定の緩和SiGe層(以下、緩和SiGe層と称する)3及び歪みSi層4が順次形成されている。ここで、前記の「緩和」とは、SiGe層内に歪みが残留しておらず、その格子定数がSiとGeの原子半径の違いおよびその組成から決定される本来の格子定数に等しいことを意味する。
尚、歪みSi層4の格子定数を1%程度伸ばすために、緩和SiGe層3のGe組成は、Si1−xGexとした場合、X=0.25〜0.3程度が用いられている。
【0005】
この構造の半導体基板では、貫通転位5は組成変調SiGe層2に閉じ込められ、緩和SiGe層3には貫通転位5が入らないとされている。
しかしながら、前記半導体基板にあっても、実際には緩和SiGe層3にまで貫通転位5が伝播し、さらにこの貫通転位5は歪みSi層4にまで達することがある。このため、この貫通転位5により歪みSi層4の信頼性が低下し、歪みSi層4に素子を形成しても、期待通りの電気的特性を得ることが困難であるという問題点があった。尚、組成変調SiGe層2をなくし、シリコン基板1上に直接緩和SiGe層3を形成すると、貫通転位5の密度が著しく増加し、歪みSi層4の信頼性は著しく低下する。その結果、歪みSi層4に素子を形成しても、期待通りの電気的特性を得ることが非常に困難である。
【0006】
かかる問題を解決するために、例えば、特開2002−343880号公報(特許文献1)に記載されているように、SiGe層の一部の領域において、その層内の一部に、SiGe層内で電気的に中性の元素の導入に伴う欠陥層を有し、該欠陥層下では歪みを内包し、かつ該欠陥層上では歪みが緩和されてなることを特徴とする半導体基板が提案されている。
【0007】
また、特開2003−7615号公報(特許文献2)に記載されているように、SiGe層を形成する前に、シリコン基板の表面にイオン注入領域を形成し、その後、SiGe層を形成する半導体基板が提案されている。
【0008】
【特許文献1】
特開2002−343880号公報(特許請求の範囲、請求項1)
【0009】
【特許文献2】
特開2003−7615号公報(特許請求の範囲、請求項1、請求項10、段落0028)
【0010】
【発明が解決しようとする課題】
ところで、前記した特許文献1の半導体基板にあっては、従来の欠陥層を形成しない半導体基板と比べると、貫通転位の密度は減少するものの、該欠陥層下には歪みを内包したSiGe層が存在するため、欠陥の密度が小さい場合には、貫通転位が伝播し、かなりの密度で貫通転位が歪みSi層にまで達するという問題がある。さらに、デバイス・プロセスにおける熱処理で生じる応力により、歪みを内包したSiGe層に新たに貫通転位が発生し、歪みSi層にまで達するという問題点もある。
また、前記した特許文献2の半導体基板にあっては、従来の欠陥層を形成しない半導体基板と比べると、貫通転位の密度は減少するものの、シリコン基板の表面にイオン注入領域(欠陥層)が形成されているため、特許文献1の場合と同様に、かなりの密度で貫通転位が歪みSi層にまで達するという問題がある。さらに、シリコン基板の表面に該欠陥層が形成されているため、その後のエピタキシャル成長において、固有の欠陥、例えば積層欠陥が形成される問題もある。
以上説明したように、特許文献1及び特許文献2に示された技術であっても、貫通転位を所定の密度まで減少させることができなかった。
【0011】
また、歪みが十分緩和され、貫通転位密度をおおよそ105個/cm2以下にするためには、例えば、図5に示した従来の半導体基板にあっては組成変調SiGe層2を2μm、緩和SiGe層3を1μm程度エピタキシャル成長させる必要がある。また、特許文献2の技術にあっても、歪みを十分緩和するため、第1のSiGe層を1.5μm、第2のSiGe層を0.75μmと、膜厚さを厚くすることが示されている。
この場合、緩和SiGe層3の表面粗さは二乗平均根で数nmの凸凹となるため、厚さ10〜数10nmの歪みSi層4を積層するためには、事前に化学機械研磨(以下、CMPと称する)を行って平坦にする必要がある。
更に、μmオーダーの膜厚を必要とすることは、SiGe層のエピタキシャル成長速度が数100nm/min以下であることから、生産効率上好ましいものではなかった。
【0012】
本発明は、上記事情に鑑みてなされたものであり、歪みSi層が形成されるSiGe層表面の貫通転位の密度を極力少なくすることにより、高品質の歪みSi層を有する半導体基板およびその半導体基板の製造方法を提供することを目的になされたものである。また、SiGe層を極力薄くし、生産効率を向上させることのできる半導体基板およびその半導体基板の製造方法を提供することを目的になされたものである。
【0013】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる半導体基板は、シリコン基板上に、SiGe層が積層された半導体基板において、シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成されていることを特徴としている。
【0014】
このように、シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成されているため、形成されたSiGe層は緩和が促進される。その結果、前記した結晶欠陥領域または構造領域を有していない場合と比較して、SiGe層の厚さを薄くすることが可能である。
また、一旦形成された転位は移動することが可能なため、転位が集中しやすい領域が形成されていればそこに局在することになる。このため、より上側の層であるSiGe層への転位の伝播を抑制でき、ひいては貫通転位の密度をより減少させることができる。
更に、前記したようにSiGe層の厚さを薄くすることができるため、その表面粗さを小さくできる。その結果、表面平坦化のためのCMPも不要となり、生産性向上およびコストを削減することができる。
【0015】
ここで、前記SiGe層上に、歪みSi層が積層されていることが望ましく、前記SiGe層におけるGe組成が一定であっても良い。
このように、シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成され、SiGe層の歪み緩和が促進され、かつ貫通転位の密度をより減少させることができる。そのため、従来のように複数のSiGe層を設け、その上に歪みSi層を積層する必要もなくなる。
【0016】
なお、前記SiGe層を二層とし、Ge組成が一定であるSiGe層の上にGe組成が一定で別の第二のSiGe層を積層しても良く、またシリコン基板の上に形成したSiGe層のGe組成が変化し、その上に積層した第二のSiGe層のGe組成が一定となるように構成しても良い。
このように、複数のSiGe層を設けることにより、より貫通転位の密度を減少させることができる。
【0017】
また、前記転位を発生あるいは集中し易くするための結晶欠陥領域が、イオン注入によって形成された領域であることが望ましい。
このように、イオン注入することにより、容易にシリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成することができる。なお、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンから選ばれた、少なくとも1つの元素のイオンが用いられる。
【0018】
更に、前記転位を発生あるいは集中し易くするための構造領域が、Siを含有する多孔質、多結晶、アモルファス(非晶質)層のいずれかよって形成された領域であっても、前記した結晶欠陥領域の場合と同様な効果を得ることができる。
【0019】
また、上記目的を達成するためになされた本発明にかかる半導体基板の製造方法は、前記シリコン基板上にSiGe層をエピタキシャル成長させた後、前記シリコン基板とSiGe層との界面にイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成することを特徴としている。
この製造方法によれば、前記した本発明にかかる半導体基板を容易に製造することができる。なお、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンから選ばれた、少なくとも1つの元素のイオンであることが望ましい。
【0020】
ここで、前記SiGe層はGe組成が一定なSiGe層であり、前記結晶欠陥領域形成後、前記SiGe層に歪みSi層を積層することが望ましい。
また、前記SiGe層は、Ge組成が一定であるSiGe層であり、前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成した後、前記SiGe層上にGe組成が一定で別の第二のSiGe層を積層しても良い。
また、前記SiGe層は、Ge組成が変化するSiGe層であり、前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成した後、前記SiGe層上にGe組成が一定な第二のSiGe層を積層しても良い。
【0021】
【発明の実施の形態】
本発明にかかる半導体基板の一実施形態について、図1乃至図4に基づいて説明する。
図1に示すように、この半導体基板はシリコン基板1上に、組成変調SiGe層2が積層されている。また、前記SiGe層2上に、緩和SiGe層3が積層されている。更に、シリコン基板1と組成変調SiGe層2との界面Aに、転位を発生あるいは集中し易くするための結晶欠陥領域6あるいは構造領域6aが形成されている。
ここで、前記組成変調SiGe層2は、Ge組成が連続的に変化し、Ge濃度がシリコン基板1側で0%、緩和SiGe層3側が30%である。
【0022】
前記結晶欠陥領域6は、シリコン基板とSiGe層との界面に、イオン注入によって形成することができる。なお、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンが用いられる。
【0023】
また、構造領域6aは、Siを含有する多孔質、多結晶、アモルファス(非晶質)層のいずれかによって形成することができる。単結晶Siと比較して前記の各層は変形しやすいため、SiGe層との界面に転位を発生または集中しやすくすることができる。尚、この構造領域は、例えば特許第2608351号、特許第3171903号等に示される公知の技術を適用することで、形成することができる。
【0024】
また、前記した組成変調SiGe層2の膜厚は、200〜1000nm、緩和SiGe層3の膜厚は、100〜500nm、結晶欠陥領域6あるいは構造領域6aの厚さは、10〜100nmに形成されている。
【0025】
このように、シリコン基板1と組成変調SiGe層2の間に、転位を発生または集中しやすくするための結晶欠陥領域6または構造領域6aを有しているため、発生した転位は捕捉あるいは終端され、その上にエピタキシャル成長させる組成変調SiGe層2の緩和が促進される。その結果、結晶欠陥領域6または構造領域6aを有していない場合と比較して、組成変調SiGe層2の厚さを薄くすることができ、貫通転位5の密度も小さくすることができる。
【0026】
因みに、貫通転位5の密度をおおよそ105個/cm2以下にするためには、結晶欠陥領域6または構造領域6aを有していない場合には、組成変調SiGe層2を2μm程度、緩和SiGe層3を1μm程度エピタキシャル成長させる必要がある。
これに対して、この実施形態の場合にあっては、組成変調SiGe層2の厚さが700nm、緩和SiGe層3を300nm程度エピタキシャル成長させることによって貫通転位5の密度をおおよそ105個/cm2以下にすることができる。
【0027】
また、一旦形成された転位は移動することが可能なため、転位が集中しやすい領域を形成すればそこに局在することになる。このため、より上側の層への転位の伝播を抑制でき、貫通転位5の密度を減少させることができる。
更に、前記したように組成変調SiGe層2の厚さを薄くすることができるため、緩和SiGe層3を含めた全体のSiGe層の厚さを薄くすることができ、その表面粗さが小さくなる。その結果、表面平坦化のためのCMPも不要となり、生産性向上およびコストの削減が可能となる。
【0028】
また、緩和SiGe層3の上には、図2に示すように、歪みSi層4が積層されている。このように、シリコン基板1と組成変調SiGe層2との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域6あるいは構造領域6aが形成されているため、キャリア移動度の向上に十分な引っ張り歪みを有し、かつ低貫通転位密度の半導体基板を、低コストで製造することできる。
【0029】
なお、上記実施形態にあっては、組成変調SiGe層2及び緩和SiGe層3が設けられた半導体基板を例とって説明したが、図3に示すように、組成変調SiGe層2省略し、緩和SiGe層3のみの構成としても良い。
このように結晶欠陥領域6または構造領域6aに直接、緩和SiGe層3を形成しても、結晶欠陥領域6または構造領域6aを有していない場合と比較して、貫通転位5の密度をより減少させることができる。
【0030】
次に、この実施形態にかかる半導体基板の製造方法について、図2に基づいてその概略を説明すると、まず、前記シリコン基板上に組成変調SiGe層2をエピタキシャル成長させる。その後、前記シリコン基板1と組成変調SiGe層2との界面にイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域6を形成する。
このとき、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンが用いられる。またイオン注入に際して、加速電圧をシリコン基板1と組成変調SiGe層2の界面にイオン濃度分布のピークが来るよう制御する。これにより、転位を発生または集中しやすくするための結晶欠陥領域6を、シリコン基板1と組成変調SiGe層2の間に作成することができる。
その後、Ge組成の一定なSiGe層である緩和SiGe層3を積層し、更に、緩和SiGe層3に歪みSi層4を積層する。
【0031】
尚、前記したように、組成変調SiGe層2をエピタキシャル成長させることなく、Ge組成の一定なSiGe層である緩和SiGe層3をシリコン基板1上に積層し、その後、前記シリコン基板1とSiGe層3との界面にイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成しても良い。この場合、結晶欠陥領域形成後、緩和SiGe層3に歪みSi層を積層することになる。
【0032】
【実施例】
次に、図4に基づいて実施例について説明する。
まず、シリコン基板1上に、Ge組成が一定のSiGe層3aを、臨界膜厚以下までエピタキシャル成長させる(図4(a)参照)。
このとき、例えば、SiとGeの組成比をそれぞれ0.7と0.3とした場合、SiGe層3aの臨界膜厚は約60nmである。なお、「臨界膜厚」とは、無歪み状態の結晶上に、格子定数の異なる別の結晶材料をヘテロ・エピタキシャル成長させた場合に、転位が生ずることなく成長が可能な最大の膜厚を意味している。
したがって、SiGe層3aは臨界膜厚以下であるため、このSiGe層3a形成時には、転位は生じない。
【0033】
次に、シリコン基板1とSiGe層3aの界面に、例えば加速電圧15〜20KeV、ドーズ量1×1015〜3×1017/cm2の条件にて、SiGe層3a側から水素イオンを注入する(図4(b)参照)。なお、水素イオンの代わりに、不活性元素のイオンを注入しても良い。なお、水素イオンや不活性元素のイオンを用いるのは、これらのイオンが結晶欠陥の形成に有効なためである。
【0034】
この後、400〜600℃程度の熱処理を行い、前記界面付近に結晶欠陥領域6を形成する(図4(c)参照)。なお、この熱処理工程は、必ずしも必要ではなく、後記するSiGe層3bをエピタキシャル成長させる際の熱を利用しても良い。
更に、SiGe層3aの上に、同組成のSiGe層3bを50〜200nmエピタキシャル成長させる。このとき、臨界膜厚を超えると貫通転位がシリコン基板1に生じるが、シリコン基板1と緩和SiGe層3の間の前記結晶欠陥領域6に転位が集中する。その結果、緩和SiGe層3に達する貫通転位は大幅に減少し、かつ緩和SiGe層3は十分緩和される(図4(d)参照)。
【0035】
以上のように、本発明によれば、貫通転位の密度が十分に小さい緩和SiGe層3を得ることができるので、その上に形成される歪みSi層4は、キャリア移動度を向上させるのに十分な引っ張り歪みを持ち、かつ貫通転位の密度を十分小さくすることができる。
また、膜厚が減少することにより、SiGe層表面の粗さが減少するため、CMPが不要となる。これらのことから、品質かつ生産性が大幅に向上する。なお必要に応じて、歪みSi層4を形成する前に、緩和SiGe層3表面の平坦化のため、CMPを実施しても良い。
【0036】
なお,本発明は上述の実施例に限定されるものではなく、SiGe層3aの厚さはその組成における臨界膜厚以下であればよい。また、その上にエピタキシャル成長させるSiGe層3bの厚さも、所望の貫通転位の密度に応じて変更してよい。
また、実施例1のSiGe層3aを組成変調SiGe層の一部とし、イオン注入、熱処理を経て結晶欠陥形成後、残りの組成変調SiGe層、緩和SiGe層、歪みSiを順次形成しても良い。
更に、本発明はシリコン基板を、シリコン基板上に絶縁層,Si層を順次積層したSOI(Silicon on Insulator)基板としても良い。この場合には、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域は、前記Si層とその上に積層するSiGe層の間に設ければ良い。また、SOI基板はSIMOX法、貼り合わせ法いずれの製造方法で作成された基板であっても良い。これにより、SOI基板が持つ利点と歪みSiが持つ利点の両方を併せ持つ半導体基板が作成できる。
【0037】
【発明の効果】
本発明によれば、歪みSi層が形成されるSiGe層表面の貫通転位密度を極力少なくすることにより、高品質の歪みSi層を有する半導体基板およびその半導体基板の製造方法を得ることができる。また、SiGe層を極力薄くし、生産効率を向上させることのできる半導体基板およびその半導体基板の製造方法を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明にかかる半導体基板の一実施形態を示す概念断面図である。
【図2】図2は、図1に示した基板に歪みSi層を積層した半導体基板の概念断面図である。
【図3】図3は、組成変調SiGe層が省略された半導体基板の概念断面図である。
【図4】図4は、実施例の製造工程を示す工程フロー図である。
【図5】図5は、従来の歪みSi層を有する半導体基板の概念断面図である。
【符号の説明】
1 シリコン基板
2 組成変調SiGe層
3、3a、3b 緩和SiGe層
4 歪みSi層
5 貫通転位(転位)
6 結晶欠陥領域
6a 構造領域
A 界面
【発明の属する技術分野】
本発明は、シリコン基板上に、SiGe(シリコン・ゲルマニウム)層が積層された、歪みSi層を有する半導体基板およびその製造方法に関する。
【0002】
【従来の技術】
今日、大規模集積回路(LSI)の性能向上のため、高速かつ低消費電力を特徴とするMOS型電界効果トランジスタ(MOS FET)の実現、およびその性能向上が不可欠であると言われている。
このため、従来から、例えば電荷が伝わる速度(以下、キャリア移動度と称する)など、電気特性の向上を目的とした研究開発が積極的に行われている。その結果、キャリア移動度を高める技術の1つとして、歪みの入った単結晶シリコン(以下、歪みSiと称する)層をシリコン基板上に形成し、該歪みSi層に素子を形成する技術が開発されている。
尚、この歪みSi層とは、例えば(100)単結晶シリコン基板の場合、基板表面と平行な<010>および<001>方向に引っ張られ、歪んでいる状態にあるSi層をいう。
【0003】
この歪みSi層を有する半導体基板について、図5に基づいて更に詳述する。
図5において、符号1はシリコン基板であって、この基板1上に、ゲルマニウム(以下、Geと称する)組成が連続的に変化しているシリコン・ゲルマニウム(以下、SiGeとする)層(以下、組成変調SiGe層と称する)2が積層されている。
この「Ge組成が連続的に変化する」とは、シリコン基板1側が0%で、シリコン基板1と反対側が所望の濃度に形成されていることをいう。
【0004】
そして、この組成変調SiGe層2上に、Ge組成が一定の緩和SiGe層(以下、緩和SiGe層と称する)3及び歪みSi層4が順次形成されている。ここで、前記の「緩和」とは、SiGe層内に歪みが残留しておらず、その格子定数がSiとGeの原子半径の違いおよびその組成から決定される本来の格子定数に等しいことを意味する。
尚、歪みSi層4の格子定数を1%程度伸ばすために、緩和SiGe層3のGe組成は、Si1−xGexとした場合、X=0.25〜0.3程度が用いられている。
【0005】
この構造の半導体基板では、貫通転位5は組成変調SiGe層2に閉じ込められ、緩和SiGe層3には貫通転位5が入らないとされている。
しかしながら、前記半導体基板にあっても、実際には緩和SiGe層3にまで貫通転位5が伝播し、さらにこの貫通転位5は歪みSi層4にまで達することがある。このため、この貫通転位5により歪みSi層4の信頼性が低下し、歪みSi層4に素子を形成しても、期待通りの電気的特性を得ることが困難であるという問題点があった。尚、組成変調SiGe層2をなくし、シリコン基板1上に直接緩和SiGe層3を形成すると、貫通転位5の密度が著しく増加し、歪みSi層4の信頼性は著しく低下する。その結果、歪みSi層4に素子を形成しても、期待通りの電気的特性を得ることが非常に困難である。
【0006】
かかる問題を解決するために、例えば、特開2002−343880号公報(特許文献1)に記載されているように、SiGe層の一部の領域において、その層内の一部に、SiGe層内で電気的に中性の元素の導入に伴う欠陥層を有し、該欠陥層下では歪みを内包し、かつ該欠陥層上では歪みが緩和されてなることを特徴とする半導体基板が提案されている。
【0007】
また、特開2003−7615号公報(特許文献2)に記載されているように、SiGe層を形成する前に、シリコン基板の表面にイオン注入領域を形成し、その後、SiGe層を形成する半導体基板が提案されている。
【0008】
【特許文献1】
特開2002−343880号公報(特許請求の範囲、請求項1)
【0009】
【特許文献2】
特開2003−7615号公報(特許請求の範囲、請求項1、請求項10、段落0028)
【0010】
【発明が解決しようとする課題】
ところで、前記した特許文献1の半導体基板にあっては、従来の欠陥層を形成しない半導体基板と比べると、貫通転位の密度は減少するものの、該欠陥層下には歪みを内包したSiGe層が存在するため、欠陥の密度が小さい場合には、貫通転位が伝播し、かなりの密度で貫通転位が歪みSi層にまで達するという問題がある。さらに、デバイス・プロセスにおける熱処理で生じる応力により、歪みを内包したSiGe層に新たに貫通転位が発生し、歪みSi層にまで達するという問題点もある。
また、前記した特許文献2の半導体基板にあっては、従来の欠陥層を形成しない半導体基板と比べると、貫通転位の密度は減少するものの、シリコン基板の表面にイオン注入領域(欠陥層)が形成されているため、特許文献1の場合と同様に、かなりの密度で貫通転位が歪みSi層にまで達するという問題がある。さらに、シリコン基板の表面に該欠陥層が形成されているため、その後のエピタキシャル成長において、固有の欠陥、例えば積層欠陥が形成される問題もある。
以上説明したように、特許文献1及び特許文献2に示された技術であっても、貫通転位を所定の密度まで減少させることができなかった。
【0011】
また、歪みが十分緩和され、貫通転位密度をおおよそ105個/cm2以下にするためには、例えば、図5に示した従来の半導体基板にあっては組成変調SiGe層2を2μm、緩和SiGe層3を1μm程度エピタキシャル成長させる必要がある。また、特許文献2の技術にあっても、歪みを十分緩和するため、第1のSiGe層を1.5μm、第2のSiGe層を0.75μmと、膜厚さを厚くすることが示されている。
この場合、緩和SiGe層3の表面粗さは二乗平均根で数nmの凸凹となるため、厚さ10〜数10nmの歪みSi層4を積層するためには、事前に化学機械研磨(以下、CMPと称する)を行って平坦にする必要がある。
更に、μmオーダーの膜厚を必要とすることは、SiGe層のエピタキシャル成長速度が数100nm/min以下であることから、生産効率上好ましいものではなかった。
【0012】
本発明は、上記事情に鑑みてなされたものであり、歪みSi層が形成されるSiGe層表面の貫通転位の密度を極力少なくすることにより、高品質の歪みSi層を有する半導体基板およびその半導体基板の製造方法を提供することを目的になされたものである。また、SiGe層を極力薄くし、生産効率を向上させることのできる半導体基板およびその半導体基板の製造方法を提供することを目的になされたものである。
【0013】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる半導体基板は、シリコン基板上に、SiGe層が積層された半導体基板において、シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成されていることを特徴としている。
【0014】
このように、シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成されているため、形成されたSiGe層は緩和が促進される。その結果、前記した結晶欠陥領域または構造領域を有していない場合と比較して、SiGe層の厚さを薄くすることが可能である。
また、一旦形成された転位は移動することが可能なため、転位が集中しやすい領域が形成されていればそこに局在することになる。このため、より上側の層であるSiGe層への転位の伝播を抑制でき、ひいては貫通転位の密度をより減少させることができる。
更に、前記したようにSiGe層の厚さを薄くすることができるため、その表面粗さを小さくできる。その結果、表面平坦化のためのCMPも不要となり、生産性向上およびコストを削減することができる。
【0015】
ここで、前記SiGe層上に、歪みSi層が積層されていることが望ましく、前記SiGe層におけるGe組成が一定であっても良い。
このように、シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成され、SiGe層の歪み緩和が促進され、かつ貫通転位の密度をより減少させることができる。そのため、従来のように複数のSiGe層を設け、その上に歪みSi層を積層する必要もなくなる。
【0016】
なお、前記SiGe層を二層とし、Ge組成が一定であるSiGe層の上にGe組成が一定で別の第二のSiGe層を積層しても良く、またシリコン基板の上に形成したSiGe層のGe組成が変化し、その上に積層した第二のSiGe層のGe組成が一定となるように構成しても良い。
このように、複数のSiGe層を設けることにより、より貫通転位の密度を減少させることができる。
【0017】
また、前記転位を発生あるいは集中し易くするための結晶欠陥領域が、イオン注入によって形成された領域であることが望ましい。
このように、イオン注入することにより、容易にシリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成することができる。なお、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンから選ばれた、少なくとも1つの元素のイオンが用いられる。
【0018】
更に、前記転位を発生あるいは集中し易くするための構造領域が、Siを含有する多孔質、多結晶、アモルファス(非晶質)層のいずれかよって形成された領域であっても、前記した結晶欠陥領域の場合と同様な効果を得ることができる。
【0019】
また、上記目的を達成するためになされた本発明にかかる半導体基板の製造方法は、前記シリコン基板上にSiGe層をエピタキシャル成長させた後、前記シリコン基板とSiGe層との界面にイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成することを特徴としている。
この製造方法によれば、前記した本発明にかかる半導体基板を容易に製造することができる。なお、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンから選ばれた、少なくとも1つの元素のイオンであることが望ましい。
【0020】
ここで、前記SiGe層はGe組成が一定なSiGe層であり、前記結晶欠陥領域形成後、前記SiGe層に歪みSi層を積層することが望ましい。
また、前記SiGe層は、Ge組成が一定であるSiGe層であり、前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成した後、前記SiGe層上にGe組成が一定で別の第二のSiGe層を積層しても良い。
また、前記SiGe層は、Ge組成が変化するSiGe層であり、前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成した後、前記SiGe層上にGe組成が一定な第二のSiGe層を積層しても良い。
【0021】
【発明の実施の形態】
本発明にかかる半導体基板の一実施形態について、図1乃至図4に基づいて説明する。
図1に示すように、この半導体基板はシリコン基板1上に、組成変調SiGe層2が積層されている。また、前記SiGe層2上に、緩和SiGe層3が積層されている。更に、シリコン基板1と組成変調SiGe層2との界面Aに、転位を発生あるいは集中し易くするための結晶欠陥領域6あるいは構造領域6aが形成されている。
ここで、前記組成変調SiGe層2は、Ge組成が連続的に変化し、Ge濃度がシリコン基板1側で0%、緩和SiGe層3側が30%である。
【0022】
前記結晶欠陥領域6は、シリコン基板とSiGe層との界面に、イオン注入によって形成することができる。なお、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンが用いられる。
【0023】
また、構造領域6aは、Siを含有する多孔質、多結晶、アモルファス(非晶質)層のいずれかによって形成することができる。単結晶Siと比較して前記の各層は変形しやすいため、SiGe層との界面に転位を発生または集中しやすくすることができる。尚、この構造領域は、例えば特許第2608351号、特許第3171903号等に示される公知の技術を適用することで、形成することができる。
【0024】
また、前記した組成変調SiGe層2の膜厚は、200〜1000nm、緩和SiGe層3の膜厚は、100〜500nm、結晶欠陥領域6あるいは構造領域6aの厚さは、10〜100nmに形成されている。
【0025】
このように、シリコン基板1と組成変調SiGe層2の間に、転位を発生または集中しやすくするための結晶欠陥領域6または構造領域6aを有しているため、発生した転位は捕捉あるいは終端され、その上にエピタキシャル成長させる組成変調SiGe層2の緩和が促進される。その結果、結晶欠陥領域6または構造領域6aを有していない場合と比較して、組成変調SiGe層2の厚さを薄くすることができ、貫通転位5の密度も小さくすることができる。
【0026】
因みに、貫通転位5の密度をおおよそ105個/cm2以下にするためには、結晶欠陥領域6または構造領域6aを有していない場合には、組成変調SiGe層2を2μm程度、緩和SiGe層3を1μm程度エピタキシャル成長させる必要がある。
これに対して、この実施形態の場合にあっては、組成変調SiGe層2の厚さが700nm、緩和SiGe層3を300nm程度エピタキシャル成長させることによって貫通転位5の密度をおおよそ105個/cm2以下にすることができる。
【0027】
また、一旦形成された転位は移動することが可能なため、転位が集中しやすい領域を形成すればそこに局在することになる。このため、より上側の層への転位の伝播を抑制でき、貫通転位5の密度を減少させることができる。
更に、前記したように組成変調SiGe層2の厚さを薄くすることができるため、緩和SiGe層3を含めた全体のSiGe層の厚さを薄くすることができ、その表面粗さが小さくなる。その結果、表面平坦化のためのCMPも不要となり、生産性向上およびコストの削減が可能となる。
【0028】
また、緩和SiGe層3の上には、図2に示すように、歪みSi層4が積層されている。このように、シリコン基板1と組成変調SiGe層2との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域6あるいは構造領域6aが形成されているため、キャリア移動度の向上に十分な引っ張り歪みを有し、かつ低貫通転位密度の半導体基板を、低コストで製造することできる。
【0029】
なお、上記実施形態にあっては、組成変調SiGe層2及び緩和SiGe層3が設けられた半導体基板を例とって説明したが、図3に示すように、組成変調SiGe層2省略し、緩和SiGe層3のみの構成としても良い。
このように結晶欠陥領域6または構造領域6aに直接、緩和SiGe層3を形成しても、結晶欠陥領域6または構造領域6aを有していない場合と比較して、貫通転位5の密度をより減少させることができる。
【0030】
次に、この実施形態にかかる半導体基板の製造方法について、図2に基づいてその概略を説明すると、まず、前記シリコン基板上に組成変調SiGe層2をエピタキシャル成長させる。その後、前記シリコン基板1と組成変調SiGe層2との界面にイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域6を形成する。
このとき、前記イオン注入されるイオンは、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンが用いられる。またイオン注入に際して、加速電圧をシリコン基板1と組成変調SiGe層2の界面にイオン濃度分布のピークが来るよう制御する。これにより、転位を発生または集中しやすくするための結晶欠陥領域6を、シリコン基板1と組成変調SiGe層2の間に作成することができる。
その後、Ge組成の一定なSiGe層である緩和SiGe層3を積層し、更に、緩和SiGe層3に歪みSi層4を積層する。
【0031】
尚、前記したように、組成変調SiGe層2をエピタキシャル成長させることなく、Ge組成の一定なSiGe層である緩和SiGe層3をシリコン基板1上に積層し、その後、前記シリコン基板1とSiGe層3との界面にイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成しても良い。この場合、結晶欠陥領域形成後、緩和SiGe層3に歪みSi層を積層することになる。
【0032】
【実施例】
次に、図4に基づいて実施例について説明する。
まず、シリコン基板1上に、Ge組成が一定のSiGe層3aを、臨界膜厚以下までエピタキシャル成長させる(図4(a)参照)。
このとき、例えば、SiとGeの組成比をそれぞれ0.7と0.3とした場合、SiGe層3aの臨界膜厚は約60nmである。なお、「臨界膜厚」とは、無歪み状態の結晶上に、格子定数の異なる別の結晶材料をヘテロ・エピタキシャル成長させた場合に、転位が生ずることなく成長が可能な最大の膜厚を意味している。
したがって、SiGe層3aは臨界膜厚以下であるため、このSiGe層3a形成時には、転位は生じない。
【0033】
次に、シリコン基板1とSiGe層3aの界面に、例えば加速電圧15〜20KeV、ドーズ量1×1015〜3×1017/cm2の条件にて、SiGe層3a側から水素イオンを注入する(図4(b)参照)。なお、水素イオンの代わりに、不活性元素のイオンを注入しても良い。なお、水素イオンや不活性元素のイオンを用いるのは、これらのイオンが結晶欠陥の形成に有効なためである。
【0034】
この後、400〜600℃程度の熱処理を行い、前記界面付近に結晶欠陥領域6を形成する(図4(c)参照)。なお、この熱処理工程は、必ずしも必要ではなく、後記するSiGe層3bをエピタキシャル成長させる際の熱を利用しても良い。
更に、SiGe層3aの上に、同組成のSiGe層3bを50〜200nmエピタキシャル成長させる。このとき、臨界膜厚を超えると貫通転位がシリコン基板1に生じるが、シリコン基板1と緩和SiGe層3の間の前記結晶欠陥領域6に転位が集中する。その結果、緩和SiGe層3に達する貫通転位は大幅に減少し、かつ緩和SiGe層3は十分緩和される(図4(d)参照)。
【0035】
以上のように、本発明によれば、貫通転位の密度が十分に小さい緩和SiGe層3を得ることができるので、その上に形成される歪みSi層4は、キャリア移動度を向上させるのに十分な引っ張り歪みを持ち、かつ貫通転位の密度を十分小さくすることができる。
また、膜厚が減少することにより、SiGe層表面の粗さが減少するため、CMPが不要となる。これらのことから、品質かつ生産性が大幅に向上する。なお必要に応じて、歪みSi層4を形成する前に、緩和SiGe層3表面の平坦化のため、CMPを実施しても良い。
【0036】
なお,本発明は上述の実施例に限定されるものではなく、SiGe層3aの厚さはその組成における臨界膜厚以下であればよい。また、その上にエピタキシャル成長させるSiGe層3bの厚さも、所望の貫通転位の密度に応じて変更してよい。
また、実施例1のSiGe層3aを組成変調SiGe層の一部とし、イオン注入、熱処理を経て結晶欠陥形成後、残りの組成変調SiGe層、緩和SiGe層、歪みSiを順次形成しても良い。
更に、本発明はシリコン基板を、シリコン基板上に絶縁層,Si層を順次積層したSOI(Silicon on Insulator)基板としても良い。この場合には、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域は、前記Si層とその上に積層するSiGe層の間に設ければ良い。また、SOI基板はSIMOX法、貼り合わせ法いずれの製造方法で作成された基板であっても良い。これにより、SOI基板が持つ利点と歪みSiが持つ利点の両方を併せ持つ半導体基板が作成できる。
【0037】
【発明の効果】
本発明によれば、歪みSi層が形成されるSiGe層表面の貫通転位密度を極力少なくすることにより、高品質の歪みSi層を有する半導体基板およびその半導体基板の製造方法を得ることができる。また、SiGe層を極力薄くし、生産効率を向上させることのできる半導体基板およびその半導体基板の製造方法を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明にかかる半導体基板の一実施形態を示す概念断面図である。
【図2】図2は、図1に示した基板に歪みSi層を積層した半導体基板の概念断面図である。
【図3】図3は、組成変調SiGe層が省略された半導体基板の概念断面図である。
【図4】図4は、実施例の製造工程を示す工程フロー図である。
【図5】図5は、従来の歪みSi層を有する半導体基板の概念断面図である。
【符号の説明】
1 シリコン基板
2 組成変調SiGe層
3、3a、3b 緩和SiGe層
4 歪みSi層
5 貫通転位(転位)
6 結晶欠陥領域
6a 構造領域
A 界面
Claims (11)
- シリコン基板上に、SiGe層が積層された半導体基板において、
シリコン基板とSiGe層との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域あるいは構造領域が形成されていることを特徴とする半導体基板。 - 前記SiGe層上に、歪みSi層が積層されていることを特徴とする請求項1に記載された半導体基板。
- 前記SiGe層におけるGe組成が一定であることを特徴とする請求項1乃至請求項2のいずれかに記載された半導体基板。
- 前記SiGe層は二層であり、Ge組成が一定であるSiGe層の上にGe組成が一定で別の第二のSiGe層が積層されていることを特徴とする請求項1乃至請求項2のいずれかに記載された半導体基板。
- シリコン基板の上に形成したSiGe層はGe組成が変化し、その上に積層した第二のSiGe層はGe組成が一定であることを特徴とする請求項1乃至請求項2のいずれかに記載された半導体基板。
- 前記転位を発生あるいは集中し易くするための結晶欠陥領域が、水素元素および不活性元素であるアルゴン、ヘリウム、ネオンから選ばれた、少なくとも1つの元素のイオン注入によって形成された領域であることを特徴とする請求項1乃至請求項5のいずれかに記載された半導体基板。
- 前記転位を発生あるいは集中し易くするための構造領域が、Siを含有する多孔質、多結晶、アモルファス(非晶質)層のいずれかよって形成された領域であることを特徴とする請求項1乃至請求項5のいずれかに記載された半導体基板。
- シリコン基板上にSiGe層をエピタキシャル成長させる半導体基板の製造方法において、
前記シリコン基板上にSiGe層をエピタキシャル成長させた後、
前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成することを特徴とする半導体基板の製造方法。 - 前記SiGe層はGe組成が一定なSiGe層であり、前記結晶欠陥領域形成後、前記SiGe層に歪みSi層を積層することを特徴とする請求項8に記載された半導体基板の製造方法。
- 前記SiGe層は、Ge組成が一定であるSiGe層であり、前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成した後、前記SiGe層上にGe組成が一定で別の第二のSiGe層を積層したことを特徴とする請求項8乃至請求項9のいずれかに記載された半導体基板の製造方法。
- 前記SiGe層は、Ge組成が変化するSiGe層であり、前記シリコン基板とSiGe層との界面に水素元素および不活性元素であるアルゴン、ヘリウム、ネオンなどから選ばれた、少なくとも1つの元素のイオンを注入し、前記界面を中心とした一定範囲内に、転位を発生あるいは集中し易くするための結晶欠陥領域を形成した後、前記SiGe層上にGe組成が一定な第二のSiGe層を積層したことを特徴とする請求項8乃至請求項9のいずれかに記載された半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137159A JP2004342819A (ja) | 2003-05-15 | 2003-05-15 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137159A JP2004342819A (ja) | 2003-05-15 | 2003-05-15 | 半導体基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004342819A true JP2004342819A (ja) | 2004-12-02 |
Family
ID=33526893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003137159A Pending JP2004342819A (ja) | 2003-05-15 | 2003-05-15 | 半導体基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004342819A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109447A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
JP2006269999A (ja) * | 2005-03-25 | 2006-10-05 | Sumco Corp | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 |
JP2006270051A (ja) * | 2005-02-28 | 2006-10-05 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007507896A (ja) * | 2003-10-02 | 2007-03-29 | フリースケール セミコンダクター インコーポレイテッド | 格子定数の異なる材料を用いる半導体構造及び同構造の形成方法 |
JP2010282991A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | 半導体装置 |
JP2011044648A (ja) * | 2009-08-24 | 2011-03-03 | Sharp Corp | 窒化物半導体レーザ素子およびその製造方法 |
US7977221B2 (en) | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
JP2017112338A (ja) * | 2015-12-18 | 2017-06-22 | 株式会社Sumco | シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ |
JP2018129514A (ja) * | 2012-12-31 | 2018-08-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 半径方向の拡張により歪が低減されたヘテロ構造を準備するプロセスおよび装置 |
-
2003
- 2003-05-15 JP JP2003137159A patent/JP2004342819A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109447A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
JP4730877B2 (ja) * | 2003-09-30 | 2011-07-20 | シャープ株式会社 | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
JP2007507896A (ja) * | 2003-10-02 | 2007-03-29 | フリースケール セミコンダクター インコーポレイテッド | 格子定数の異なる材料を用いる半導体構造及び同構造の形成方法 |
JP2006270051A (ja) * | 2005-02-28 | 2006-10-05 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2006269999A (ja) * | 2005-03-25 | 2006-10-05 | Sumco Corp | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 |
US7977221B2 (en) | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
JP2010282991A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | 半導体装置 |
JP2011044648A (ja) * | 2009-08-24 | 2011-03-03 | Sharp Corp | 窒化物半導体レーザ素子およびその製造方法 |
JP2018129514A (ja) * | 2012-12-31 | 2018-08-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 半径方向の拡張により歪が低減されたヘテロ構造を準備するプロセスおよび装置 |
US10361097B2 (en) | 2012-12-31 | 2019-07-23 | Globalwafers Co., Ltd. | Apparatus for stressing semiconductor substrates |
US11276582B2 (en) | 2012-12-31 | 2022-03-15 | Globalwafers Co., Ltd. | Apparatus for stressing semiconductor substrates |
US11276583B2 (en) | 2012-12-31 | 2022-03-15 | Globalwafers Co., Ltd. | Apparatus for stressing semiconductor substrates |
US11282715B2 (en) | 2012-12-31 | 2022-03-22 | Globalwafers Co., Ltd. | Apparatus for stressing semiconductor substrates |
US11764071B2 (en) | 2012-12-31 | 2023-09-19 | Globalwafers Co., Ltd. | Apparatus for stressing semiconductor substrates |
JP2017112338A (ja) * | 2015-12-18 | 2017-06-22 | 株式会社Sumco | シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283895B (en) | Strained silicon-on-insulator (SSOI) and method to form same | |
JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
US6992025B2 (en) | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation | |
JP4582487B2 (ja) | SiGeオンインシュレータ基板材料 | |
JP4197651B2 (ja) | 歪みSi系層を製作する方法 | |
JP3870188B2 (ja) | ストレインド・シリコンの領域をウェーハ内に形成する方法 | |
JP2004507084A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
JP2003273017A (ja) | 緩和SiGe基板の製造方法 | |
JP2005277420A (ja) | テンシル歪み有する局所「Silicon―On―Nothing」ウエーハもしくは「Silicon―On―Insulator」を形成する方法 | |
JP2004014856A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2012518290A (ja) | 半導体材料の薄層の形成 | |
US7338886B2 (en) | Implantation-less approach to fabricating strained semiconductor on isolation wafers | |
TWI234811B (en) | Manufacturing method for semiconductor substrate, semiconductor substrate and semiconductor device | |
JP2003249641A (ja) | 半導体基板、その製造方法及び半導体装置 | |
JP2004342819A (ja) | 半導体基板およびその製造方法 | |
JP4296726B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 | |
US20030077882A1 (en) | Method of forming strained-silicon wafer for mobility-enhanced MOSFET device | |
JPH10326883A (ja) | 基板及びその作製方法 | |
JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
JP4289864B2 (ja) | 半導体装置及び半導体装置製造方法 | |
JP3933405B2 (ja) | 半導体基板、半導体装置及びそれらの製造方法 | |
JP2004055943A (ja) | 半導体装置とその製造方法 | |
JPH10200079A (ja) | 半導体部材の製造方法および半導体部材 | |
JP2004303766A (ja) | 半導体装置の製造方法 | |
JPH10326882A (ja) | 半導体基板及びその作製方法 |