TW201320191A - 熱處理方法 - Google Patents

熱處理方法 Download PDF

Info

Publication number
TW201320191A
TW201320191A TW101130541A TW101130541A TW201320191A TW 201320191 A TW201320191 A TW 201320191A TW 101130541 A TW101130541 A TW 101130541A TW 101130541 A TW101130541 A TW 101130541A TW 201320191 A TW201320191 A TW 201320191A
Authority
TW
Taiwan
Prior art keywords
temperature
heat treatment
semiconductor wafer
dielectric constant
high dielectric
Prior art date
Application number
TW101130541A
Other languages
English (en)
Other versions
TWI467661B (zh
Inventor
Kazuhiko Fuse
Shinichi Kato
Original Assignee
Dainippon Screen Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Mfg filed Critical Dainippon Screen Mfg
Publication of TW201320191A publication Critical patent/TW201320191A/zh
Application granted granted Critical
Publication of TWI467661B publication Critical patent/TWI467661B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

本發明提供一種可抑制矽鍺層之鬆弛，並且可促進高介電係數膜之結晶化之熱處理方法。於半導體晶圓上形成以高濃度之矽鍺夾持鍺濃度為相對較低濃度之矽鍺之兩側的矽鍺層。於該低濃度之矽鍺上隔著二氧化矽膜而形成高介電係數膜。自閃光燈對該半導體晶圓進行第1照射而使其表面溫度於3毫秒以上且1秒以下自預加熱溫度T1升溫至目標溫度T2為止。繼而，自閃光燈進行第2照射而使半導體晶圓之表面溫度於自目標溫度T2起±25℃以內之範圍內維持3毫秒以上且1秒以下。藉此，可抑制矽鍺層之應變之緩和，並且可促進高介電係數膜之結晶化。

Description

熱處理方法
本發明係關於一種對於矽鍺層形成有高介電係數膜之半導體晶圓等基板進行加熱而促進高介電係數膜之結晶化之熱處理方法。
自先前以來，作為場效電晶體(FET，Field-effect Transistor)之閘極絕緣膜，通常使用二氧化矽(SiO2)，但伴隨元件之微細化而使閘極絕緣膜變得越來越薄，隨之漏電流之增大成為問題。因此，例如，如專利文獻1所揭示般，正在進行使用介電係數高於二氧化矽之材料(高介電係數材料)作為閘極絕緣膜，並且將金屬用於閘極電極之金屬閘極電極之開發。
又，亦研究於採用使用此種高介電係數材料之高介電係數膜(High-k膜)之情形時，藉由形成具有濃度差之矽鍺層對源極、汲極施加應力，而流過較多之電流。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-77421號公報
然而，當對於矽鍺層上形成有高介電係數膜之半導體晶圓進行熱處理時會產生如下之問題。高介電係數膜係藉由MOCVD(Metal Organic Chemical Vapor Deposition，金屬 有機化學氣相沈積)等方法使高介電係數材料沈積而形成。由於沈積狀態下之高介電係數膜之結晶性較低，因此需要以1000℃以上對其進行退火而促進結晶化。
然而，若將基層之矽鍺加熱至1000℃以上，則會產生不同濃度之矽鍺間之應變緩和而弱化對源極、汲極施加應力之功能之問題。
本發明係鑒於上述問題而完成者，其目的在於提供一種可抑制矽鍺層之鬆弛，並且可促進高介電係數膜之結晶化之熱處理方法。
為了解決上述問題，技術方案1之發明係一種熱處理方法，其係加熱於矽鍺層形成有高介電係數膜之基板而促進上述高介電係數膜之結晶化者，其特徵在於包括：基層形成步驟，於基板上形成以較第1鍺濃度為更高濃度之第2鍺濃度之矽鍺夾持上述第1鍺濃度之矽鍺兩側的矽鍺層；高介電係數膜形成步驟，於上述第1鍺濃度之矽鍺上形成二氧化矽膜，並於該二氧化矽膜上形成高介電係數膜；預加熱步驟，將形成有上述高介電係數膜之上述基板加熱至特定之預加熱溫度；升溫步驟，藉由對上述基板照射光而使上述基板之表面溫度於3毫秒以上且1秒以下自上述預加熱溫度升溫至目標溫度為止；及溫度維持步驟，藉由於上述升溫步驟後對上述基板照射光而使上述基板之表面溫度於自上述目標溫度起±25℃以內之範圍內維持3毫秒以上且1秒以下。
又，技術方案2之發明係如技術方案1之發明之熱處理方法，其特徵在於上述預加熱溫度係600℃以上且900℃以下，上述目標溫度係1000℃以上且1200℃以下。
又，技術方案3之發明係如技術方案1之發明之熱處理方法，其特徵在於於上述升溫步驟及上述溫度維持步驟中，自閃光燈對上述基板照射閃光。
又，技術方案4之發明係如技術方案3之發明之熱處理方法，其特徵在於上述升溫步驟及上述溫度維持步驟中，藉由利用開關元件使自電容器(condenser)向上述閃光燈之電荷供給斷續進行，而對上述閃光燈之發光輸出進行控制。
又，技術方案5之發明係如技術方案4之發明之熱處理方法，其特徵在於藉由對上述開關元件之閘極施加複數個脈衝而使自上述電容器向上述閃光燈之電荷供給斷續進行。
又，技術方案6之發明係如技術方案5之發明之熱處理方法，其特徵在於上述開關元件係絕緣閘極雙極電晶體(Insulated Gate bipolar transistor)。
又，技術方案7之發明係如技術方案1至6中任一項之發明之熱處理方法，其特徵在於進而包括：閘極電極形成步驟，於上述高介電係數膜上，形成包含選自由鈦、鋯、鉿、釩、鈮、鉭、鉬、及鎢所組成之群中之1種以上金屬的閘極電極。
又，技術方案8之發明係如技術方案7之發明之熱處理方法，其特徵在於上述高介電係數膜係包含選自由TiN、ZrN、HfN、VN、NbN、TaN、MoN、WN、TiSiN、 HfSiN、VSiN、NbSiN、TaSiN、MoSiN、WSiN、HfAlN、VAlN、NbAlN、TaAlN、MoAlN、及WAlN所組成之群中之1種以上。
根據技術方案1至8之發明，藉由於加熱形成有高介電係數膜之基板至特定之預加熱溫度之後，對該基板照射光而使基板之表面溫度於3毫秒以上且1秒以下自預加熱溫度升溫至目標溫度為止，進而藉由照射光而使基板之表面溫度於自目標溫度起±25℃以內之範圍內維持3毫秒以上且1秒以下，因此基板之表面溫度成為於目標溫度附近維持固定時間，從而可抑制矽鍺層之鬆弛，並且可促進高介電係數膜之結晶化。
尤其，根據技術方案4之發明，藉由利用開關元件使自電容器向閃光燈之電荷供給斷續進行而對閃光燈之發光輸出進行控制，因此可將基板之表面溫度穩定地維持於目標溫度附近。
以下，一面參照圖式一面詳細地說明本發明之實施形態。
圖1係表示用以實施本發明之熱處理方法之熱處理裝置1之構成之縱剖面圖。本實施形態之熱處理裝置1係藉由對作為基板之300 mm之圓板形狀的半導體晶圓W進行閃光照射而加熱該半導體晶圓W之閃光燈退火裝置。雖詳細情況下文敍述，但於搬入熱處理裝置1之前之半導體晶圓W 形成有高介電係數膜，藉由利用熱處理裝置1進行之加熱處理而促進該高介電係數膜之結晶化。
熱處理裝置1包含：腔室6，其收容半導體晶圓W；閃光加熱部5，其內置有複數個閃光燈FL；鹵素加熱部4，其內置有複數個鹵素燈HL；及快門機構2。於腔室6之上側設置有閃光加熱部5，並且於下側設置有鹵素加熱部4。又，熱處理裝置1於腔室6之內部包含：保持部7，其以水平姿勢保持半導體晶圓W；及移載機構10，其於保持部7與裝置外部之間進行半導體晶圓W之交接。進而，熱處理裝置1包含控制部3，其對快門機構2、鹵素加熱部4、閃光加熱部5及設置於腔室6之各動作機構進行控制而使半導體晶圓W之熱處理得以執行。
腔室6係於筒狀之腔室側部61之上下安裝石英制之腔室窗而構成。腔室側部61具有上下開口之大致筒形狀，於上側開口安裝上側腔室窗63而封閉，於下側開口安裝下側腔室窗64而封閉。構成腔室6之頂部之上側腔室窗63係由石英形成之圓板形狀構件，且發揮作為使自閃光加熱部5出射之閃光透過至腔室6內之石英窗之功能。又，構成腔室6之底板部之下側腔室窗64亦為由石英形成之圓板形狀構件，且發揮作為使來自鹵素加熱部4之光透過至腔室6內之石英窗之功能。
又，於腔室側部61之內側之壁面上部安裝有反射環68，於下部安裝有反射環69。反射環68、69均形成為圓環狀。上側之反射環68係藉由自腔室側部61之上側嵌入而安裝。 另一方面，下側之反射環69係藉由自腔室側部61之下側嵌入而並以省略圖示之螺絲固定而安裝。即，反射環68、69均為裝卸自如地安裝於腔室側部61者。腔室6之內側空間、即由上側腔室窗63、下側腔室窗64、腔室側部61及反射環68、69所包圍之空間係被規定為熱處理空間65。
藉由於腔室側部61安裝反射環68、69，而於腔室6之內壁面形成凹部62。即，形成由腔室側部61之內壁面中未安裝反射環68、69之中央部分、反射環68之下端面、及反射環69之上端面所包圍之凹部62。凹部62係於腔室6之內壁面沿水平方向形成為圓環狀，並圍繞保持半導體晶圓W之保持部7。
腔室側部61及反射環68、69係由強度與耐熱性優異之金屬材料(例如不鏽鋼)形成。又，反射環68、69之內周面係藉由電解鍍鎳而形成鏡面。
又，於腔室側部61形成設置有用以相對於腔室6進行半導體晶圓W之搬入及搬出之搬送開口部(爐口)66。搬送開口部66係可藉由閘閥185而開閉。搬送開口部66係連通連接於凹部62之外周面。因此，當閘閥185敞開搬送開口部66時，可自搬送開口部66通過凹部62而進行向熱處理空間65之半導體晶圓W之搬入及自熱處理空間65之半導體晶圓W之搬出。又，當閘閥185封閉搬送開口部66時腔室6內之熱處理空間65成為密閉空間。
又，於腔室6之內壁上部形成設置有對熱處理空間65供給處理氣體(本實施形態中為氮氣(N2))之氣體供給孔81。 氣體供給孔81係形成設置於較凹部62靠上側位置，亦可設置於反射環68。氣體供給孔81係經由呈圓環狀地形成於腔室6之側壁內部之緩衝空間82而連通連接於氣體供給管83。氣體供給管83係連接於氮氣供給源85。又，於氣體供給管83之路徑中途介插有閥84。當閥84敞開時，自氮氣供給源85供給氮氣至緩衝空間82。流入緩衝空間82之氮氣係以於流體阻力小於氣體供給孔81之緩衝空間82內擴散之方式流動而自氣體供給孔81供給至熱處理空間65內。
另一方面，於腔室6之內壁下部形成設置有排出熱處理空間65內之氣體的氣體排出孔86。氣體排出孔86係形成設置於較凹部62靠下側位置，亦可設置於反射環69。氣體排出孔86係經由呈圓環狀地形成於腔室6之側壁內部之緩衝空間87而連通連接於氣體排出管88。氣體排出管88係連接於排氣部190。又，於氣體排出管88之路徑中途介插有閥89。當閥89敞開時，熱處理空間65之氣體自氣體排出孔86經由緩衝空間87而向氣體排出管88排出。再者，氣體供給孔81及氣體排出孔86既可沿腔室6之周方向而設置複數個，亦可為狹縫狀者。又，氮氣供給源85及排氣部190既可為設置於熱處理裝置1之機構，亦可為設置有熱處理裝置1之工廠之設備(utility)。
又，於搬送開口部66之前端亦連接有排出熱處理空間65內之氣體的氣體排出管191。氣體排出管191係經由閥192而連接於排氣部190。藉由敞開閥192，而經由搬送開口部66排出腔室6內之氣體。
圖2係表示保持部7之整體外觀之立體圖。又，圖3係自上表面觀察保持部7之平面圖，圖4係自側方觀察保持部7之側視圖。保持部7係包含基台環71、連結部72及晶座(susceptor)74而構成。基台環71、連結部72及晶座74之任一者均由石英形成。即，保持部7之整體係由石英形成。
基台環71係圓環形狀之石英構件。基台環71係藉由載置於凹部62之底面而成為由腔室6之壁面所支撐(參照圖1)。於具有圓環形狀之基台環71之上表面，沿其周方向豎立設置有複數個連結部72(本實施形態中為4個)。連結部72亦為石英之構件，且藉由熔接而固定於基台環71。再者，基台環71之形狀亦可為自圓環形狀缺少一部分之圓弧狀。
平板狀之晶座74係藉由設置於基台環71之4個連結部72而支撐。晶座74係由石英所形成之大致圓形之平板狀構件。晶座74之直徑大於半導體晶圓W之直徑。即，晶座74具有大於半導體晶圓W之平面尺寸。於晶座74之上表面豎立設置有複數個(本實施形態中為5個)導銷76。5個導銷76係沿與晶座74之外周圓為同心圓之周上而設置。配置有5個導銷76之圓之直徑稍大於半導體晶圓W之直徑。各導銷76亦由石英所形成。再者，導銷76既可與晶座74一體地自石英之晶錠加工而得，亦可將另外加工者藉由熔接等安裝於晶座74。
豎立設置於基台環71之4個連結部72與晶座74之周緣部之下表面係藉由熔接而固定。即，晶座74與基台環71係藉由連結部72而固定地連結，從而保持部7成為石英之一體 成形構件。藉由於腔室6壁面支撐此種保持部7之基台環71，而將保持部7安裝於腔室6。於保持部7安裝於腔室6之狀態下，大致圓板形狀之晶座74成為水平姿勢(法線與鉛垂方向一致之姿勢)。搬入腔室6之半導體晶圓W係以水平姿勢載置並保持於安裝於腔室6之保持部7之晶座74上。半導體晶圓W係載置於藉由5個導銷76而形成之圓之內側，藉此防止水平方向之位置偏移。再者，導銷76之個數並不限定於5個，只要為可防止半導體晶圓W之位置偏移之個數即可。
又，如圖2及圖3所示，於晶座74中上下貫通地形成有開口部78及缺口部77。缺口部77係為了穿過使用熱電偶之接觸式溫度計130之探針前端部而設置。另一方面，開口部78係為了使放射溫度計120接收自保持於晶座74之半導體晶圓W之下表面放射之放射光(紅外光)而設置。進而，於晶座74中，穿設有下述之移載機構10之頂起銷12為進行半導體晶圓W之交接而貫通之4個貫通孔79。
圖5係移載機構10之平面圖。又，圖6係移載機構10之側視圖。移載機構10包含2個移載臂11。移載臂11係設為沿著大致圓環狀之凹部62之圓弧形狀。於各個移載臂11豎立設置有2個頂起銷12。各移載臂11係設為可藉由水平移動機構13轉動。水平移動機構13使一對移載臂11於相對於保持部7進行半導體晶圓W之移載的移載動作位置(圖5之實線位置)與俯視下與由保持部7所保持之半導體晶圓W不重合的退避位置(圖5之雙點劃線位置)之間進行水平移動。作為 水平移動機構13，既可為藉由單獨之馬達分別使各移載臂11轉動者，亦可為使用連桿機構而藉由1個馬達使一對移載臂11連動地轉動者。
又，一對移載臂11係藉由升降機構14而與水平移動機構13一同升降移動。當升降機構14使一對移載臂11上升至移載動作位置時，共4個頂起銷12通過穿設於晶座74之貫通孔79(參照圖2、3)，頂起銷12之上端自晶座74之上表面突出。另一方面，當升降機構14使一對移載臂11下降至移載動作位置而自貫通孔79抽出頂起銷12，且水平移動機構13使一對移載臂11以張開之方式移動時，各移載臂11移動至退避位置。一對移載臂11之退避位置係保持部7之基台環71之正上方。由於基台環71係載置於凹部62之底面，因此移載臂11之退避位置成為凹部62之內側。再者，於設置有移載機構10之驅動部(水平移動機構13及升降機構14)之部位附近亦設置有省略圖示之排氣機構，以將移載機構10之驅動部周邊之環境氣體向腔室6之外部排出之方式構成。
返回至圖1，設置於腔室6之上方之閃光加熱部5係於框體51之內側包含光源及反射器52而構成，該光源包含複數個(本實施形態中為30個)氙閃光燈FL，該反射器52係以覆蓋該光源之上方之方式設置。又，於閃光加熱部5之框體51之底部安裝有燈光放射窗53。構成閃光加熱部5之底板部之燈光放射窗53係藉由石英而形成之板狀石英窗。藉由將閃光加熱部5設置於腔室6之上方，燈光放射窗53成為與上側腔室窗63相對向。閃光燈FL自腔室6之上方經由燈光 放射窗53及上側腔室窗63對熱處理空間65照射閃光。
複數個閃光燈FL係分別具有長條之圓筒形狀之棒狀燈，且以各者之長度方向沿著由保持部7所保持之半導體晶圓W之主面(即沿水平方向)而成為相互平行之方式呈平面狀地排列。因此，藉由閃光燈FL之排列而形成之平面亦為水平面。
圖8係表示閃光燈FL之驅動電路之圖。如該圖所示，串列連接有電容器(condenser)93、線圈94、閃光燈FL、及IGBT(Insulated Gate bipolar transistor，絕緣閘極雙極電晶體)96。又，如圖8所示，控制部3包含脈衝產生器31及波形設定部32，並且連接於輸入部33。作為輸入部33，可採用鍵盤、滑鼠、及觸控面板等各種眾所周知之輸入機器。波形設定部32基於來自輸入部33之輸入內容而設定脈衝信號之波形，脈衝產生器31根據該波形產生脈衝信號。
閃光燈FL包含：棒狀之玻璃管(放電管)92，於其內部封入有氙氣且於其兩端部配設有陽極及陰極；及觸發電極91，其附設於該玻璃管92之外周面上。於電容器93，藉由電源單元95而被施加有特定之電壓，且進行與該施加電壓(充電電壓)對應之電荷之充電。又，可自觸發電路97對觸發電極91施加高電壓。觸發電路97對觸發電極91施加電壓之時序係藉由控制部3而控制。
IGBT96係於閘極部組入有MOSFET(Metal Oxide Semiconductor Field effect transistor，金屬氧化物半導體場效電晶體)之雙極電晶體，且為適合處理大電力之開關 元件。自控制部3之脈衝產生器31對IGBT96之閘極施加脈衝信號。當對IGBT96之閘極施加特定值以上之電壓(High(高)電壓)時，IGBT96成為接通狀態，當施加未達特定值之電壓(Low(低)電壓)時，IGBT96成為斷開狀態。如此，包含閃光燈FL之驅動電路係藉由IGBT96而進行接通斷開。藉由IGBT96進行接通斷開而使閃光燈FL與相對應之電容器93之連接斷續。
即便於電容器93充電之狀態下IGBT96成為接通狀態並對玻璃管92之兩端電極施加高電壓，由於氙氣係電性絕緣體，因此於通常之狀態下電無法於玻璃管92內流動。然而，於觸發電路97對觸發電極91施加高電壓而破壞絕緣之情形時，藉由兩端電極間之放電而使電流瞬間於玻璃管92內流動，藉由此時之氙之原子或分子之激發而放出光。
又，圖1之反射器52係於複數個閃光燈FL之上方以覆蓋其等整體之方式設置。反射器52之基本功能係將自複數個閃光燈FL出射之光反射至保持部7側。反射器52係由鋁合金板形成，其表面(面向閃光燈FL之側之面)係藉由噴射處理實施有粗面化加工而呈緞光加工面式樣。
於設置於腔室6之下方之鹵素加熱部4之內部內置有複數個(本實施形態中為40個)鹵素燈HL。複數個鹵素燈HL係自腔室6之下方經由下側腔室窗64而對熱處理空間65進行光照射。圖7係表示複數個鹵素燈HL之配置之平面圖。於本實施形態中，於上下2段各配設有20個鹵素燈HL。各鹵素燈HL係具有長條之圓筒形狀之棒狀燈。上段、下段均 係20個鹵素燈HL以各者之長度方向沿著由保持部7所保持之半導體晶圓W之主面(即沿水平方向)而成為相互平行之方式排列。因此，上段、下段藉由鹵素燈HL之排列而形成之平面均為水平面。
又，如圖7所示，於上段、下段中，較與由保持部7所保持之半導體晶圓W之中央部對向之區域，與周緣部對向之區域中之鹵素燈HL之配設密度均更高。即，於上下段中，與燈排列之中央部相比周緣部之鹵素燈HL之配設間距均更短。因此，於藉由來自鹵素加熱部4之光照射進行加熱時，可對易產生溫度降低之半導體晶圓W之周緣部進行更多光量之照射。
又，包含上段之鹵素燈HL之燈群與包含下段之鹵素燈HL之燈群係以呈格子狀地交叉之方式排列。即，以上段之各鹵素燈HL之長度方向與下段之各鹵素燈HL之長度方向正交之方式配設有共40個鹵素燈HL。
鹵素燈HL係藉由對配設於玻璃管內部之燈絲(filament)通電而使燈絲白熾化並發光的燈絲方式之光源。於玻璃管之內部，封入有於氮氣或氬氣等惰性氣體中微量導入有鹵素元素(碘、溴等)之氣體。藉由導入鹵素元素，可抑制燈絲之折損並可將燈絲之溫度設定為高溫。因此，鹵素燈HL具有與通常之白熾燈泡相比壽命更長且可連續地照射強光之特性。又，由於鹵素燈HL係棒狀燈，因此壽命較長，且藉由沿水平方向配置鹵素燈HL而成為向上方之半導體晶圓W之放射效率優異者。
又，如圖1所示，熱處理裝置1於鹵素加熱部4及腔室6之側方包含快門機構2。快門機構2包含快門板21及滑動驅動機構22。快門板21係由相對於鹵素光不透明之板、例如鈦(Ti)所形成。滑動驅動機構22使快門板21沿水平方向滑動移動，並於鹵素加熱部4與保持部7之間之遮光位置拔插快門板21。當滑動驅動機構22使快門板21前進時，腔室6與鹵素加熱部4之間之遮光位置(圖1之雙點劃線位置)中插入有快門板21，從而遮斷下側腔室窗64與複數個鹵素燈HL。藉此，自複數個鹵素燈HL朝向熱處理空間65之保持部7之光被遮蔽。相反地，當滑動驅動機構22使快門板21後退時，快門板21自腔室6與鹵素加熱部4之間之遮光位置退出而敞開下側腔室窗64之下方。
又，控制部3係對設置於熱處理裝置1之上述各種動作機構進行控制。作為控制部3之硬體之構成與通常之電腦相同。即，控制部3係包含進行各種運算處理之CPU(Central Processing Unit中央處理單元)、記憶基本程式之讀出專用記憶體即ROM(Read Only Memory，唯讀記憶體)、記憶各種資訊之讀寫自如之記憶體即RAM(Random Access Memory，隨機存取記憶體)、及記憶控制用軟體或資料等之磁碟而構成。藉由控制部3之CPU執行特定之處理程式而進行熱處理裝置1之處理。又，如圖8所示，控制部3包含脈衝產生器31及波形設定部32。如此，基於來自輸入部33之輸入內容，波形設定部32設定脈衝信號之波形，脈衝產生器31據此對IGBT96之閘極輸出脈衝信號。藉由該控 制部3及IGBT96構成對閃光燈FL之發光輸出進行控制之發光控制機構。
除上述之構成以外，熱處理裝置1亦包含各種冷卻用構造，以防止於半導體晶圓W之熱處理時因自鹵素燈HL及閃光燈FL產生之熱能量而引起鹵素加熱部4、閃光加熱部5及腔室6之溫度過度上升。例如，於腔室6之壁體設置有水冷管(省略圖示)。又，鹵素加熱部4及閃光加熱部5係設為於內部形成氣體流而排熱之空冷構造。又，亦對上側腔室窗63與燈光放射窗53之間隙供給空氣，從而冷卻閃光加熱部5及上側腔室窗63。
其次，說明於半導體晶圓W形成高介電係數膜並進行熱處理之處理步驟。圖9係表示半導體晶圓W之處理步驟之流程圖。該圖之步驟S4以後為藉由熱處理裝置1執行之處理。
首先，於半導體晶圓W形成矽鍺層(步驟S1)。圖10係說明矽鍺層之形成之圖。於單晶矽(Si)之基材111上藉由熱氧化法等而形成有矽氧化膜112(二氧化矽膜)。使矽鍺(SiGe)113於該矽氧化膜112上成長。矽鍺113之鍺濃度為25%。該矽鍺113係例如藉由磊晶成長而形成即可。鍺濃度25%之矽鍺113於矽氧化膜112上成長至一度到達高度位置H1為止。
於矽鍺113成長至高度位置H1為止之時間點停止磊晶成長。其後，於矽鍺113之一部分區域中，除去較高度位置H2靠上側之部分。然後，使鍺濃度為45%之矽鍺114於該 除去之區域成長。該矽鍺114亦例如藉由磊晶成長而形成即可。鍺濃度45%之矽鍺114成長至到達高度位置H1為止。即，於高度位置H1中，鍺濃度為25%之矽鍺113之上表面與鍺濃度為45%之矽鍺114之上表面形成平坦面。
如此一來，於半導體晶圓W上形成以鍺濃度為45%(第2鍺濃度)之矽鍺114夾持鍺濃度為25%(第1鍺濃度)之矽鍺113之兩側的矽鍺層115。該矽鍺層115成為用以形成下述之閘極電極及閘極絕緣膜之基層。再者，矽鍺113、114各者之鍺濃度並不限定於上述之例，只要矽鍺114之鍺濃度與矽鍺113之鍺濃度相比為高濃度即可。
其次，圖11係用以說明閘極電極及閘極絕緣膜之形成之圖。步驟S1之步驟後，於矽鍺層115中之矽鍺113上形成二氧化矽膜116，進而於該二氧化矽膜116上形成高介電係數膜117(步驟S2)。本實施形態之高介電係數膜117包含選自由TiN、ZrN、HfN、VN、NbN、TaN、MoN、WN、TiSiN、HfSiN、VSiN、NbSiN、TaSiN、MoSiN、WSiN、HfAlN、VAlN、NbAlN、TaAlN、MoAlN、及WAlN所組成之群中之1種以上。二氧化矽膜116係例如藉由熱氧化法而成膜即可，又，高介電係數膜117係例如藉由MOCVD而沈積即可。該等二氧化矽膜116及高介電係數膜117發揮作為閘極絕緣膜之功能。
進而，於高介電係數膜117上形成閘極電極118(步驟S3)。本實施形態之閘極電極118係包含選自由鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉬(Mo)、及鎢(W) 所組成之群中之1種以上金屬的金屬閘極電極。再者，作為閘極電極118，亦可使用多晶矽代替金屬閘極電極。
又，於閘極電極118之兩側方形成有SiN之側壁119。該側壁119既可先於閘極電極118而形成，亦可於閘極電極118之後形成。
步驟S3之前之步驟結束後，將於矽鍺層115上形成有高介電係數膜117及閘極電極118之半導體晶圓W搬入上述熱處理裝置1(步驟S4)。於以下說明之熱處理裝置1之處理步驟係藉由控制部3對熱處理裝置1之各動作機構進行控制而進行。
於熱處理裝置1中，於搬入半導體晶圓W之前，敞開用以供氣之閥84，並且敞開排氣用閥89、192而開始對於腔室6內之供排氣。當閥84敞開時，自氣體供給孔81對熱處理空間65供給氮氣。又，當閥89敞開時，自氣體排出孔86排出腔室6內之氣體。藉此，腔室6內之自熱處理空間65之上部供給之氮氣向下方流動，並自熱處理空間65之下部排出。
又，藉由敞開閥192，亦自搬送開口部66排出腔室6內之氣體。進而，亦藉由省略圖示之排氣機構而排出移載機構10之驅動部周邊之環境氣體。再者，於熱處理裝置1之半導體晶圓W之熱處理時氮氣係連續地供給至熱處理空間65，其供給量係根據處理步驟而進行適當變更。
繼而，閘閥185開啟而敞開搬送開口部66，藉由裝置外部之搬送機器人而經由搬送開口部66將形成有高介電係數 膜117及閘極電極118之半導體晶圓W搬入腔室6內之熱處理空間65。藉由搬送機器人搬入之半導體晶圓W進入至保持部7之正上方位置之後停止。然後，移載機構10之一對移載臂11自退避位置水平移動至移載動作位置並上升，藉此頂起銷12通過貫通孔79而自晶座74之上表面突出從而接收半導體晶圓W。
半導體晶圓W載置於頂起銷12之後，搬送機器人自熱處理空間65退出，並藉由閘閥185封閉搬送開口部66。然後，藉由使一對移載臂11下降，半導體晶圓W自移載機構10交接至保持部7之晶座74而被保持為水平姿勢。半導體晶圓W係將形成有閘極電極118之表面作為上表面而保持於晶座74。又，半導體晶圓W係於晶座74之上表面保持於5個導銷76之內側。下降至晶座74之下方為止之一對移載臂11係藉由水平移動機構13退避至退避位置、即凹部62之內側。
半導體晶圓W載置並保持於保持部7之晶座74之後，鹵素加熱部4之40個鹵素燈HL一同點亮而開始預加熱(輔助加熱)(步驟S5)。自鹵素燈HL出射之鹵素光透過由石英形成之下側腔室窗64及晶座74而自半導體晶圓W之背面照射。藉由接受來自鹵素燈HL之光照射而使半導體晶圓W之溫度上升。再者，由於移載機構10之移載臂11退避至凹部62之內側，因此不會成為對藉由鹵素燈HL進行之加熱之障礙。
圖12係表示半導體晶圓W之表面溫度之變化之圖。半導 體晶圓W搬入並保持於晶座74之後，控制部3於時刻t0使40個鹵素燈HL點亮而藉由鹵素光照射使半導體晶圓W升溫至預加熱溫度T1為止。預加熱溫度T1係600℃以上且900℃以下，於本實施形態中設為800℃。
藉由鹵素燈HL進行預加熱時，半導體晶圓W之溫度係藉由接觸式溫度計130測定。即，內置有熱電偶之接觸式溫度計130經由缺口部77與保持於晶座74之半導體晶圓W之下表面接觸而測定升溫中之晶圓溫度。所測定之半導體晶圓W之溫度係傳送至控制部3。控制部3一面監視藉由來自鹵素燈HL之光照射而升溫之半導體晶圓W之溫度是否達到特定之預加熱溫度T1，一面對鹵素燈HL之輸出進行控制。即，控制部3基於藉由接觸式溫度計130獲得之測定值，以使半導體晶圓W之溫度成為預加熱溫度T1之方式對鹵素燈HL之輸出進行反饋控制。再者，於藉由來自鹵素燈HL之光照射使半導體晶圓W升溫時，未藉由放射溫度計120進行溫度測定。其原因在於，自鹵素燈HL照射之鹵素光會作為干擾光入射至放射溫度計120，而無法準確地進行溫度測定。
半導體晶圓W之溫度達到預加熱溫度T1後，控制部3使半導體晶圓W暫時維持於該預加熱溫度T1。具體而言，於藉由接觸式溫度計130測定之半導體晶圓W之溫度達到預加熱溫度T1之時刻t1控制部3對鹵素燈HL之輸出進行控制從而使半導體晶圓W之溫度維持於大致預加熱溫度T1。
藉由利用此種鹵素燈HL進行預加熱，使半導體晶圓W整 體均勻地升溫至預加熱溫度T1。於藉由鹵素燈HL進行預加熱之階段中，雖存在更易發生散熱之半導體晶圓W之周緣部的溫度低於中央部之傾向，但鹵素加熱部4中之鹵素燈HL之配設密度係與半導體晶圓W之周緣部對向之區域高於與中央部對向之區域。因此，照射於易發生散熱之半導體晶圓W之周緣部之光量變多，從而可使預加熱階段中之半導體晶圓W之面內溫度分佈均勻。進而，由於安裝於腔室側部61之反射環69之內周面係形成鏡面，因此藉由該反射環69之內周面而使朝向半導體晶圓W之周緣部反射之光量變多，從而可使預加熱階段中之半導體晶圓W之面內溫度分佈更加均勻。
其次，於半導體晶圓W之溫度達到預加熱溫度T1並經過特定時間之時刻t2執行藉由自閃光燈FL照射閃光而進行之加熱處理。再者，半導體晶圓W之溫度自室溫到達預加熱溫度T1為止之時間(自時刻t0起至時刻t1為止之時間)及到達預加熱溫度T1後閃光燈FL發光為止之時間(自時刻t1起至時刻t2為止之時間)均為數秒左右。當閃光燈FL進行閃光照射時，預先藉由電源單元95將電荷儲存於電容器93中。然後，於電容器93中儲存有電荷之狀態下，自控制部3之脈衝產生器31對IGBT96之閘極輸出脈衝信號而對IGBT96進行接通斷開驅動。
圖13係表示脈衝信號之波形與流過閃光燈FL之電流的關聯之一例之圖。此處，如圖13(a)所示之矩形波之脈衝信號係自脈衝產生器31輸出。脈衝信號之波形可藉由自輸入部 33輸入依序設定脈衝寬度之時間(接通時間)與脈衝間隔之時間(斷開時間)作為參數的製程參數而規定。當操作人員自輸入部33對控制部3輸入此種製程參數時，控制部3之波形設定部32據此設定如圖13(a)所示之反覆進行接通斷開之脈衝波形。於圖13(a)所示之脈衝波形中，於前段設定脈衝寬度相對較長而間隔較短之複數個脈衝PA，於後段設定脈衝寬度相對較短而間隔較長之複數個脈衝PB。然後，脈衝產生器31根據藉由波形設定部32設定之脈衝波形輸出脈衝信號。其結果為如圖13(a)之波形之脈衝信號施加至IGBT9之閘極，從而IGBT96之接通斷開驅動得以控制。具體而言，輸入至IGBT96之閘極之脈衝信號為接通時IGBT96成為接通狀態，脈衝信號為斷開時IGBT96成為斷開狀態。
又，控制部3與自脈衝產生器31輸出之脈衝信號成為接通之時序同步地控制觸發電路97對觸發電極91施加高電壓(觸發電壓)。於電容器93中儲存有電荷之狀態下將脈衝信號輸入至IGBT96之閘極，且與該信號成為接通之時序同步地對觸發電極91施加高電壓，藉此於脈衝信號為接通時電流必然於玻璃管92內之兩端電極間流動，藉由此時之氙原子或分子之激發而放出光。
自控制部3對IGBT96之閘極輸出圖13(a)之波形之脈衝信號，並且與該脈衝信號成為接通之時序同步地對觸發電極91施加高電壓，藉此如圖13(b)所示之波形之電流於包含閃光燈FL之電路中流動。即，對IGBT96之閘極輸入之脈衝信號為接通時於閃光燈FL之玻璃管92內流動之電流值增 加，為斷開時電流值減少。再者，與各脈衝相對應之各個電流波形係藉由線圈94之常數規定。
如圖13(b)所示之波形之電流流動而使閃光燈FL發光。閃光燈FL之發光輸出與流過閃光燈FL之電流大致成正比。因此，閃光燈FL之發光輸出之輸出波形(分佈)成為如圖14所示之圖案。以如圖14所示之來自閃光燈FL之輸出波形對由保持部7所保持之半導體晶圓W進行光照射。
於不使用IGBT96而使閃光燈FL發光之情形時，儲存於電容器93中之電荷於1次發光中被消耗，來自閃光燈FL之輸出波形成為寬度為大致0.1毫秒至10毫秒之單脈衝。與此相對，於本實施形態中，藉由於電路中連接作為開關元件之IGBT96而對其閘極輸出如圖13(a)所示之脈衝信號，藉由IGBT96使自電容器93向閃光燈FL之電荷供給斷續而對流過閃光燈FL之電流進行控制。其結果為可謂閃光燈FL之發光受到斷續(chopper)控制，儲存於電容器93中之電荷被分割消耗，從而於極其短時間內閃光燈FL反覆進行閃爍。再者，如圖13(b)所示，於電流值完全成為「0」之前將下個脈衝施加至IGBT96之閘極而使電流值再次增加，因此即便於閃光燈FL反覆進行閃爍期間發光輸出亦不會完全成為「0」。
可將圖14所示之光之輸出波形視為進行2階段之光照射者。即，進行包含如下之第1照射與第2照射之2段照射：該第1照射為自閃光燈FL開始發光之時刻t21起至發光輸出成為最大之時刻t22為止，該第2照射為自時刻22起至時刻 t23發光輸出逐漸降低。
更詳細而言，首先脈衝產生器31對IGBT96之閘極斷續地施加相對脈衝寬度較長而間隔較短之複數個脈衝PA，藉此IGBT96反覆進行接通斷開而使電流於包含閃光燈FL之電路中流動。於該階段中，由於將脈衝寬度較長而間隔較短之複數個脈衝PA施加至IGBT96之閘極，因此IGBT96之接通時間長於斷開時間，流過閃光燈FL之電流作為整體概觀成為增大之鋸波形(圖13(b)之前段)。此種波形之電流流動而使閃光燈FL自時刻t21起至時刻t22進行發光輸出增大之第1照射。
其次，脈衝產生器31對IGBT96之閘極斷續地施加脈衝寬度較短而間隔較長之複數個脈衝PB。於該階段中，由於將脈衝寬度較短而間隔較長之複數個脈衝PB施加至IGBT96之閘極，因此與上述相反地IGBT96之接通時間成為短於斷開時間，流過閃光燈FL之電流整體上成為逐漸減少之鋸波形(圖13(b)之後段)。此種波形之電流流動而使閃光燈FL自時刻t22起至時刻t23進行發光輸出逐漸降低之第2照射。
藉由對於半導體晶圓W進行如圖14所示之2階段之光照射，使半導體晶圓W之表面溫度自預加熱溫度T1升溫至目標溫度T2為止，其溫度分佈成為如圖15所示之圖案。更詳細而言，藉由自時刻t21起至時刻t22為止之第1照射而使半導體晶圓W之表面溫度自預加熱溫度T1升溫至目標溫度T2為止(步驟S6)。目標溫度T2為可促進閘極之高介電係數膜 117之結晶化之1000℃以上且1200℃以下，於本實施形態中設為1100℃。藉由第1照射而使半導體晶圓W之表面溫度升溫的自時刻t21起至時刻t22為止之時間係3毫秒以上且1秒以下。
又，藉由自時刻t22起至時刻t23為止之第2照射而使半導體晶圓W之表面溫度維持於自目標溫度T2起±25℃以內之範圍內(步驟S7)。使半導體晶圓W之表面溫度維持於自目標溫度T2起±25℃以內之範圍內的自時刻t22起至時刻t23為止之時間係3毫秒以上且1秒以下。再者，由於圖12之時刻標度為秒，與此相對，圖15之時刻標度為毫秒，因此圖15之t21至t23中任一者於圖12中均為實際上與t2重疊地顯示者。
藉由閃光燈FL進行之第2照射結束時，IGBT96成為斷開狀態而使閃光燈FL之發光停止(步驟S8)，半導體晶圓W之表面溫度自目標溫度T2急速地降溫。返回至圖12，第2照射結束後，於經過特定時間之時刻t3使鹵素燈HL熄滅(步驟S9)。藉此，半導體晶圓W開始自預加熱溫度T1降溫。又，與鹵素燈HL熄滅同時地，快門機構2將快門板21插入鹵素加熱部4與腔室6之間之遮光位置。即便鹵素燈HL熄滅，燈絲或管壁之溫度亦不會立即降低，自暫時高溫之燈絲及管壁會繼續放射輻射熱，其會妨礙半導體晶圓W之降溫。藉由插入快門板21，自剛熄滅後之鹵素燈HL對熱處理空間65放射之輻射熱被遮斷，從而可提高半導體晶圓W之降溫速度。
又，於快門板21插入遮光位置之時間點開始藉由放射溫度計120進行溫度測定。即，放射溫度計120測定自由保持部7所保持之半導體晶圓W之下表面經由晶座74之圓形開口部而放射的紅外光之強度從而測定降溫中之半導體晶圓W之溫度。所測定之半導體晶圓W之溫度係傳遞至控制部3。
雖自剛熄滅後之高溫鹵素燈HL會繼續放射一些放射光，但由於放射溫度計120於快門板21插入遮光位置時進行半導體晶圓W之溫度測定，因此自鹵素燈HL朝向腔室6內之熱處理空間65之放射光被遮斷。因此，放射溫度計120可不受干擾光影響地準確地測定保持於晶座74之半導體晶圓W之溫度。
控制部3監視藉由放射溫度計120測定之半導體晶圓W之溫度是否降溫至特定溫度。然後，當半導體晶圓W之溫度降溫至特定溫度以下之後，藉由移載機構10中之一對移載臂11再次自退避位置水平移動至移載動作位置並上升，而使頂起銷12自晶座74之上表面突出並自晶座74接收熱處理後之半導體晶圓W。繼而，敞開藉由閘閥185而封閉之搬送開口部66，藉由裝置外部之搬送機器人將載置於頂起銷12上之半導體晶圓W搬出(步驟S10)，從而熱處理裝置1中之半導體晶圓W之加熱處理結束。
於本實施形態中，於半導體晶圓W上形成以高濃度矽鍺114夾持鍺濃度相對較低之低濃度矽鍺113之兩側的矽鍺層115。然後，於低濃度之矽鍺113上夾持二氧化矽膜116而 形成高介電係數膜117。
由於低濃度矽鍺113與高濃度矽鍺114係晶格常數不同，因此於矽鍺層115會發生應變。然後，因該應變之緣故於矽鍺層115中產生朝向內側之(自兩側之矽鍺114朝向內側之矽鍺113)應力。於此種應力之作用下電流更易於流過源極、汲極。
另一方面，藉由MOCVD等於相對低溫下沈積之高介電係數膜117之結晶性不高。因此，需要於1000℃以上對高介電係數膜117進行退火而促進結晶化，但若藉由峰值退火(spike anneal)等進行則會使矽鍺層115之應變緩和而使作用之應力降低。
因此，於本實施形態中，將於矽鍺層115形成有高介電係數膜117之半導體晶圓W搬入熱處理裝置1，藉由來自閃光燈FL之閃光照射進行加熱。於閃光照射前，進行預加熱使半導體晶圓W升溫至600℃以上且900℃以下之預加熱溫度T1。將預加熱溫度T1設為900℃以下之原因在於為了防止矽鍺層115之鬆弛。
進行閃光照射時，首先，藉由對IGBT96之閘極斷續地施加脈衝寬度較長而間隔較短之複數個脈衝PA而進行第1照射，使閃光燈FL之發光輸出花費3毫秒以上且1秒以下之時間自零達到最大值。並且，藉由此種第1照射而使半導體晶圓W之表面溫度於3毫秒以上且1秒以下自預加熱溫度T1升溫至目標溫度T2為止(於本實施形態中設為升溫300℃)。
藉由使半導體晶圓W之表面溫度升溫至目標溫度T2，而促進高介電係數膜117之結晶化。又，由於花費3毫秒以上之時間使半導體晶圓W之表面溫度自預加熱溫度T1升溫至目標溫度T2，因此可防止於形成於半導體晶圓W之表面之器件(閘極電極118等)產生製程損傷。又，若該升溫時間長於1秒，則存在矽鍺層115之應變緩和而應力降低之虞。根據此種原因，使將半導體晶圓W之表面溫度自預加熱溫度T1升溫至目標溫度T2為止之升溫時間係設為3毫秒以上且1秒以下。
繼而，半導體晶圓W之表面自預加熱溫度T1升溫至目標溫度T2後，對IGBT96之閘極斷續地施加脈衝寬度較短而間隔較長之複數個脈衝PB，藉此進行使閃光燈FL之發光輸出花費3毫秒以上且1秒以下之時間而自最大值逐漸降低之第2照射。並且，藉由此種第2照射而使半導體晶圓W之表面溫度於自目標溫度T2起±25℃以內之範圍內維持3毫秒以上且1秒以下。
藉由使半導體晶圓W之表面溫度於目標溫度T2附近維持3毫秒以上且1秒以下，而進一步促進高介電係數膜117之結晶化。由於使半導體晶圓W之表面溫度於目標溫度T2附近維持之時間未達1秒，因此可抑制矽鍺層115之鬆弛，並可促進高介電係數膜117之結晶化。若使半導體晶圓W之表面溫度於自目標溫度T2起±25℃以內之範圍內維持之時間未達3毫秒，則存在高介電係數膜117之結晶化不充分之虞。又，若該維持時間超過1秒，則存在矽鍺層115之應變 緩和之虞。根據此種原因，將使半導體晶圓W之表面溫度於自目標溫度T2起±25℃以內之範圍內維持之時間設為3毫秒以上且1秒以下。
又，藉由使半導體晶圓W之表面溫度於目標溫度T2附近維持3毫秒以上且1秒以下，可使高介電係數膜117與二氧化矽膜116之間之界面平坦度提高。進而，由於使半導體晶圓W之表面溫度於目標溫度T2附近維持3毫秒以上，因此可防止因急遽之升降溫引起的結晶中之電子阱之產生。
又，藉由設置溫度維持步驟使半導體晶圓W之表面溫度於自目標溫度T2起±25℃以內之範圍內維持3毫秒以上且1秒以下，與達到目標溫度T2後立即使表面溫度降溫之情形相比，半導體晶圓W之熱傳導等模擬變得容易。其結果為可更準確地分析因加熱處理而產生之諸現象。
以上，說明了本發明之實施形態，但本發明於不脫離其主旨之範圍內除上述情況以外可進行各種變更。例如，於上述實施形態中，藉由第1照射而使半導體晶圓W之表面溫度自預加熱溫度T1升溫至目標溫度T2，繼而藉由第2照射而使表面溫度維持於目標溫度T2附近，但利用該第2照射之維持溫度並不限定於目標溫度T2。例如，於半導體晶圓W之表面溫度達到目標溫度T2之後，空出若干間隔而於表面溫度自目標溫度T2下降50℃~200℃之時間點開始第2照射，並使半導體晶圓W之表面溫度維持於自該降低之溫度(第2目標溫度)起±25℃以內之範圍內。
又，於上述實施形態中，於半導體晶圓W形成有矽鍺 層，但亦可代替其而形成碳化矽(SiC)層。
又，脈衝信號之波形之設定並不限定於自輸入部33逐一輸入脈衝寬度等參數，例如，既可由操作人員自輸入部33直接以圖形(graphical)輸入波形，亦可讀出於以前設定並記憶於磁碟等記憶部中之波形，或亦可自熱處理裝置1之外部下載。
又，於上述實施形態中，與脈衝信號成為接通之時序同步地對觸發電極91施加電壓，但施加觸發電壓之時序並不限定於此，亦可與脈衝信號之波形無關地以固定間隔施加。又，只要脈衝信號之間隔較短，且於藉由某脈衝使流過閃光燈FL之電流的電流值剩餘有特定值以上之狀態下藉由下個脈衝開始通電，則於該情形時可直接使電流於閃光燈FL中繼續流動，因此無需於每個脈衝施加觸發電壓。如上述實施形態之圖13(a)般，於所有脈衝信號之脈衝間隔短於特定值之情形時，亦可僅於施加最初之脈衝時施加觸發電壓，其後即便不施加觸發電壓亦可僅藉由對IGBT96之閘極輸出圖13(a)之脈衝信號而形成如圖13(b)所示之電流波形。即，當脈衝信號成為接通時，只要為電流流過閃光燈FL之時序，則觸發電壓之施加時序為任意。
又，於上述實施形態中，使用IGBT96作為開關元件，但亦可代替其而使用可根據輸入至閘極之信號位準而使電路接通斷開之其他電晶體。然而，由於閃光燈FL之發光會消耗相當大之電力，因此較佳為採用適合大電力之處理之IGBT或GTO(Gate Turn Off，閘控開關)閘流體(thyristor)作 為開關元件。
又，只要可進行來自閃光燈FL之多階段光照射，則亦可為與圖8不同之電路構成。例如，亦可將線圈常數不同之複數個電力供給電路連接於1個閃光燈FL。進而，只要可進行多階段光照射，則作為光源並不限定於閃光燈FL，只要為可進行照射時間為1秒以下之光照射者即可，例如亦可為雷射。
又，於上述實施形態中，閃光加熱部5包含30個閃光燈FL，但並不限定於此，閃光燈FL之個數可設為任意之數。又，閃光燈FL並不限定於氙閃光燈，亦可為氪閃光燈。又，鹵素加熱部4所包含之鹵素燈HL之個數亦不限定於40個，可設為任意之數。
又，於上述實施形態中，藉由來自鹵素燈HL之鹵素光照射對半導體晶圓W進行預加熱，但預加熱之方法並不限定於此，亦可藉由載置於加熱板而對半導體晶圓W進行預加熱。
又，根據本發明之熱處理裝置，成為處理對象之基板並不限定於半導體晶圓，亦可為液晶顯示裝置等平板顯示器所使用之玻璃基板或太陽電池用基板。
1‧‧‧熱處理裝置
2‧‧‧快門機構
3‧‧‧控制部
4‧‧‧鹵素加熱部
5‧‧‧閃光加熱部
6‧‧‧腔室
7‧‧‧保持部
10‧‧‧移載機構
21‧‧‧快門板
22‧‧‧滑動驅動機構
31‧‧‧脈衝產生器
32‧‧‧波形設定部
33‧‧‧輸入部
61‧‧‧腔室側部
62‧‧‧凹部
63‧‧‧上側腔室窗
64‧‧‧下側腔室窗
65‧‧‧熱處理空間
74‧‧‧晶座
85‧‧‧N2
91‧‧‧觸發電極
92‧‧‧玻璃管
93‧‧‧電容器
94‧‧‧線圈
96‧‧‧IGBT
97‧‧‧觸發電路
111‧‧‧基材
113‧‧‧矽鍺
114‧‧‧矽鍺
115‧‧‧矽鍺層
117‧‧‧高介電係數膜
118‧‧‧閘極電極
190‧‧‧排氣部
FL‧‧‧閃光燈
HL‧‧‧鹵素燈
W‧‧‧半導體晶圓
圖1係表示熱處理裝置之構成之縱剖面圖。
圖2係表示保持部之整體外觀之立體圖。
圖3係自上表面觀察保持部之平面圖。
圖4係自側方觀察保持部之側視圖
圖5係移載機構之平面圖。
圖6係移載機構之側視圖。
圖7係表示複數個鹵素燈之配置之平面圖。
圖8係表示閃光燈之驅動電路之圖。
圖9係表示半導體晶圓之處理步驟之流程圖。
圖10係說明矽鍺層之形成之圖。
圖11係說明閘極電極及閘極絕緣膜之形成之圖。
圖12係表示半導體晶圓之表面溫度之變化之圖。
圖13(a)、(b)係表示脈衝信號之波形與流過閃光燈之電流的關聯之一例之圖。
圖14係表示閃光燈之發光輸出分佈之一例之圖。
圖15係半導體晶圓之表面溫度分佈之一例之圖。

Claims (8)

  1. 一種熱處理方法，其特徵在於：其係加熱於矽鍺層形成有高介電係數膜之基板而促進上述高介電係數膜之結晶化者，且包含：基層形成步驟，於基板上形成以較第1鍺濃度為更高濃度之第2鍺濃度之矽鍺夾持上述第1鍺濃度之矽鍺之兩側的矽鍺層；高介電係數膜形成步驟，於上述第1鍺濃度之矽鍺上形成二氧化矽膜，並於該二氧化矽膜上形成高介電係數膜；預加熱步驟，加熱形成有上述高介電係數膜之上述基板至特定之預加熱溫度；升溫步驟，藉由對上述基板照射光而使上述基板之表面溫度於3毫秒以上且1秒以下自上述預加熱溫度升溫至目標溫度為止；及溫度維持步驟，藉由於上述升溫步驟之後對上述基板照射光而使上述基板之表面溫度於自上述目標溫度起±25℃以內之範圍內維持3毫秒以上且1秒以下。
  2. 如請求項1之熱處理方法，其中上述預加熱溫度係600℃以上且900℃以下，且上述目標溫度係1000℃以上且1200℃以下。
  3. 如請求項1之熱處理方法，其中於上述升溫步驟及上述溫度維持步驟中，自閃光燈對上述基板照射閃光。
  4. 如請求項3之熱處理方法，其中於上述升溫步驟及上述 溫度維持步驟中，藉由利用開關元件使自電容器向上述閃光燈之電荷供給斷續進行而對上述閃光燈之發光輸出進行控制。
  5. 如請求項4之熱處理方法，其中藉由對上述開關元件之閘極施加複數個脈衝而使自上述電容器向上述閃光燈之電荷供給斷續進行。
  6. 如請求項5之熱處理方法，其中上述開關元件係絕緣閘極雙極電晶體。
  7. 如請求項1至6中任一項之熱處理方法，其係進而包含：閘極電極形成步驟，於上述高介電係數膜上形成包含選自由鈦、鋯、鉿、釩、鈮、鉭、鉬、及鎢所組成之群中之1種以上金屬之閘極電極。
  8. 如請求項7之熱處理方法，其中上述高介電係數膜包含選自由TiN、ZrN、HfN、VN、NbN、TaN、MoN、WN、TiSiN、HfSiN、VSiN、NbSiN、TaSiN、MoSiN、WSiN、HfAlN、VAlN、NbAlN、TaAlN、MoAlN、WAlN所組成之群中之1種以上。
TW101130541A 2011-09-26 2012-08-22 熱處理方法 TWI467661B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209552A JP6026090B2 (ja) 2011-09-26 2011-09-26 熱処理方法

Publications (2)

Publication Number Publication Date
TW201320191A true TW201320191A (zh) 2013-05-16
TWI467661B TWI467661B (zh) 2015-01-01

Family

ID=47911720

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130541A TWI467661B (zh) 2011-09-26 2012-08-22 熱處理方法

Country Status (4)

Country Link
US (1) US8623750B2 (zh)
JP (1) JP6026090B2 (zh)
KR (1) KR101380436B1 (zh)
TW (1) TWI467661B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646574B (zh) * 2016-07-26 2019-01-01 斯庫林集團股份有限公司 熱處理方法
TWI657505B (zh) * 2016-07-25 2019-04-21 斯庫林集團股份有限公司 熱處理方法及熱處理裝置
US10347512B2 (en) 2015-07-06 2019-07-09 SCREEN Holdings Co., Ltd. Method and apparatus for light-irradiation heat treatment
US10453715B2 (en) 2015-08-17 2019-10-22 SCREEN Holdings Co., Ltd. Light-irradiation type thermal processing method and thermal processing apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
TWI566300B (zh) 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6472247B2 (ja) 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
US10121683B2 (en) 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6824080B2 (ja) * 2017-03-17 2021-02-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および放射温度計の測定位置調整方法
WO2019027902A1 (en) 2017-07-31 2019-02-07 Corning Incorporated FLASH LAMP RECOVERY METHOD FOR MANUFACTURING POLYCRYSTALLINE SILICON
US10811290B2 (en) * 2018-05-23 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for inspection stations
JP6654716B2 (ja) * 2019-01-21 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015739A (ja) * 1999-06-30 2001-01-19 Nec Corp ゲート絶縁膜とその製造方法
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
JP3648466B2 (ja) * 2001-06-29 2005-05-18 株式会社東芝 電界効果トランジスタ、半導体基板、電界効果トランジスタの製造方法及び半導体基板の製造方法
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4411907B2 (ja) * 2003-08-29 2010-02-10 セイコーエプソン株式会社 半導体装置の製造方法
US7102141B2 (en) * 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
TWI237867B (en) * 2004-10-29 2005-08-11 Taiwan Semiconductor Mfg Method of improving to deposit dielectric
JPWO2007091302A1 (ja) 2006-02-07 2009-06-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE102006025408B4 (de) * 2006-05-31 2011-05-05 Globalfoundries Inc. Verfahren zur Steigerung des Transistorsleitungsvermögens durch Dotierstoffaktivierung nach der Silizidierung
CN101702950B (zh) * 2007-05-01 2012-05-30 加拿大马特森技术有限公司 辐照脉冲热处理方法和设备
JP5465373B2 (ja) 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
JP2009252895A (ja) 2008-04-03 2009-10-29 Toshiba Corp 半導体装置及びその製造方法
JP5346484B2 (ja) * 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5356725B2 (ja) * 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
KR20080084833A (ko) * 2008-07-16 2008-09-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2010282991A (ja) * 2009-06-02 2010-12-16 Renesas Electronics Corp 半導体装置
JP2011009412A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
JP5401244B2 (ja) 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP2011187478A (ja) * 2010-03-04 2011-09-22 Toshiba Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347512B2 (en) 2015-07-06 2019-07-09 SCREEN Holdings Co., Ltd. Method and apparatus for light-irradiation heat treatment
US10453715B2 (en) 2015-08-17 2019-10-22 SCREEN Holdings Co., Ltd. Light-irradiation type thermal processing method and thermal processing apparatus
TWI682463B (zh) * 2015-08-17 2020-01-11 日商思可林集團股份有限公司 熱處理方法及熱處理裝置
US11335574B2 (en) 2015-08-17 2022-05-17 SCREEN Holdings Co., Ltd. Light-irradiation type thermal processing method and thermal processing apparatus
TWI657505B (zh) * 2016-07-25 2019-04-21 斯庫林集團股份有限公司 熱處理方法及熱處理裝置
US11574824B2 (en) 2016-07-25 2023-02-07 SCREEN Holdings Co., Ltd. Heat treatment method including low temperature degassing before flash lamp anneal and heat treatment apparatus thereof
TWI646574B (zh) * 2016-07-26 2019-01-01 斯庫林集團股份有限公司 熱處理方法
US10699906B2 (en) 2016-07-26 2020-06-30 SCREEN Holdings Co., Ltd. Heat treatment method for p-type semiconductor

Also Published As

Publication number Publication date
KR20130033296A (ko) 2013-04-03
JP2013073946A (ja) 2013-04-22
TWI467661B (zh) 2015-01-01
JP6026090B2 (ja) 2016-11-16
KR101380436B1 (ko) 2014-04-01
US8623750B2 (en) 2014-01-07
US20130078786A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
TWI467661B (zh) 熱處理方法
KR101821528B1 (ko) 열처리 방법 및 열처리 장치
TWI543265B (zh) 熱處理方法及熱處理裝置
TWI641708B (zh) 熱處理方法及熱處理裝置
JP5507274B2 (ja) 熱処理方法および熱処理装置
TWI497601B (zh) 熱處理方法及熱處理裝置
TWI528591B (zh) 熱處理裝置及熱處理方法
TWI668763B (zh) 熱處理方法
TWI467660B (zh) Heat treatment method and heat treatment device
JP5955670B2 (ja) 熱処理方法
JP2011119562A (ja) 熱処理方法および熱処理装置
TWI496215B (zh) 熱處理方法
CN107658219B (zh) 热处理方法
JP2017092099A (ja) 熱処理方法および熱処理装置
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP2020010047A (ja) 熱処理方法
JP2018098314A (ja) シリコン基板の熱処理方法