KR20130033296A - 열처리방법 - Google Patents

열처리방법 Download PDF

Info

Publication number
KR20130033296A
KR20130033296A KR1020120099321A KR20120099321A KR20130033296A KR 20130033296 A KR20130033296 A KR 20130033296A KR 1020120099321 A KR1020120099321 A KR 1020120099321A KR 20120099321 A KR20120099321 A KR 20120099321A KR 20130033296 A KR20130033296 A KR 20130033296A
Authority
KR
South Korea
Prior art keywords
temperature
semiconductor wafer
heat treatment
high dielectric
dielectric constant
Prior art date
Application number
KR1020120099321A
Other languages
English (en)
Other versions
KR101380436B1 (ko
Inventor
카즈히코 후세
신이치 카토
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Publication of KR20130033296A publication Critical patent/KR20130033296A/ko
Application granted granted Critical
Publication of KR101380436B1 publication Critical patent/KR101380436B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Robotics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

[과제] 실리콘 게르마늄층의 이완을 억제하면서, 고유전율막의 결정화를 촉진할 수 있는 열처리방법을 제공한다.
[해결수단] 게르마늄 농도가 상대적으로 저농도인 실리콘 게르마늄의 양측을 고농도의 실리콘 게르마늄에 끼워넣은 실리콘 게르마늄층을 반도체 웨이퍼 상에 형성한다. 그 저농도의 실리콘 게르마늄 상에 이산화규소 막을 사이에 두고 고유전율막을 형성한다. 이 반도체 웨이퍼에 플래시램프로부터 제1 조사를 행하여 그 표면 온도를 예비가열온도(T1)로부터 목표온도(T2)까지 3 밀리초 이상 1 초 이하로 승온한다. 계속해서, 플래시램프로부터 제2 조사를 행하여 반도체 웨이퍼의 표면 온도를 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 1 초 이하 유지한다. 이에 의해, 실리콘 게르마늄층의 변형 완화를 억제하면서, 고유전율막의 결정화를 촉진할 수 있다.

Description

열처리방법{HEAT TREATMENT METHOD FOR PROMOTING CRYSTALLIZATION OF HIGH DIELECTRIC CONSTANT FILM}
본 발명은, 실리콘 게르마늄층(層)에 고유전율막(高誘電率膜)을 형성한 반도체 웨이퍼 등의 기판을 가열하여 고유전율막의 결정화(結晶化)를 촉진하는 열처리방법에 관한 것이다.
종래부터, 전계 효과 트랜지스터(FET)의 게이트 절연막으로서는, 이산화규소(SiO2)가 일반적으로 이용되어 왔지만, 소자의 미세화에 동반하여 게이트 절연막의 박막화가 진행됨에 따라 누설 전류의 증대가 문제로 되고 있었다. 이 때문에, 예를 들면 특허문헌 1에 개시되는 바와 같이, 게이트 절연막으로서 이산화규소보다 유전율(誘電率)이 높은 재료(고유전율 재료)를 사용함과 아울러, 게이트전극으로 금속을 이용한 금속 게이트전극의 개발이 진행되고 있다.
또한, 이러한 고유전율 재료를 사용한 고유전율막(High-k막)을 채용하는 경우에는, 농도 차를 갖는 실리콘 게르마늄층을 형성하여 소스ㆍ드레인에 응력을 인가함으로써, 더 많은 전류를 흐르게 하는 것도 검토되고 있다.
일본 특허공개 2011-77421호 공보
그러나 실리콘 게르마늄층 상에 고유전율막을 형성한 반도체 웨이퍼의 열처리를 행할 때에는 이하와 같은 문제가 생긴다. 고유전율막은 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 수법에 의해 고유전율 재료를 퇴적시켜 형성된다. 퇴적된 그대로의 고유전율막은 결정성(結晶性)이 낮기 때문에, 이것을 1000℃ 이상에서 어닐링함으로써 결정화를 촉진시킬 필요가 있다.
그런데 기층(基層)의 실리콘 게르마늄을 1000℃ 이상으로까지 가열하면, 다른 농도의 실리콘 게르마늄 사이의 변형이 완화되어, 소스ㆍ드레인에 응력을 인가하는 기능이 약화된다는 문제가 발생한다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 실리콘 게르마늄층의 이완을 억제하면서, 고유전율막의 결정화를 촉진할 수 있는 열처리방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1 발명은, 실리콘 게르마늄층에 고유전율막(高誘電率膜)을 형성한 기판을 가열하여 상기 고유전율막의 결정화(結晶化)를 촉진하는 열처리방법에 있어서, 제1 게르마늄 농도의 실리콘 게르마늄의 양측(兩側)을 상기 제1 게르마늄 농도보다 고농도인 제2 게르마늄 농도의 실리콘 게르마늄에 끼워넣은 실리콘 게르마늄층을 기판상에 형성하는 기층형성공정(基層形成工程)과, 상기 제1 게르마늄 농도의 실리콘 게르마늄 상에 이산화규소 막(膜)을 형성하고, 해당 이산화규소 막 상에 고유전율막을 형성하는 고유전율막형성공정과, 상기 고유전율막이 형성된 상기 기판을 소정의 예비가열온도로 가열하는 예비가열공정과, 상기 기판에 광(光)을 조사(照射)함으로써 상기 기판의 표면 온도를 상기 예비가열온도로부터 목표온도까지 3 밀리초(秒) 이상 1 초 이하로 승온(昇溫)하는 승온공정과, 상기 승온공정 후, 상기 기판에 광을 조사함으로써 상기 기판의 표면 온도를 상기 목표온도로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 1 초 이하 유지하는 온도유지공정을 구비하는 것을 특징으로 한다.
또한, 청구항 2 발명은, 청구항 1 발명에 관계되는 열처리방법에 있어서, 상기 예비가열온도는 600℃ 이상 900℃ 이하이며, 상기 목표온도는 1000℃ 이상 1200℃ 이하인 것을 특징으로 한다.
또한, 청구항 3 발명은, 청구항 1 발명에 관계되는 열처리방법에 있어서, 상기 승온공정 및 상기 온도유지공정에서는, 플래시램프로부터 상기 기판에 플래시광(光)을 조사하는 것을 특징으로 한다.
또한, 청구항 4 발명은, 청구항 3 발명에 관계되는 열처리방법에 있어서, 상기 승온공정 및 상기 온도유지공정에서는, 콘덴서로부터 상기 플래시램프로의 전하(電荷) 공급을 스위칭소자에 의해 단속(斷續)함으로써 상기 플래시램프의 발광(發光) 출력을 제어하는 것을 특징으로 한다. 또한, 청구항 5 발명은, 청구항 4 발명에 관계되는 열처리방법에 있어서, 상기 스위칭소자의 게이트에 복수(複數)의 펄스를 인가함으로써 상기 콘덴서로부터 상기 플래시램프로의 전하 공급을 단속하는 것을 특징으로 한다. 또한, 청구항 6 발명은, 청구항 5 발명에 관계되는 열처리방법에 있어서, 상기 스위칭소자는 절연 게이트 바이폴라 트랜지스터인 것을 특징으로 한다.
또한, 청구항 7 발명은, 청구항 1에서 청구항 6 중 어느 발명에 관계되는 열처리방법에 있어서, 상기 고유전율막 상에, 티타늄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈륨, 몰리브덴, 텅스텐으로 이루어지는 군(群)으로부터 선택되는 1종 이상의 금속을 포함하는 게이트전극을 형성하는 게이트전극형성공정을 더 구비하는 것을 특징으로 한다.
또한, 청구항 8 발명은, 청구항 7 발명에 관계되는 열처리방법에 있어서, 상기 고유전율막은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 한다.
청구항 1 내지 청구항 8 발명에 의하면, 고유전율막이 형성된 기판을 소정의 예비가열온도로 가열한 후, 그 기판에 광을 조사함으로써 기판의 표면 온도를 예비가열온도로부터 목표온도까지 3 밀리초 이상 1 초 이하로 승온하고, 또한 광을 조사함으로써 기판의 표면 온도를 목표온도로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 1 초 이하 유지하기 때문에, 기판 표면 온도가 목표온도 근방에 일정시간 유지되게 되어, 실리콘 게르마늄층의 이완을 억제하면서, 고유전율막의 결정화를 촉진할 수 있다.
특히, 청구항 4 발명에 의하면, 콘덴서로부터 플래시램프로의 전하(電荷) 공급을 스위칭소자에 의해 단속함으로써 플래시램프의 발광 출력을 제어하기 때문에, 기판의 표면 온도를 목표온도 근방에 안정적으로 유지할 수 있다.
도 1은 열처리장치의 구성을 나타내는 종단면도이다.
도 2는 지지부의 전체 외관을 나타내는 사시도이다.
도 3은 지지부를 상면에서 본 평면도이다.
도 4는 지지부를 측방에서 본 측면도이다.
도 5는 이재기구(移載機構)의 평면도이다.
도 6은 이재기구의 측면도이다.
도 7은 복수의 할로겐램프의 배치를 나타내는 평면도이다.
도 8은 플래시램프의 구동회로를 나타내는 도면이다.
도 9는 반도체 웨이퍼의 처리 수순을 나타내는 플로우 차트이다.
도 10은 실리콘 게르마늄층의 형성을 설명하는 도면이다.
도 11은 게이트전극 및 게이트 절연막의 형성을 설명하는 도면이다.
도 12는 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
도 13은 펄스신호의 파형과 플래시램프에 흐르는 전류의 상관(相關)의 일례를 나타내는 도면이다.
도 14는 플래시램프의 발광 출력 프로파일의 일례를 나타내는 도면이다.
도 15는 반도체 웨이퍼의 표면 온도 프로파일의 일례를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대해 상세히 설명한다.
도 1은, 본 발명에 관계되는 열처리방법을 실시하기 위한 열처리장치(1)의 구성을 나타내는 종단면도이다. 본 실시형태의 열처리장치(1)는, 기판으로서 φ300㎜의 원판 형상의 반도체 웨이퍼(W)에 대해 플래시광 조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시램프 어닐 장치이다. 상세한 것은 후술하지만, 열처리장치(1)에 반입되기 전의 반도체 웨이퍼(W)에는 고유전율막이 형성되어 있어, 열처리장치(1)에 의한 가열 처리에 의해 그 고유전율막의 결정화가 촉진된다.
열처리장치(1)는, 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시램프(FL)를 내장하는 플래시가열부(5)와, 복수의 할로겐램프(HL)를 내장하는 할로겐가열부(4)와, 셔터기구(2)를 구비한다. 챔버(6)의 상측에 플래시가열부(5)가 설치됨과 아울러, 하측에 할로겐가열부(4)가 설치되어 있다. 또, 열처리장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평자세로 유지하는 지지부(7)와, 지지부(7)와 장치 외부 사이에서 반도체 웨이퍼(W)의 주고받기를 행하는 이재기구(10)를 구비한다. 또한, 열처리장치(1)는, 셔터기구(2), 할로겐가열부(4), 플래시가열부(5) 및 챔버(6)에 설치된 각(各) 동작기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통(筒) 형상의 챔버 측부(61)의 상하에 석영(石英)제 챔버창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략적인 통 형상을 갖고 있으며, 상측 개구에는 상측 챔버창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은, 석영에 의해 형성된 원판 형상 부재이며, 플래시가열부(5)로부터 출사(出射)된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또, 챔버(6)의 바닥부(床部)를 구성하는 하측 챔버창(64)도, 석영에 의해 형성된 원판 형상 부재이며, 할로겐가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또한, 챔버 측부(61)의 내측 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 둘 다 원환(圓環) 형상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버 측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버 측부(61)의 하측으로부터 끼워넣어 도시생략된 스크류로 고정시킴으로써 장착된다. 즉, 반사 링(68, 69)은, 둘 다 착탈 자유롭게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버 측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리공간(65)으로서 규정된다.
챔버 측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면(內壁面)에 오목부(凹部)(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사 링(68)의 하단면(下端面)과, 반사 링(69)의 상단면(上端面)으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평방향을 따라 원환 형상으로 형성되어, 반도체 웨이퍼(W)를 지지하는 지지부(7)를 둘러싼다.
챔버 측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 우수한 금속재료(예를 들면, 스테인리스스틸)로 형성되어 있다. 또한, 반사 링(68, 69)의 내주면(內周面)은 전해(電解) 니켈 도금에 의해 경면(鏡面)으로 되어 있다.
또한, 챔버 측부(61)에는, 챔버(6)에 대해 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(爐口)(66)가 형설(形設)되어 있다. 반송 개구부(66)는, 게이트밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면(外周面)에 연통하여 접속되어 있다. 이 때문에, 게이트밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리공간(65)으로의 반도체 웨이퍼(W)의 반입 및 열처리공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또한, 게이트밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리공간(65)이 밀폐 공간으로 된다.
또한, 챔버(6)의 내벽 상부에는 열처리공간(65)에 처리 가스(본 실시형태에서는 질소가스(N2))를 공급하는 가스공급구멍(81)이 형설되어 있다. 가스공급구멍(81)은, 오목부(62)보다 상측 위치에 형설되어 있으며, 반사 링(68)에 형성되어 있어도 좋다. 가스공급구멍(81)은 챔버(6)의 측벽 내부에 원환 형상으로 형성된 완충공간(82)을 통해 가스공급관(83)에 연통 접속되어 있다. 가스공급관(83)은 질소가스공급원(85)에 접속되어 있다. 또, 가스공급관(83)의 경로 도중에는 밸브(84)가 설치되어 있다. 밸브(84)가 개방되면, 질소가스공급원(85)으로부터 완충공간(82)으로 질소가스가 보내어져 공급된다. 완충공간(82)에 유입한 질소가스는, 가스공급구멍(81)보다 유체 저항이 작은 완충공간(82) 내를 퍼지는 형태로 흘러 가스공급구멍(81)으로부터 열처리공간(65) 안으로 공급된다.
한편, 챔버(6)의 내벽 하부에는 열처리공간(65) 내의 기체를 배기하는 가스배기구멍(86)이 형설되어 있다. 가스배기구멍(86)은, 오목부(62)보다 하측 위치에 형설되어 있으며, 반사 링(69)에 설치되어 있어도 좋다. 가스배기구멍(86)은 챔버(6)의 측벽 내부에 원환 형상으로 형성된 완충공간(87)을 통해 가스배기관(88)에 연통 접속되어 있다. 가스배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스배기관(88)의 경로 도중에는 밸브(89)가 설치되어 있다. 밸브(89)가 개방되면, 열처리공간(65)의 기체가 가스배기구멍(86)으로부터 완충공간(87)을 거쳐 가스배기관(88)으로 배출된다. 또, 가스공급구멍(81) 및 가스배기구멍(86)은, 챔버(6)의 둘레방향(周方向)을 따라 복수(複數) 형성되어 있어도 좋고, 슬릿 형상의 것이어도 좋다. 또한, 질소가스공급원(85) 및 배기부(190)는, 열처리장치(1)에 설치된 기구이어도 좋고, 열처리장치(1)가 설치되는 공장의 유틸리티이어도 좋다.
또한, 반송 개구부(66)의 선단에도 열처리공간(65) 내의 기체를 배출하는 가스배기관(191)이 접속되어 있다. 가스배기관(191)은 밸브(192)를 통해 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통해 챔버(6) 내의 기체가 배기된다.
도 2는, 지지부(7)의 전체 외관을 나타내는 사시도이다. 또한, 도 3은 지지부(7)를 상면에서 본 평면도이며, 도 4는 지지부(7)를 측방에서 본 측면도이다. 지지부(7)는 기대(基臺) 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 지지부(7) 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환 형상의 석영 부재이다. 기대 링(71)은 오목부(62)의 저면(底面)에 재치(載置)됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 원환 형상을 갖는 기대 링(71)의 상면에, 그 둘레방향을 따라 복수의 연결부(72)(본 실시형태에서는 4개)가 입설(立設)된다. 연결부(72)도 석영 부재이며, 용접에 의해 기대 링(71)에 고착된다. 또, 기대 링(71)의 형상은, 원환 형상에서 일부가 결핍된 원호 형상이어도 좋다.
평판 형상의 서셉터(74)는 기대 링(71)에 구비된 4개의 연결부(72)에 의해 지지된다. 서셉터(74)는 석영으로 형성된 대략 원형의 평판 형상 부재이다. 서셉터(74)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 서셉터(74)는, 반도체 웨이퍼(W)보다 큰 평면 사이즈를 갖는다. 서셉터(74)의 상면에는 복수개(본 실시형태에서는 5개)의 가이드 핀(76)이 입설되어 있다. 5개의 가이드 핀(76)은 서셉터(74)의 외주원(外周圓)과 동심원의 둘레 위를 따라 구비되어 있다. 5개의 가이드 핀(76)을 배치한 원의 지름은 반도체 웨이퍼(W)의 지름보다 약간 크다. 각(各) 가이드 핀(76)도 석영으로 형성되어 있다. 또, 가이드 핀(76)은, 서셉터(74)와 일체로 석영 잉곳으로부터 가공하는 형태로 해도 좋고, 별도로 가공한 것을 서셉터(74)에 용접 등에 의해 장착하는 형태로 해도 좋다.
기대 링(71)에 입설된 4개의 연결부(72)와 서셉터(74)의 주연부(周緣部) 하면이 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있고, 지지부(7)는 석영으로 된 일체 성형 부재가 된다. 이러한 지지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 지지부(7)가 챔버(6)에 장착된다. 지지부(7)가 챔버(6)에 장착된 상태에서는, 대략 원판 형상의 서셉터(74)는 수평자세(법선(法線)이 연직방향과 일치하는 자세)가 된다. 챔버(6)에 반입된 반도체 웨이퍼(W)는, 챔버(6)에 장착된 지지부(7)의 서셉터(74) 상에 수평자세로 재치되어 지지된다. 반도체 웨이퍼(W)는, 5개의 가이드 핀(76)에 의해 형성되는 원의 내측에 재치됨으로써, 수평방향의 위치 차이가 방지된다. 또, 가이드 핀(76)의 개수는 5개로 한정되는 것은 아니고, 반도체 웨이퍼(W)의 위치 차이를 방지할 수 있는 수이면 좋다.
또한, 도 2 및 도 3에 나타내는 바와 같이, 서셉터(74)에는, 상하로 관통하여 개구부(78) 및 절결부(切缺部)(77)가 형성되어 있다. 절결부(77)는, 열전대를 사용한 접촉식 온도계(130)의 프로브 선단부를 통과시키기 위해 형성되어 있다. 한편, 개구부(78)는, 방사(放射) 온도계(120)가 서셉터(74)에 지지된 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 형성되어 있다. 또한, 서셉터(74)에는, 후술하는 이재기구(10)의 리프트 핀(12)가 반도체 웨이퍼(W)의 주고받기를 위해 관통하는 4개의 관통구멍(79)이 천설(穿設)되어 있다.
도 5는, 이재기구(10)의 평면도이다. 또한, 도 6은, 이재기구(10)의 측면도이다. 이재기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환 형상으로 된 오목부(62)를 따르는 원호 형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 입설되어 있다. 각 이재 아암(11)은 수평이동기구(13)에 의해 회동 가능하게 되어 있다. 수평이동기구(13)는, 한 쌍의 이재 아암(11)을 지지부(7)에 대해 반도체 웨이퍼(W)의 이재를 행하는 이재동작위치(도 5의 실선 위치)와 지지부(7)에 지지된 반도체 웨이퍼(W)와 평면에서 보아 중첩되지 않는 퇴피(退避) 위치(도 5의 2점 쇄선 위치) 사이에서 수평이동시킨다. 수평이동기구(13)로서는, 개별 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 좋고, 링크 기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 좋다.
또한, 한 쌍의 이재 아암(11)은, 승강기구(14)에 의해 수평이동기구(13)와 함께 승강이동된다. 승강기구(14)가 한 쌍의 이재 아암(11)을 이재동작위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 천설된 관통구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출한다. 한편, 승강기구(14)가 한 쌍의 이재 아암(11)을 이재동작위치에서 하강시켜 리프트 핀(12)을 관통구멍(79)으로부터 빼내고, 수평이동기구(13)가 한 쌍의 이재 아암(11)을 벌리는 형태로 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 지지부(7)의 기대 링(71) 바로 위이다. 기대 링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또, 이재기구(10)의 구동부(수평이동기구(13) 및 승강기구(14))가 설치되어 있는 부위 근방에도 도시생략된 배기 기구가 설치되어 있어, 이재기구(10)의 구동부 주변의 분위기(雰圍氣)가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 돌아와, 챔버(6)의 상방에 설치된 플래시가열부(5)는, 하우징(51)의 내측에, 복수개(본 실시형태에서는 30개)의 크세논 플래시램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또한, 플래시가열부(5)의 하우징(51)의 저부(底部)에는 램프광 방사창(53)이 장착되어 있다. 플래시가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판(板) 형상의 석영창이다. 플래시가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버창(63)과 서로 대향(對向)하게 된다. 플래시램프(FL)는 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버창(63)을 통해 열처리공간(65)에 플래시광을 조사한다.
복수의 플래시램프(FL)는, 각각이 길이가 긴 원통 형상을 갖는 봉(棒) 형상 램프이며, 각각의 길이방향이 지지부(7)에 지지되는 반도체 웨이퍼(W)의 주면(主面)을 따라(즉, 수평방향을 따라) 서로 평행하게 되도록 평면 형상으로 배열되어 있다. 따라서 플래시램프(FL)의 배열에 의해 형성되는 평면도 수평면이다.
도 8은, 플래시램프(FL)의 구동회로를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시램프(FL)와, IGBT(절연 게이트 바이폴라 트랜지스터)(96)가 직렬로 접속되어 있다. 또, 도 8에 나타내는 바와 같이, 제어부(3)는, 펄스발생기(31) 및 파형설정부(32)를 구비함과 아울러, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치패널 등과 같은 여러 가지 공지된 입력 기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 기초하여 파형설정부(32)가 펄스신호의 파형을 설정하고, 그 파형에 따라 펄스발생기(31)가 펄스신호를 발생한다.
플래시램프(FL)는, 그 내부에 크세논 가스가 봉입되어 그 양단부에 양극 및 음극이 배설된 봉 형상의 유리관(방전관)(92)과, 이 유리관(92)의 외주면 상에 부설된 트리거전극(91)을 구비한다. 콘덴서(93)에는, 전원유닛(95)에 의해 소정의 전압이 인가되어, 그 인가전압(충전전압)에 따른 전하가 충전된다. 또한, 트리거전극(91)에는 트리거회로(97)로부터 고전압을 인가할 수 있다. 트리거회로(97)가 트리거전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는, 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)을 조립한 바이폴라 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭소자이다. IGBT(96)의 게이트에는 제어부(3)의 펄스발생기(31)로부터 펄스신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(고전압)이 인가되면 IGBT(96)가 온 상태로 되고, 소정치 미만의 전압(저전압)이 인가되면 IGBT(96)가 오프 상태로 된다. 이렇게 하여, 플래시램프(FL)를 포함하는 구동회로는 IGBT(96)에 의해 온/오프 된다. IGBT(96)가 온/오프 됨으로써 플래시램프(FL)와 대응하는 콘덴서(93)의 접속이 단속된다.
콘덴서(93)가 충전된 상태에서 IGBT(96)가 온 상태로 되어 유리관(92)의 양단 전극에 고전압이 인가되었다고 해도, 크세논 가스는 전기적으로는 절연체이기 때문에, 통상(通常) 상태에서는 유리관(92) 내에 전기는 흐르지 않는다. 그러나 트리거회로(97)가 트리거전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는 양단 전극 사이의 방전에 의해 유리관(92) 내에 전류가 순간적으로 흘러, 그때의 크세논 원자 혹은 분자의 여기(勵起)에 의해 광이 방출된다.
또한, 도 1의 리플렉터(52)는, 복수의 플래시램프(FL)의 상방에 그들 전체를 덮는 형태로 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시램프(FL)로부터 출사된 광을 지지부(7) 측에 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시램프(FL)를 향하는 측의 면)은블라스트 처리에 의해 조면화(粗面化) 가공이 행해져 오돌토돌한 모양을 나타낸다.
챔버(6)의 하방에 설치된 할로겐가열부(4)의 내부에는 복수개(본 실시형태에서는 40개)의 할로겐램프(HL)가 내장되어 있다. 복수의 할로겐램프(HL)는 챔버(6)의 하방으로부터 하측 챔버창(64)을 통해 열처리공간(65)으로의 광 조사를 행한다. 도 7은, 복수의 할로겐램프(HL)의 배치를 나타내는 평면도이다. 본 실시형태에서는, 상하 2단(段)에 각 20개씩의 할로겐램프(HL)가 배설되어 있다. 각(各) 할로겐램프(HL)는, 길이가 긴 원통 형상을 갖는 봉 형상 램프이다. 상단(上段), 하단(下段) 둘 다 20개의 할로겐램프(HL)는, 각각의 길이방향이 지지부(7)에 지지되는 반도체 웨이퍼(W)의 주면을 따라(즉, 수평방향을 따라) 서로 평행하게 되도록 배열되어 있다. 따라서 상단, 하단 둘 다 할로겐램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또한, 도 7에 나타내는 바와 같이, 상단, 하단 둘 다 지지부(7)에 지지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에서의 할로겐램프(HL)의 배설밀도가 높게 되어 있다. 즉, 상하단 둘 다, 램프 배열의 중앙부보다 주연부 쪽이 할로겐램프(HL)의 배설 피치가 짧다. 이 때문에, 할로겐가열부(4)로부터의 광 조사에 의한 가열시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 더 많은 광량의 조사를 행할 수 있다.
또한, 상단의 할로겐램프(HL)로 이루어지는 램프 군(群)과 하단의 할로겐램프(HL)로 이루어지는 램프 군이 격자 형상으로 교차하도록 배열되어 있다. 즉, 상단의 각 할로겐램프(HL)의 길이방향과 하단의 각 할로겐램프(HL)의 길이방향이 직교하는 형태로 합계 40개의 할로겐램프(HL)가 배설되어 있다.
할로겐램프(HL)는, 유리관 내부에 배설된 필라멘트에 통전(通電)함으로써 필라멘트를 백열화(白熱化)시켜 발광시키는 필라멘트 방식의 광원이다. 유리관 내부에는, 질소와 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입(封入)되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서 할로겐램프(HL)는, 통상의 백열전구에 비해 수명이 길고 또 강한 광을 연속적으로 조사할 수 있다는 특성을 갖는다. 또한, 할로겐램프(HL)는 봉 형상 램프이기 때문에 장수명이며, 할로겐램프(HL)를 수평방향을 따르게 하여 배치함으로써 상방의 반도체 웨이퍼(W)로의 방사 효율이 우수한 것이 된다.
또한, 도 1에 나타내는 바와 같이, 열처리장치(1)는, 할로겐가열부(4) 및 챔버(6)의 측방에 셔터기구(2)를 구비한다. 셔터기구(2)는, 셔터판(21) 및 슬라이드구동기구(22)를 구비한다. 셔터판(21)은, 할로겐광(光)에 대해 불투명한 판이며, 예를 들면 티타늄(Ti)으로 형성되어 있다. 슬라이드구동기구(22)는, 셔터판(21)을 수평방향을 따라 슬라이드 이동시켜, 할로겐가열부(4)와 지지부(7) 사이의 차광(遮光)위치에 셔터판(21)을 끼우고 빼고 한다. 슬라이드구동기구(22)가 셔터판(21)을 전진시키면, 챔버(6)와 할로겐가열부(4) 사이의 차광위치(도 1의 2점 쇄선 위치)에 셔터판(21)이 삽입되어, 하측 챔버창(64)과 복수의 할로겐램프(HL)가 차단된다. 이에 의해, 복수의 할로겐램프(HL)로부터 열처리공간(65)의 지지부(7)로 향하는 광은 차광된다. 반대로, 슬라이드구동기구(22)가 셔터판(21)을 후퇴시키면, 챔버(6)와 할로겐가열부(4) 사이의 차광위치로부터 셔터판(21)이 퇴출(退出)되어 하측 챔버창(64)의 하방이 개방된다.
또, 제어부(3)는, 열처리장치(1)에 설치된 상기의 여러 가지 동작기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 마찬가지이다. 즉, 제어부(3)는, 각종 연산처리를 행하는 CPU, 기본 프로그램을 기억하는 읽어내기 전용(專用) 메모리인 ROM, 각종 정보를 기억하는 읽기 쓰기 자유로운 메모리인 RAM 및 제어용 소프트웨어와 데이터 등을 기억해 두는 자기 디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리장치(1)에서의 처리가 진행된다. 또한, 도 8에 나타낸 바와 같이, 제어부(3)는, 펄스발생기(31) 및 파형설정부(32)를 구비한다. 상술한 바와 같이, 입력부(33)로부터의 입력 내용에 기초하여, 파형설정부(32)가 펄스신호의 파형을 설정하고, 그에 따라 펄스발생기(31)가 IGBT(96)의 게이트에 펄스신호를 출력한다. 이 제어부(3) 및 IGBT(96)에 의해 플래시램프(FL)의 발광 출력을 제어하는 발광제어수단이 구성된다.
상기 구성 이외에도 열처리장치(1)는, 반도체 웨이퍼(W)의 열처리시에 할로겐램프(HL) 및 플래시램프(FL)로부터 발생하는 열에너지에 의한 할로겐가열부(4), 플래시가열부(5) 및 챔버(6)의 과잉 온도 상승을 방지하기 위해, 여러 가지 냉각용 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체(壁體)에는 수냉관(도시생략)이 설치되어 있다. 또한, 할로겐가열부(4) 및 플래시가열부(5)는, 내부에 기체류(氣體流)를 형성하여 배열(排熱)하는 공냉 구조로 되어 있다. 또한, 상측 챔버창(63)과 램프광 방사창(53)의 간격에도 공기가 공급되어, 플래시가열부(5) 및 상측 챔버창(63)을 냉각한다.
다음으로, 반도체 웨이퍼(W)에 고유전율막을 형성하여 열처리를 행하는 처리 수순에 대해 설명한다. 도 9는, 반도체 웨이퍼(W)의 처리 수순을 나타내는 플로우 차트이다. 이 도면의 스텝 S4 이후가 열처리장치(1)에 의해 실행되는 처리이다.
우선, 반도체 웨이퍼(W)에 실리콘 게르마늄층을 형성한다(스텝 S1). 도 10은, 실리콘 게르마늄층의 형성을 설명하는 도면이다. 단결정 실리콘(Si) 기재(基材)(111) 상에는 열산화법(熱酸化法) 등에 의해 실리콘 산화막(112)(이산화규소 막)이 형성되어 있다. 그 실리콘 산화막(112) 상에 실리콘 게르마늄(SiGe)(113)을 성장시킨다. 실리콘 게르마늄(113)에서의 게르마늄 농도는 25%이다. 이 실리콘 게르마늄(113)은, 예를 들면 에피택셜 성장에 의해 형성되도록 하면 좋다. 게르마늄 농도 25%의 실리콘 게르마늄(113)은, 일단, 높이 위치(H1)에 도달할 때까지 실리콘 산화막(112) 상에 성장된다.
실리콘 게르마늄(113)이 높이 위치(H1)에까지 성장한 시점에서 에피택셜 성장이 정지된다. 그 후, 실리콘 게르마늄(113)의 일부 영역에서, 높이 위치(H2)보다 상측 부분이 제거된다. 그리고 그 제거된 영역에, 게르마늄 농도가 45%인 실리콘 게르마늄(114)을 성장시킨다. 이 실리콘 게르마늄(114)도 예를 들면 에피택셜 성장에 의해 형성하면 좋다. 게르마늄 농도 45%의 실리콘 게르마늄(114)은 높이 위치(H1)에까지 도달할 때까지 성장된다. 즉, 높이 위치(H1)에서, 게르마늄 농도 25%의 실리콘 게르마늄(113)의 상면(上面)과 게르마늄 농도 45%의 실리콘 게르마늄(114)의 상면이 평탄면을 형성한다.
이렇게 해서 게르마늄 농도 25%(제1 게르마늄 농도)의 실리콘 게르마늄(113)의 양측을 게르마늄 농도 45%(제2 게르마늄 농도)의 실리콘 게르마늄(114)에 끼워넣은 실리콘 게르마늄층(115)이 반도체 웨이퍼(W) 상에 형성된다. 이 실리콘 게르마늄층(115)이 후술하는 게이트전극 및 게이트 절연막을 형성하기 위한 기층이 된다. 또, 실리콘 게르마늄(113, 114)의 각각에 있어서의 게르마늄 농도는 상기 예로 한정되는 것은 아니고, 실리콘 게르마늄(113)의 게르마늄 농도보다 실리콘 게르마늄(114)의 게르마늄 농도 쪽이 고농도이면 좋다.
다음으로, 도 11은, 게이트전극 및 게이트 절연막의 형성을 설명하는 도면이다. 스텝 S1 공정 후, 실리콘 게르마늄층(115) 중 실리콘 게르마늄(113) 상에 이산화규소 막(116)을 형성하고, 또한 그 이산화규소 막(116) 상에 고유전율막(117)을 형성한다(스텝 S2). 본 실시형태의 고유전율막(117)은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VA1N, NbAlN, TaAlN, MoAlN, WAlN로 이루어지는 군으로부터 선택된 1종 이상을 포함한다. 이산화규소 막(116)은 예를 들면 열산화법에 의해 성막(成膜)하면 좋고, 또 고유전율막(117)은 예를 들면 MOCVD에 의해 퇴적하도록 하면 좋다. 이들 이산화규소 막(116) 및 고유전율막(117)이 게이트 절연막으로서 기능한다.
또한, 고유전율막(117) 상에 게이트전극(118)을 형성한다(스텝 S3). 본 실시형태의 게이트전극(118)은, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W)으로 이루어지는 군으로부터 선택되는 1종 이상의 금속을 포함하는 금속 게이트전극이다. 또, 게이트전극(118)으로서는, 금속 게이트전극 대신에, 폴리 실리콘을 이용하도록 해도 좋다.
또한, 게이트전극(118)의 양 측방에는 SiN으로 된 사이드 월(119)이 형성되어 있다. 이 사이드 월(119)은, 게이트전극(118)보다 앞에 형성되도록 해도 좋고, 게이트전극(118) 뒤에 형성되도록 해도 좋다.
스텝 S3까지의 공정이 종료한 후, 실리콘 게르마늄층(115) 상에 고유전율막(117) 및 게이트전극(118)을 형성한 반도체 웨이퍼(W)가 상기 열처리장치(1)에 반입된다(스텝 S4). 이하에 설명하는 열처리장치(1)에서의 동작 수순은, 제어부(3)가 열처리장치(1)의 각 동작기구를 제어함으로써 진행된다.
열처리장치(1)에서는, 반도체 웨이퍼(W)의 반입에 앞서, 급기(給氣)를 위한 밸브(84)가 개방됨과 아울러, 배기용 밸브(89, 192)가 개방되어 챔버(6) 내에 대한 급배기가 개시되고 있다. 밸브(84)가 개방되면, 가스공급구멍(81)으로부터 열처리공간(65)에 질소가스가 공급된다. 또한, 밸브(89)가 개방되면, 가스배기구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이에 의해, 챔버(6) 내의 열처리공간(65)의 상부로부터 공급된 질소가스가 하방으로 흘러, 열처리공간(65)의 하부로부터 배기된다.
또한, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시생략된 배기기구에 의해 이재기구(10)의 구동부 주변의 분위기도 배기된다. 또, 열처리장치(1)에서의 반도체 웨이퍼(W)의 열처리시에는 질소가스가 열처리공간(65)에 계속적으로 공급되고 있으며, 그 공급량은 처리 스텝에 따라 알맞게 변경된다.
계속해서, 게이트밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송로봇에 의해 반송 개구부(66)를 통해 고유전율막(117) 및 게이트전극(118)이 형성된 반도체 웨이퍼(W)가 챔버(6) 내의 열처리공간(65)에 반입된다. 반송로봇에 의해 반입된 반도체 웨이퍼(W)는 지지부(7)의 바로 위쪽 위치까지 진출하여 정지한다. 그리고 이재기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재동작위치로 수평이동하여 상승함으로써, 리프트 핀(12)이 관통구멍(79)을 통해 서셉터(74)의 상면으로부터 돌출하여 반도체 웨이퍼(W)를 수취한다.
반도체 웨이퍼(W)가 리프트 핀(12)에 재치된 후, 반송로봇이 열처리공간(65)으로부터 퇴출하고, 게이트밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이재기구(10)로부터 지지부(7)의 서셉터(74)에 주고 받아져 수평자세로 지지된다. 반도체 웨이퍼(W)는, 게이트전극(118)이 형성된 표면을 상면으로 하여 서셉터(74)에 지지된다. 또한, 반도체 웨이퍼(W)는, 서셉터(74)의 상면에서 5개의 가이드 핀(76)의 내측에 지지된다. 서셉터(74)의 하방으로까지 하강한 한 쌍의 이재 아암(11)은 수평이동기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
반도체 웨이퍼(W)가 지지부(7)의 서셉터(74)에 재치되어 지지된 후, 할로겐가열부(4)의 40개의 할로겐램프(HL)가 일제히 점등하여 예비가열(어시스트 가열)이 개시된다(스텝 S5). 할로겐램프(HL)로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 이면으로부터 조사된다. 할로겐램프(HL)로부터의 광 조사를 받음으로써 반도체 웨이퍼(W)의 온도가 상승한다. 또, 이재기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피해 있기 때문에, 할로겐램프(HL)에 의한 가열 장해로 되는 일은 없다.
도 12는, 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 반도체 웨이퍼(W)가 반입되어 서셉터(74)에 재치된 후, 제어부(3)가 시각 tO에서 40개의 할로겐램프(HL)를 점등시켜 할로겐광 조사에 의해 반도체 웨이퍼(W)를 예비가열온도(T1)로까지 승온하고 있다. 예비가열온도(T1)는 600℃ 이상 900℃ 이하이며, 본 실시형태에서는 800℃로 하고 있다.
할로겐램프(HL)에 의한 예비가열을 행할 때에는, 반도체 웨이퍼(W)의 온도가 접촉식 온도계(130)에 의해 측정되고 있다. 즉, 열전대를 내장하는 접촉식 온도계(130)가 서셉터(74)에 지지된 반도체 웨이퍼(W)의 하면에 절결부(77)를 통해 접촉하여 승온(昇溫) 중인 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐램프(HL)로부터의 광 조사에 의해 승온하는 반도체 웨이퍼(W)의 온도가 소정 예비가열온도(T1)에 도달했는지 아닌지를 감시하면서, 할로겐램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 접촉식 온도계(130)에 의한 측정치에 기초하여, 반도체 웨이퍼(W)의 온도가 예비가열온도(T1)로 되도록 할로겐램프(HL)의 출력을 피드백 제어하고 있다. 또, 할로겐램프(HL)로부터의 광 조사에 의해 반도체웨이퍼(W)를 승온할 때에는, 방사 온도계(120)에 의한 온도 측정은 행하지 않는다. 이것은, 할로겐램프(HL)로부터 조사되는 할로겐광이 방사 온도계(120)에 외란광(外亂光)으로서 입사하여, 정확한 온도 측정을 할 수 없기 때문이다.
반도체 웨이퍼(W)의 온도가 예비가열온도(T1)에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 예비가열온도(T1)에 잠시 유지한다. 구체적으로는, 접촉식 온도계(130)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 예비가열온도(T1)에 도달한 시각 t1에서 제어부(3)가 할로겐램프(HL)의 출력을 제어하여 반도체 웨이퍼(W)의 온도를 거의 예비가열온도(T1)로 유지하고 있다.
이러한 할로겐램프(HL)에 의한 예비가열을 행함으로써, 반도체 웨이퍼(W) 전체를 예비가열온도(T1)로 균일하게 승온하고 있다. 할로겐램프(HL)에 의한 예비가열 단계에서는, 더 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하하는 경향이 있지만, 할로겐가열부(4)에서의 할로겐램프(HL)의 배설밀도는, 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역 쪽이 높게 되어 있다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 예비가열 단계에서의 반도체 웨이퍼(W)의 면내(面內) 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버 측부(61)에 장착된 반사 링(69)의 내주면은 경면으로 되어 있기 때문에, 이 반사 링(69)의 내주면에 의해 반도체 웨이퍼(W)의 주연부를 향해 반사하는 광량이 많아져, 예비가열 단계에서의 반도체 웨이퍼(W)의 면내 온도 분포를 더 균일한 것으로 할 수 있다.
다음으로, 반도체 웨이퍼(W)의 온도가 예비가열온도(T1)에 도달하여 소정 시간이 경과한 시각 t2에 플래시램프(FL)로부터 플래시광을 조사함에 의한 가열 처리를 실행한다. 또, 반도체 웨이퍼(W)의 온도가 실온으로부터 예비가열온도(T1)에 도달할 때까지의 시간(시각 tO로부터 시각 t1까지의 시간) 및 예비가열온도(T1)에 도달하고나서 플래시램프(FL)가 발광할 때까지의 시간(시각 t1로부터 시각 t2까지의 시간)은 모두 몇 초 정도이다. 플래시램프(FL)가 플래시광 조사를 행할 때에는, 미리 전원유닛(95)에 의해 콘덴서(93)에 전하를 축적해 둔다. 그리고 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온/오프 구동한다.
도 13은, 펄스신호의 파형과 플래시램프(FL)에 흐르는 전류의 상관의 일례를 나타내는 도면이다. 여기서는, 도 13(a)에 나타내는 바와 같은 파형의 펄스신호가 펄스발생기(31)로부터 출력된다. 펄스신호의 파형은, 펄스폭의 시간(온 시간)과 펄스간격의 시간(오프 시간)을 파라미터로 하여 순차적으로 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 도 13(a)에 나타내는 바와 같은 온/오프를 반복하는 펄스 파형을 설정한다. 도 13(a)에 나타내는 펄스 파형에서는, 전단(前段)에 비교적 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)가 설정되며, 후단에 비교적 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)가 설정되어 있다. 그리고 파형설정부(32)에 의해 설정된 펄스 파형에 따라 펄스발생기(31)가 펄스신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 도 13(a)과 같은 파형의 펄스신호가 인가되어, IGBT(96)의 온/오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스신호가 온인 때에는 IGBT(96)가 온 상태로 되고, 펄스신호가 오프인 때에는 IGBT(96)가 오프 상태로 된다.
또한, 펄스발생기(31)로부터 출력되는 펄스신호가 온으로 되는 타이밍과 동기(同期)하여 제어부(3)가 트리거회로(97)를 제어해서 트리거전극(91)에 고전압(트리거전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 펄스신호가 입력되고, 또, 그 펄스신호가 온으로 되는 타이밍과 동기하여 트리거전극(91)에 고전압이 인가됨으로써, 펄스신호가 온인 때에는 유리관(92) 내의 양단 전극 사이에서 반드시 전류가 흘러, 그때의 크세논 원자 혹은 분자의 여기에 의해 광이 방출된다.
제어부(3)로부터 IGBT(96)의 게이트에 도 13(a)의 파형의 펄스신호를 출력함과 아울러, 이 펄스신호가 온으로 되는 타이밍과 동기하여 트리거전극(91)에 고전압을 인가함으로써, 플래시램프(FL)를 포함하는 회로 중에 도 13(b)에 나타내는 바와 같은 파형의 전류가 흐른다. 즉, IGBT(96)의 게이트에 입력되는 펄스신호가 온인 때에는 플래시램프(FL)의 유리관(92) 내에 흐르는 전류치가 증가하고, 오프인 때에는 전류치가 감소한다. 또, 각(各) 펄스에 대응하는 개개의 전류 파형은 코일(94)의 정수(定數)에 의해 규정된다.
도 13(b)에 나타내는 바와 같은 파형의 전류가 흘러 플래시램프(FL)가 발광한다. 플래시램프(FL)의 발광 출력은, 플래시램프(FL)에 흐르는 전류에 거의 비례한다. 따라서 플래시램프(FL)의 발광 출력의 출력 파형(프로파일)은 도 14에 나타내는 바와 같은 패턴으로 된다. 도 14에 나타내는 바와 같은 플래시램프(FL)로부터의 출력 파형으로, 지지부(7)에 지지된 반도체 웨이퍼(W)에 광 조사가 행해진다.
IGBT(96)를 사용함이 없이 플래시램프(FL)를 발광시킨 경우에는, 콘덴서(93)에 축적되어 있던 전하가 1회의 발광으로 소비되어, 플래시램프(FL)로부터의 출력 파형은 폭이 0.1 밀리초 내지 10 밀리초 정도의 싱글 펄스로 된다. 이에 대해, 본 실시형태에서는, 회로 중에 스위칭소자인 IGBT(96)를 접속하여 그 게이트에 도 13(a)과 같은 펄스신호를 출력함으로써, 콘덴서(93)로부터 플래시램프(FL)로의 전하 공급을 IGBT(96)에 의해 단속하여 플래시램프(FL)에 흐르는 전류를 제어하고 있다. 그 결과, 말하자면 플래시램프(FL)의 발광이 초퍼 제어되게 되고, 콘덴서(93)에 축적된 전하가 분할해서 소비되어, 극히 짧은 시간 동안에 플래시램프(FL)가 점멸을 반복한다. 또, 도 13(b)에 나타내는 바와 같이, 전류치가 완전히 "0"으로 되기 전에 다음 펄스가 IGBT(96)의 게이트에 인가되어 전류치가 다시 한번 증가하기 때문에, 플래시램프(FL)가 점멸을 반복하고 있는 동안도 발광 출력이 완전히 "0"으로 되는 것은 아니다.
도 14에 나타내는 광의 출력 파형은, 2단계 광 조사를 행하고 있는 것으로 간주할 수 있다. 즉, 플래시램프(FL)가 발광을 개시한 시각 t21으로부터 발광 출력이 최대로 되는 시각 t22까지의 제1 조사와, 시각 t22으로부터 시각 t23에 걸쳐 발광 출력이 서서히 저하하는 제2 조사에 의해 구성되는 2단 조사를 행하고 있다.
더 상세히 기술하면, 우선 펄스발생기(31)가 IGBT(96)의 게이트에 비교적 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)를 단속적으로 인가함으로써, IGBT(96)가온/오프를 반복하여 플래시램프(FL)를 포함하는 회로에 전류가 흐른다. 이 단계에서는, 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)가 IGBT(96)의 게이트에 인가되기 때문에, IGBT(96)의 온 시간이 오프 시간보다 길어져, 플래시램프(FL)에 흐르는 전류는 전체 개관(槪觀)으로서는 증대하는 형태인 톱니 파형으로 된다(도 13(b)의 전단). 이러한 파형의 전류가 흘러 플래시램프(FL)는, 시각 t21으로부터 시각 t22을 향해 발광 출력이 증대하는 제1 조사를 행한다.
다음으로, 펄스발생기(31)가 IGBT(96)의 게이트에 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)를 단속적으로 인가한다. 이 단계에서는, 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)가 IGBT(96)의 게이트에 인가되기 때문에, 상기와는 반대로 IGBT(96)의 온 시간이 오프 시간보다 짧아져, 플래시램프(FL)에 흐르는 전류는 전체 개관으로서는 서서히 감소하는 형태인 톱니 파형으로 된다(도 13(b)의 후단). 이러한 파형의 전류가 흘러 플래시램프(FL)는, 시각 t22으로부터 시각 t23을 향해 발광 출력이 서서히 저하하는 형태인 제2 조사를 행한다.
도 14에 나타내는 바와 같은 2단계 광 조사를 반도체 웨이퍼(W)에 대해 행함으로써, 반도체 웨이퍼(W)의 표면 온도는 예비가열온도(T1)로부터 목표온도(T2)로까지 승온하며, 그 온도 프로파일은 도 15에 나타내는 바와 같은 패턴으로 된다. 더 상세하게는, 시각 t21으로부터 시각 t22까지의 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 예비가열온도(T1)로부터 목표온도(T2)로까지 승온한다(스텝 S6). 목표온도(T2)는 게이트의 고유전율막(117)의 결정화를 촉진할 수 있는 1000℃ 이상 1200℃ 이하이며, 본 실시형태에서는 1100℃로 하고 있다. 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 승온하는 시각 t21으로부터 시각 t22까지의 시간은 3 밀리초 이상 1 초 이하이다.
또한, 시각 t22으로부터 시각 t23까지의 제2 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 유지된다(스텝 S7). 반도체 웨이퍼(W)의 표면 온도가 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 유지되는 시각 t22으로부터 시각 t23까지의 시간은 3 밀리초 이상 1 초 이하이다. 또, 도 12의 시각 스케일은 초(秒)임에 대해, 도 15의 시각 스케일은 밀리초이기 때문에, 도 15의 t21로부터 t23은 모두 도 12에서는 t2에 실질적으로 중첩되어 표시되는 것이다.
플래시램프(FL)에 의한 제2 조사가 종료하면, IGBT(96)가 오프 상태로 되어 플래시램프(FL)의 발광이 정지하고(스텝 S8), 반도체 웨이퍼(W)의 표면 온도는 목표온도(T2)로부터 급속히 강온(降溫)한다. 도 12로 돌아와, 제2 조사가 종료한 후, 소정 시간이 경과한 시각 t3에 할로겐램프(HL)가 소등한다(스텝 S9). 이에 의해, 반도체 웨이퍼(W)가 예비가열온도(T1)로부터의 강온을 개시한다. 또한, 할로겐램프(HL)가 소등함과 동시에, 셔터기구(2)가 셔터판(21)을 할로겐가열부(4)와 챔버(6) 사이의 차광위치에 삽입한다. 할로겐램프(HL)가 소등해도, 곧바로 필라멘트와 관벽(管壁)의 온도가 저하하는 것은 아니고, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되어, 이것이 반도체 웨이퍼(W)의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐램프(HL)로부터 열처리공간(65)에 방사되는 복사열이 차단되게 되어, 반도체 웨이퍼(W)의 강온 속도를 높일 수 있다.
또한, 셔터판(21)이 차광위치에 삽입된 시점에서 방사 온도계(120)에 의한 온도측정을 개시한다. 즉, 지지부(7)에 지지된 반도체 웨이퍼(W)의 하면으로부터 서셉터(74)의 개구부(78)를 통해 방사된 적외광의 강도를 방사 온도계(120)가 측정하여 강온 중인 반도체 웨이퍼(W)의 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다.
소등 직후의 고온의 할로겐램프(HL)로부터는 다소의 방사광이 계속 방사되는 것이지만, 방사 온도계(120)는 셔터판(21)이 차광위치에 삽입되어 있을 때에 반도체 웨이퍼(W)의 온도 측정을 행하기 때문에, 할로겐램프(HL)로부터 챔버(6) 내의 열처리공간(65)으로 향하는 방사광은 차광된다. 따라서 방사 온도계(120)는 외란광의 영향을 받음이 없이, 서셉터(74)에 지지된 반도체 웨이퍼(W)의 온도를 정확하게 측정할 수 있다.
제어부(3)는, 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온했는지 아닌지를 감시한다. 그리고 반도체 웨이퍼(W)의 온도가 소정 이하로까지 강온한 후, 이재기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재동작위치로 수평이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 계속해서, 게이트밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되어, 리프트 핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송로봇에 의해 반출되고(스텝 S10), 열처리장치(1)에서의 반도체 웨이퍼(W)의 가열 처리가 완료한다.
본 실시형태에서는, 게르마늄 농도가 상대적으로 저농도인 실리콘 게르마늄(113)의 양측을 고농도인 실리콘 게르마늄(114)에 끼워넣은 실리콘 게르마늄층(115)을 반도체 웨이퍼(W) 상에 형성하고 있다. 그리고 저농도의 실리콘 게르마늄(113) 상에 이산화규소 막(116)을 사이에 두고 고유전율막(117)을 형성하고 있다.
저농도의 실리콘 게르마늄(113)과 고농도의 실리콘 게르마늄(114)에서는 격자 정수(定數)가 다르기 때문에, 실리콘 게르마늄층(115)에 변형이 발생한다. 그리고 그 변형에 기인하여 실리콘 게르마늄층(115)에는 내측으로 향하는(양측의 실리콘 게르마늄(114)으로부터 내측의 실리콘 게르마늄(113)으로 향하는) 응력이 발생한다. 이러한 응력이 작용함으로써 소스ㆍ드레인에 의해 전류가 흐르기 쉬워진다.
그 한편, MOCVD 등에 의해 비교적 저온에서 퇴적된 고유전율막(117)의 결정성은 높지 않다. 이 때문에, 고유전율막(117)을 1000℃ 이상에서 어닐링하여 결정화를 촉진시킬 필요가 있지만, 이것을 스파이크 어닐 등에 의해 행하면 실리콘 게르마늄층(115)의 변형이 완화되어 작용하는 응력이 저하한다.
그래서 본 실시형태에서는, 실리콘 게르마늄층(115)에 고유전율막(117)을 형성한 반도체 웨이퍼(W)를 열처리장치(1)에 반입하여, 플래시램프(FL)로부터의 플래시광 조사에 의해 가열하고 있다. 플래시광 조사에 앞서, 반도체 웨이퍼(W)를 600℃ 이상 900℃ 이하의 예비가열온도(T1)로까지 승온하여 예비가열을 행하고 있다. 예비가열온도(T1)를 900℃ 이하로 하고 있는 것은, 실리콘 게르마늄층(115)의 이완을 방지하기 위해서이다.
플래시광 조사시에는, 우선, IGBT(96)의 게이트에 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)를 단속적으로 인가함으로써, 플래시램프(FL)의 발광 출력을 3 밀리초 이상 1 초 이하의 시간을 들여 제로로부터 최대치에까지 도달시키는 제1 조사를 행하고 있다. 그리고 이러한 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 예비가열온도(T1)로부터 목표온도(T2)로까지 3 밀리초 이상 1 초 이하로 승온하고 있다(본 실시형태에서는 300℃ 승온하고 있다).
반도체 웨이퍼(W)의 표면 온도가 목표온도(T2)로까지 승온됨으로써, 고유전율막(117)의 결정화가 촉진된다. 또한, 3 밀리초 이상의 시간을 들여 반도체 웨이퍼(W)의 표면 온도를 예비가열온도(T1)로부터 목표온도(T2)까지 승온하기 때문에, 반도체 웨이퍼(W)의 표면에 형성되어 있는 디바이스(게이트전극(118) 등)에 프로세스 손상이 생기는 것을 방지할 수 있다. 또한, 이 승온 시간이 1 초보다 길면, 실리콘 게르마늄층(115)의 변형이 완화되어 응력이 저하할 우려가 있다. 이러한 이유에 의해, 반도체 웨이퍼(W)의 표면 온도를 예비가열온도(T1)로부터 목표온도(T2)로까지 승온하는 승온 시간은 3 밀리초 이상 1 초 이하로 하고 있다.
계속해서, 반도체 웨이퍼(W)의 표면이 예비가열온도(T1)로부터 목표온도(T2)로까지 승온한 후, IGBT(96)의 게이트에 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)를 단속적으로 인가함으로써, 플래시램프(FL)의 발광 출력을 3 밀리초 이상 1 초 이하의 시간을 들여 최대치로부터 서서히 저하시키는 제2 조사를 행하고 있다. 그리고 이러한 제2 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 1 초 이하 유지하고 있다.
반도체 웨이퍼(W)의 표면 온도를 목표온도(T2) 근방에 3 밀리초 이상 1 초 이하 유지함으로써, 고유전율막(117)의 결정화가 더 촉진된다. 반도체 웨이퍼(W)의 표면 온도를 목표온도(T2) 근방에 유지하는 시간은 1 초 미만이기 때문에, 실리콘 게르마늄층(115)의 이완을 억제하면서, 고유전율막(117)의 결정화를 촉진할 수 있다. 반도체웨이퍼(W)의 표면 온도를 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 유지하는 시간이 3 밀리초 미만이면, 고유전율막(117)의 결정화가 불충분하게 될 우려가 있다. 또한, 이 유지 시간이 1 초를 넘으면, 실리콘 게르마늄층(115)의 변형이 완화될 우려가 있다. 이러한 이유에 의해, 반도체 웨이퍼(W)의 표면 온도를 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 유지하는 시간은 3 밀리초 이상 1 초 이하로 하고 있다.
또한, 반도체 웨이퍼(W)의 표면 온도를 목표온도(T2) 근방에 3 밀리초 이상 1 초 이하 유지함으로써, 고유전율막(117)과 이산화규소 막(116) 사이의 계면(界面) 평탄도(平坦度)를 높일 수 있다. 또한, 반도체 웨이퍼(W)의 표면 온도를 목표온도(T2) 근방에 3 밀리초 이상 유지하고 있기 때문에, 급격한 승강 온도에 기인한 결정(結晶) 속의 전자 트랩의 발생을 방지할 수 있다.
또한, 반도체 웨이퍼(W)의 표면 온도를 목표온도(T2)로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 1 초 이하 유지하는 온도유지공정을 마련함으로써, 목표온도(T2)에 도달한 후에 즉각 표면 온도가 강온하는 경우와 비교하여, 반도체 웨이퍼(W)에 있어서의 열전도 등의 시뮬레이션이 용이해진다. 그 결과, 가열 처리에 의해 생기는 모든 현상을 더 정확하게 해석할 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 여러 가지 변경을 행하는 것이 가능하다. 예를 들면, 상기 실시형태에서는, 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 예비가열온도(T1)로부터 목표온도(T2)로까지 승온하고, 뒤따르는 제2 조사에 의해 표면 온도를 목표온도(T2) 근방에 유지하도록 하고 있었지만, 이 제2 조사에 의한 유지 온도는 목표온도(T2)로 한정되는 것은 아니다. 예를 들면, 반도체 웨이퍼(W)의 표면 온도가 목표온도(T2)에 도달한 후, 약간의 간격을 두고 표면 온도가 목표온도(T2)로부터 50℃～200℃ 저하한 시점에서 제2 조사를 개시하여, 그 저하한 온도(제2 목표온도)로부터 ±25℃ 이내의 범위 내에 반도체 웨이퍼(W)의 표면 온도를 유지하도록 해도 좋다.
또한, 상기 실시형태에서는, 반도체 웨이퍼(W)에 실리콘 게르마늄층을 형성하고 있었지만, 이것 대신에 실리콘카바이드(SiC) 층을 형성하도록 해도 좋다.
또한, 펄스신호의 파형 설정은, 입력부(33)로부터 하나하나 자세히 펄스폭 등의 파라미터를 입력하는 것으로 한정되는 것은 아니고, 예를 들면, 오퍼레이터가 입력부(33)로부터 파형을 직접 그래픽으로 입력하도록 해도 좋고, 이전에 설정되어 자기 디스크 등의 기억부에 기억되고 있던 파형을 읽어내도록 해도 좋고, 혹은 열처리장치(1)의 외부로부터 다운로드하도록 해도 좋다.
또한, 상기 실시형태에서는, 펄스신호가 온으로 되는 타이밍과 동기하여 트리거전극(91)에 전압을 인가하도록 하고 있었지만, 트리거전압을 인가하는 타이밍은 이에 한정되는 것은 아니고, 펄스신호의 파형과는 관계없이 일정 간격으로 인가하도록 해도 좋다. 또한, 펄스신호의 간격이 짧아, 어떤 펄스에 의해 플래시램프(FL)를 흐른 전류의 전류치가 소정치 이상 남아 있는 상태에서 다음 펄스에 의해 통전을 개시되도록 한 경우이면, 그대로 플래시램프(FL)에 전류가 계속 흐르기 때문에, 펄스마다 트리거전압을 인가할 필요는 없다. 상기 실시형태의 도 13(a)과 같이, 펄스신호의 모든 펄스 간격이 소정치보다 짧은 경우에는, 최초의 펄스가 인가된 때에만 트리거전압을 인가하도록 해도 좋고, 그 후는 트리거전압을 인가하지 않고도 IGBT(96)의 게이트에 도 13(a)의 펄스신호를 출력하는 것만으로 도 13(b)과 같은 전류 파형을 형성할 수 있다. 즉, 펄스신호가 온으로 될 때, 플래시램프(FL)에 전류가 흐르는 타이밍이면, 트리거전압의 인가 타이밍은 임의이다.
또한, 상기 실시형태에서는, 스위칭소자로서 IGBT(96)를 이용하고 있었지만, 이것 대신에 게이트에 입력된 신호 레벨에 따라 회로를 온/오프 할 수 있는 다른 트랜지스터를 이용하도록 해도 좋다. 물론, 플래시램프(FL)의 발광에는 상당히 많은 전력이 소비되기 때문에, 대전력 취급에 적합한 IGBT나 GTO(Gate Turn Off) 사이리스터를 스위칭소자로서 채용하는 것이 바람직하다.
또한, 플래시램프(FL)로부터의 다단계 광 조사를 행할 수 있으면, 도 8과는 다른 회로 구성이어도 좋다. 예를 들면, 코일 정수가 다른 복수의 전력공급회로를 하나의 플래시램프(FL)에 접속하도록 해도 좋다. 또한, 다단계 광 조사를 행할 수 있으면, 광원으로서는 플래시램프(FL)로 한정되는 것은 아니고, 조사(照射) 시간이 1 초 이하인 광 조사가 가능한 것이면 좋고, 예를 들면 레이저이어도 좋다.
또, 상기 실시형태에서는, 플래시가열부(5)에 30개의 플래시램프(FL)를 구비하도록 하고 있었지만, 이에 한정되는 것은 아니고, 플래시램프(FL)의 개수는 임의의 개수로 할 수 있다. 또한, 플래시램프(FL)는 크세논 플래시램프로 한정되는 것은 아니고, 크립톤 플래시램프이어도 좋다. 또한, 할로겐가열부(4)에 구비하는 할로겐램프(HL)의 개수도 40개로 한정되는 것은 아니고, 임의의 개수로 할 수 있다.
또한, 상기 실시형태에서는, 할로겐램프(HL)로부터의 할로겐광 조사에 의해 반도체 웨이퍼(W)를 예비가열하도록 하고 있었지만, 예비가열 수법은 이에 한정되는 것은 아니고, 핫 플레이트에 재치함으로써 반도체 웨이퍼(W)를 예비가열하도록 해도 좋다.
또한, 본 발명에 관계되는 열처리장치에 의해 처리 대상이 되는 기판은 반도체 웨이퍼로 한정되는 것은 아니고, 액정표시장치 등의 플랫 패널 디스플레이에 이용하는 유리 기판과 태양전지용 기판이어도 좋다.
1 열처리장치
2 셔터기구
3 제어부
4 할로겐가열부
5 플래시가열부
6 챔버
7 지지부
10 이재기구
21 셔터판
22 슬라이드구동기구
31 펄스발생기
32 파형설정부
33 입력부
61 챔버 측부
62 오목부
63 상측 챔버창
64 하측 챔버창
65 열처리공간
74 서셉터
91 트리거전극
92 유리관
93 콘덴서
94 코일
96 IGBT
97 트리거회로
111 기재
113, 114 실리콘 게르마늄
115 실리콘 게르마늄층
117 고유전율막
118 게이트전극
FL 플래시램프
HL 할로겐램프
W 반도체 웨이퍼

Claims (8)

  1. 실리콘 게르마늄층에 고유전율막(高誘電率膜)을 형성한 기판을 가열하여 상기 고유전율막의 결정화(結晶化)를 촉진하는 열처리방법에 있어서,
    제1 게르마늄 농도의 실리콘 게르마늄의 양측을 상기 제1 게르마늄 농도보다 고농도인 제2 게르마늄 농도의 실리콘 게르마늄에 끼워넣은 실리콘 게르마늄층을 기판상에 형성하는 기층형성공정(基層形成工程)과,
    상기 제1 게르마늄 농도의 실리콘 게르마늄 상에 이산화규소 막을 형성하고, 해당 이산화규소 막 상에 고유전율막을 형성하는 고유전율막형성공정과,
    상기 고유전율막이 형성된 상기 기판을 소정의 예비가열온도로 가열하는 예비가열공정과,
    상기 기판에 광(光)을 조사(照射)함으로써 상기 기판의 표면 온도를 상기 예비가열온도로부터 목표온도까지 3 밀리초(秒) 이상 1 초 이하로 승온(昇溫)하는 승온공정과,
    상기 승온공정 후, 상기 기판에 광을 조사함으로써 상기 기판의 표면 온도를 상기 목표온도로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 1 초 이하 유지하는 온도유지공정,
    을 구비하는 것을 특징으로 하는 열처리방법.
  2. 제1항에 있어서,
    상기 예비가열온도는 600℃ 이상 900℃ 이하이며,
    상기 목표온도는 1000℃ 이상 1200℃ 이하인 것을 특징으로 하는 열처리방법.
  3. 제1항에 있어서,
    상기 승온공정 및 상기 온도유지공정에서는, 플래시램프로부터 상기 기판에 플래시광을 조사하는 것을 특징으로 하는 열처리방법.
  4. 제3항에 있어서,
    상기 승온공정 및 상기 온도유지공정에서는, 콘덴서로부터 상기 플래시램프로의 전하(電荷) 공급을 스위칭소자에 의해 단속(斷續)함으로써 상기 플래시램프의 발광(發光) 출력을 제어하는 것을 특징으로 하는 열처리방법.
  5. 제4항에 있어서,
    상기 스위칭소자의 게이트에 복수(複數)의 펄스를 인가함으로써 상기 콘덴서로부터 상기 플래시램프로의 전하 공급을 단속하는 것을 특징으로 하는 열처리방법.
  6. 제5항에 있어서,
    상기 스위칭소자는 절연 게이트 바이폴라 트랜지스터인 것을 특징으로 하는 열처리방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 고유전율막 상에, 티타늄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈륨, 몰리브덴, 텅스텐으로 이루어지는 군(群)으로부터 선택되는 1종 이상의 금속을 포함하는 게이트전극을 형성하는 게이트전극형성공정을 더 구비하는 것을 특징으로 하는 열처리방법.
  8. 제7항에 있어서,
    상기 고유전율막은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 하는 열처리방법.
KR1020120099321A 2011-09-26 2012-09-07 열처리방법 KR101380436B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-209552 2011-09-26
JP2011209552A JP6026090B2 (ja) 2011-09-26 2011-09-26 熱処理方法

Publications (2)

Publication Number Publication Date
KR20130033296A true KR20130033296A (ko) 2013-04-03
KR101380436B1 KR101380436B1 (ko) 2014-04-01

Family

ID=47911720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120099321A KR101380436B1 (ko) 2011-09-26 2012-09-07 열처리방법

Country Status (4)

Country Link
US (1) US8623750B2 (ko)
JP (1) JP6026090B2 (ko)
KR (1) KR101380436B1 (ko)
TW (1) TWI467661B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106862A (ko) * 2017-03-17 2018-10-01 가부시키가이샤 스크린 홀딩스 열처리 장치 및 방사 온도계의 측정 위치 조정 방법
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6472247B2 (ja) 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
JP6560550B2 (ja) 2015-07-06 2019-08-14 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6654374B2 (ja) 2015-08-17 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10121683B2 (en) 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
JP6799960B2 (ja) 2016-07-25 2020-12-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6839940B2 (ja) 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
US10811290B2 (en) * 2018-05-23 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for inspection stations
JP6654716B2 (ja) * 2019-01-21 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015739A (ja) * 1999-06-30 2001-01-19 Nec Corp ゲート絶縁膜とその製造方法
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
JP3648466B2 (ja) * 2001-06-29 2005-05-18 株式会社東芝 電界効果トランジスタ、半導体基板、電界効果トランジスタの製造方法及び半導体基板の製造方法
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4411907B2 (ja) * 2003-08-29 2010-02-10 セイコーエプソン株式会社 半導体装置の製造方法
US7102141B2 (en) * 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
TWI237867B (en) * 2004-10-29 2005-08-11 Taiwan Semiconductor Mfg Method of improving to deposit dielectric
JPWO2007091302A1 (ja) 2006-02-07 2009-06-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE102006025408B4 (de) * 2006-05-31 2011-05-05 Globalfoundries Inc. Verfahren zur Steigerung des Transistorsleitungsvermögens durch Dotierstoffaktivierung nach der Silizidierung
WO2008131513A1 (en) * 2007-05-01 2008-11-06 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP5465373B2 (ja) 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
JP2009252895A (ja) 2008-04-03 2009-10-29 Toshiba Corp 半導体装置及びその製造方法
JP5346484B2 (ja) * 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5356725B2 (ja) 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
KR20080084833A (ko) * 2008-07-16 2008-09-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2010282991A (ja) * 2009-06-02 2010-12-16 Renesas Electronics Corp 半導体装置
JP2011009412A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
JP5401244B2 (ja) 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP2011187478A (ja) * 2010-03-04 2011-09-22 Toshiba Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106862A (ko) * 2017-03-17 2018-10-01 가부시키가이샤 스크린 홀딩스 열처리 장치 및 방사 온도계의 측정 위치 조정 방법
US10784127B2 (en) 2017-03-17 2020-09-22 SCREEN Holdings Co., Ltd. Method of adjusting measurement position of radiation thermometer and heat treatment apparatus
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon

Also Published As

Publication number Publication date
TW201320191A (zh) 2013-05-16
US20130078786A1 (en) 2013-03-28
JP6026090B2 (ja) 2016-11-16
JP2013073946A (ja) 2013-04-22
KR101380436B1 (ko) 2014-04-01
US8623750B2 (en) 2014-01-07
TWI467661B (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
KR101380436B1 (ko) 열처리방법
KR101821528B1 (ko) 열처리 방법 및 열처리 장치
JP5955658B2 (ja) 熱処理方法および熱処理装置
JP5507274B2 (ja) 熱処理方法および熱処理装置
JP6539568B2 (ja) 熱処理方法および熱処理装置
JP5951241B2 (ja) 熱処理方法および熱処理装置
JP5955670B2 (ja) 熱処理方法
JP5507227B2 (ja) 熱処理方法および熱処理装置
KR101389636B1 (ko) 열처리 방법
KR102051191B1 (ko) 결정 구조 제어 방법 및 열처리 방법
JP2017092099A (ja) 熱処理方法および熱処理装置
JP6814855B2 (ja) 熱処理方法
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5944152B2 (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 7