KR101389636B1 - 열처리 방법 - Google Patents

열처리 방법 Download PDF

Info

Publication number
KR101389636B1
KR101389636B1 KR1020120099151A KR20120099151A KR101389636B1 KR 101389636 B1 KR101389636 B1 KR 101389636B1 KR 1020120099151 A KR1020120099151 A KR 1020120099151A KR 20120099151 A KR20120099151 A KR 20120099151A KR 101389636 B1 KR101389636 B1 KR 101389636B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
flash
flash light
heat treatment
temperature
Prior art date
Application number
KR1020120099151A
Other languages
English (en)
Other versions
KR20130033957A (ko
Inventor
켄이치 요코우치
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Publication of KR20130033957A publication Critical patent/KR20130033957A/ko
Application granted granted Critical
Publication of KR101389636B1 publication Critical patent/KR101389636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 플래시광 조사시의 기판의 분열을 방지할 수 있는 열처리 방법을 제공한다.
그 해결수단으로서, 유지부(7)의 균열링(74)에 지지된 반도체 웨이퍼(W)의 상면에 플래시 램프로부터 제1 플래시광 조사를 행함으로써, 반도체 웨이퍼(W)를 균열링(74)으로부터 도약시켜 부상시키고 있다. 그리고, 반도체 웨이퍼(W)가 균열링(74)으로부터 부상하고 있는 동안에, 플래시 램프로부터 반도체 웨이퍼(W)의 상면에 제2 플래시광 조사를 행하고, 그 반도체 웨이퍼(W)의 상면의 온도를 처리 온도까지 승온시키고 있다. 반도체 웨이퍼(W)가 부상하여 어떠한 구속도 받지 않는 상태에서 제2 플래시광 조사를 행하기 때문에, 반도체 웨이퍼(W)의 분열을 방지할 수 있다.

Description

열처리 방법{HEAT TREATMENT METHOD FOR HEATING SUBSTRATE BY IRRADIATING SUBSTRATE WITH FLASH OF LIGHT}
본 발명은 반도체 웨이퍼나 액정표시장치용 유리 기판 등의 박판 형상의 정밀 전자 기판(이하, 간단히 「기판」이라고 칭함)에 대하여 플래시광을 조사(照射)함으로써 그 기판을 가열하는 열처리 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 불순물 도입은 반도체 웨이퍼 내에 pn접합을 형성하기 위한 필수 공정이다. 현재, 불순물 도입은 이온 주입법과 그 후의 어닐법에 의해 이루어지는 것이 일반적이다. 이온 주입법은 붕소(B), 비소(As), 인(P)이라고 하는 불순물의 원소를 이온화시켜 고가속 전압으로 반도체 웨이퍼에 충돌시켜 물리적으로 불순물 주입을 행하는 기술이다. 주입된 불순물은 어닐 처리에 의해 활성화된다. 이 때에, 어닐 시간이 수 초 정도 이상이면, 주입된 불순물이 열에 의해 깊게 확산되고, 그 결과 접합 깊이가 요구하는 것보다 너무 깊어져서 양호한 디바이스 형성에 지장이 생길 우려가 있다.
따라서, 극히 단시간에 반도체 웨이퍼를 가열하는 어닐 기술로서, 근년 플래시 램프 어닐(FLA)이 주목받고 있다. 플래시 램프 어닐은 크세논 플래시 램프(이하, 간단히 「플래시 램프」라고 하는 경우에는, 크세논 플래시 램프를 의미함)를 사용하여 반도체 웨이퍼의 표면에 플래시광을 조사함으로써, 불순물이 주입된 반도체 웨이퍼의 표면만을 극히 단시간(수 밀리초 이하)에 승온(昇溫)시키는 열처리 기술이다.
크세논 플래시 램프의 방사 분광 분포는 자외역(紫外域)으로부터 근적외역(近赤外域)이고, 종래의 할로겐 램프보다 파장이 짧고, 실리콘의 반도체 웨이퍼의 기초 흡수대(吸收帶)와 거의 일치하고 있다. 따라서, 크세논 플래시 램프로부터 반도체 웨이퍼에 플래시광을 조사하였을 때에는, 투과광이 적고 반도체 웨이퍼를 급속히 승온시키는 것이 가능하다. 또한, 수 밀리초 이하의 극히 단시간의 플래시광 조사이면, 반도체 웨이퍼의 표면 근방만을 선택적으로 승온시킬 수 있는 것도 판명되어 있다. 이 때문에, 크세논 플래시 램프에 의한 극히 단시간의 승온이라면, 불순물을 깊게 확산시키는 일 없이 불순물 활성화만을 실행할 수 있는 것이다.
이러한 크세논 플래시 램프를 사용한 열처리 장치로서 특허문헌 1에는, 반도체 웨이퍼의 표면측에 플래시 램프를 배치함과 함께 이면측에 열확산판과 가열 플레이트를 배치하고, 그들의 조합에 의해 소망한 열처리를 행하는 것이 개시되어 있다. 특허문헌 1에 개시된 열처리 장치에 있어서는, 열확산판 위에 반도체 웨이퍼를 재치(載置)하고, 가열 플레이트에 의해 반도체 웨이퍼를 어느 정도의 온도까지 예비 가열하고, 그 후 플래시 램프로부터의 플래시광 조사에 의해 소망한 처리 온도까지 승온시키고 있다.
일본특허공개 2003-289049호 공보
특허문헌 1에 개시되는 바와 같은 크세논 플래시 램프를 사용한 열처리 장치에 있어서는, 극히 높은 에너지를 갖는 플래시광을 순간적으로 반도체 웨이퍼의 표면에 조사하기 때문에, 일순간으로 반도체 웨이퍼의 표면온도가 급속히 상승하여, 웨이퍼 표면에 급격한 열팽창이 생겨서 반도체 웨이퍼가 변형되려고 한다. 그러나, 반도체 웨이퍼가 재치되어 있는 열확산판에 의해 그러한 변형이 방해되어, 반도체 웨이퍼에 구속 응력이 작용하는 결과로서 높은 확률로 웨이퍼 분열이 생길 우려가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 플래시광 조사시의 기판의 분열을 방지할 수 있는 열처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은 기판에 대하여 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법에 있어서, 지지부재로 기판을 지지하는 지지공정과, 상기 지지부재에 지지된 기판의 상면에 제1 플래시광을 조사함으로써, 상기 기판을 상기 지지부재로부터 도약시키는 도약공정과, 상기 기판이 도약하여 상기 지지부재로부터 부상(浮上)하고 있는 동안에, 상기 기판의 상면에 제2 플래시광을 조사하여 가열처리를 행하는 가열공정을 구비하는 것을 특징으로 한다.
또한, 청구항 2의 발명은 청구항 1의 발명에 따른 열처리 방법에 있어서, 상기 제1 플래시광의 강도는 상기 제2 플래시광의 강도보다 작은 것을 특징으로 한다.
또한, 청구항 3의 발명은 청구항 2의 발명에 따른 열처리 방법에 있어서, 상기 제1 플래시광의 조사와 상기 제2 플래시광의 조사의 간격은 1 밀리초 이상 500 밀리초 이하인 것을 특징으로 한다.
또한, 청구항 4의 발명은 청구항 1의 발명에 따른 열처리 방법에 있어서, 상기 지지부재는 링 형상을 갖는 것을 특징으로 한다.
본 발명에 의하면, 기판이 도약하여 지지부재로부터 부상하고 있는 동안에, 그 기판의 상면에 제2 플래시광을 조사하여 가열처리를 행하기 때문에, 제2 플래시광에 의해 기판이 변형되었더라도 다른 부재와의 접촉이 회피되어, 기판의 분열을 방지할 수 있다.
도 1은 본 발명에 따른 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는 유지부의 전체 외관을 나타내는 사시도이다.
도 3은 유지부를 상면에서 본 평면도이다.
도 4는 유지부를 측방에서 본 측면도이다.
도 5는 이동재치기구의 평면도이다.
도 6은 이동재치기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 플래시 램프의 구동 회로를 나타내는 도면이다.
도 9는 도 1의 열처리 장치에서의 반도체 웨이퍼의 처리 순서를 나타내는 플로우 차트이다.
도 10은 반도체 웨이퍼의 표면온도의 변화를 나타내는 도면이다.
도 11은 펄스 신호의 파형과 플래시 램프에 흐르는 전류와의 상관의 일례를 나타내는 도면이다.
도 12는 반도체 웨이퍼가 균열링으로부터 도약한 순간을 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 열처리 장치(1)의 구성을 나타내는 종단면도이다. 본 실시형태의 열처리 장치(1)는 기판으로서 φ300mm의 원판 형상의 반도체 웨이퍼(W)에 대하여 플래시광 조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐 장치이다. 열처리 장치(1)에 반입되기 전의 반도체 웨이퍼(W)에는, 불순물이 주입되어 있고, 열처리 장치(1)에 의한 가열처리에 의해 주입된 불순물의 활성화 처리가 실행된다.
열처리 장치(1)는 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)와, 셔터기구(2)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 함께, 하측에 할로겐 가열부(4)가 설치되어 있다. 또한, 열처리 장치(1)는 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부 사이에 반도체 웨이퍼(W)의 주고받기를 행하는 이동재치기구(10)를 구비한다. 또한, 열처리 장치(1)는 셔터기구(2), 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는 통 형상의 챔버 측부(61)의 상하에 석영제의 챔버 창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 대략 통형상을 갖고 있고, 상측 개구에는, 상측 챔버 창(63)이 장착되어 폐색되며, 하측 개구에는, 하측 챔버 창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버 창(63)은 석영에 의해 형성된 원판 형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또한, 챔버(6)의 상부를 구성하는 하측 챔버 창(64)도, 석영에 의해 형성된 원판 형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
　또한, 챔버 측부(61)의 내측의 벽면의 상부에는, 반사링(68)이 장착되며, 하부에는, 반사링(69)이 장착되어 있다. 반사링(68, 69)은 모두 링 형상으로 형성되어 있다. 상측의 반사링(68)은 챔버 측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사링(69)은 챔버 측부(61)의 하측으로부터 끼워넣어 도시 생략한 나사로 체결함으로써 장착된다. 즉, 반사링(68, 69)은 모두 착탈 가능하게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버 창(63), 하측 챔버 창(64), 챔버 측부(61) 및 반사링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사링(68)의 하단면과 반사링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는 챔버(6)의 내벽면에 수평 방향을 따라 링 형상으로 형성되어, 반도체 웨이퍼(W)를 유지하는 유지부(7)를 둘러싼다.
챔버 측부(61) 및 반사링(68, 69)은 강도와 내열성이 뛰어난 금속재료(예를 들면, 스테인레스강)로 형성되어 있다. 또한, 반사링(68, 69)의 내주면은 전해 니켈 도금에 의해 경면(鏡面)으로 이루어져 있다.
또한, 챔버 측부(61)에는, 챔버(6)에 대하여 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(노구(爐口))(66)가 형설(形設)되어 있다. 반송 개구부(66)는 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)에의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또한, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간으로 된다.
또한, 챔버(6)의 내벽 상부에는, 열처리 공간(65)에 처리 가스(본 실시형태에서는, 질소가스(N2))를 공급하는 가스공급구멍(81)이 형설되어 있다. 가스공급구멍(81)은 오목부(62)보다 상측 위치에 형설되어 있고, 반사링(68)에 형성되어 있어도 좋다. 가스공급구멍(81)은 챔버(6)의 측벽 내부에 링 형상으로 형성된 완충 공간(82)을 통하여 가스공급관(83)에 연통 접속되어 있다. 가스공급관(83)은 질소가스공급원(85)에 접속되어 있다. 또한, 가스공급관(83)의 경로 도중에는, 밸브(84)가 개재 삽입되어 있다. 밸브(84)가 개방되면, 질소가스공급원(85)으로부터 완충 공간(82)에 질소가스가 송급(送給)된다. 완충 공간(82)에 유입된 질소가스는 가스공급구멍(81)으로부터 유체 저항이 작은 완충 공간(82) 안을 퍼지도록 흘려서 가스공급구멍(81)으로부터 열처리 공간(65) 내로 공급된다.
한편, 챔버(6)의 내벽 하부에는, 열처리 공간(65) 내의 기체를 배기하는 가스배기구멍(86)이 형설되어 있다. 가스배기구멍(86)은 오목부(62)보다 하측 위치에 형설되어 있고, 반사링(69)에 형성되어 있어도 좋다. 가스배기구멍(86)은 챔버(6)의 측벽 내부에 링 형상으로 형성된 완충 공간(87)을 통하여 가스배기관(88)에 연통 접속되어 있다. 가스배기관(88)은 배기부(190)에 접속되어 있다. 또한, 가스배기관(88)의 경로 도중에는, 밸브(89)가 개재 삽입되어 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스배기구멍(86)으로부터 완충 공간(87)을 거쳐 가스배기관(88)으로 배출된다. 또한, 가스공급구멍(81) 및 가스배기구멍(86)은 챔버(6)의 둘레 방향을 따라 복수 형성되어 있어도 좋고, 슬릿 형상의 것이어도 좋다. 또한, 질소가스공급원(85) 및 배기부(190)는 열처리 장치(1)에 설치된 기구이라도 좋고, 열처리 장치(1)가 설치되는 공장의 유틸리티이어도 좋다.
또한, 반송 개구부(66)의 선단(先端)에도 열처리 공간(65) 내의 기체를 배출하는 가스배기관(191)이 접속되어 있다. 가스배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
도 2는 유지부(7)의 전체 외관을 나타내는 사시도이다. 또한, 도 3은 유지부(7)를 상면에서 본 평면도이며, 도 4는 유지부(7)를 측방에서 본 측면도이다. 유지부(7)는 기대(基臺)링(71), 연결부(72) 및 균열링(74)을 구비하여 구성된다. 기대링(71), 연결부(72) 및 균열링(74)은 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.
기대링(71)은 원환(圓環) 형상의 석영 부재이다. 기대링(71)은 오목부(62)의 저면에 재치됨으로써, 챔버(6)의 벽면에 지지된다(도 1 참조). 원환 형상을 갖는 기대링(71)의 상면에, 그 둘레 방향을 따라 복수의 연결부(72)(본 실시형태에서는, 4개)가 입설(立設)된다. 연결부(72)도 석영의 부재이며, 용접에 의해 기대링(71)에 고착된다. 또한, 기대링(71)의 형상은 원환 형상으로부터 일부가 누락된 원호 형상이어도 좋다.
원환 형상의 균열링(74)은 기대링(71)에 설치된 4개의 연결부(72)에 의해 지지지된다. 균열링(74)은 석영으로 형성된 원환 형상의 판상(板狀)부재이다. 균열링(74)의 외경은 반도체 웨이퍼(W)의 직경(본 실시형태에서는, 300mm)보다 크고, 내경은 반도체 웨이퍼(W)의 직경보다 작다. 즉, 균열링(74)은 반도체 웨이퍼(W)의 주연부(周緣部)를 지지할 수 있다.
기대링(71)에 입설된 4개의 연결부(72)와 균열링(74)의 하면이 용접에 의해 고착된다. 즉, 균열링(74)과 기대링(71)는 연결부(72)에 의해 고정적으로 연결되어 있고, 유지부(7)는 석영의 일체 성형부재로 된다. 이러한 유지부(7)의 기대링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에서는, 원환 형상의 균열링(74)은 수평 자세(법선이 연직 방향과 일치하는 자세)로 된다. 도 4에 도시하는 바와 같이, 챔버(6)에 반입된 반도체 웨이퍼(W)는 챔버(6)에 장착된 유지부(7)의 균열링(74)에 의해 그 하면 주연부가 지지되어 수평 자세로 유지된다. 원환 형상의 균열링(74)에 유지된 반도체 웨이퍼(W)의 주연부를 제외한 하면은 개방되어 있다.
또한, 챔버(6)에 장착된 유지부(7)의 근방에는, 방사(放射) 온도계(120) 및 열전대를 사용한 접촉식 온도계(130)가 설치되어 있다. 도 2에 도시하는 바와 같이, 접촉식 온도계(130)의 프로브 선단부는 원환 형상의 균열링(74)의 원형 개구부를 통하여 반도체 웨이퍼(W)의 하면에 접촉된다. 또한, 방사 온도계(120)는 반도체 웨이퍼(W)의 하면으로부터 균열링(74)의 원형 개구부를 통과하여 방사되는 방사광(적외광)을 수광하여, 그 방사광의 강도로부터 반도체 웨이퍼(W)의 온도를 측정한다. 또한, 후술하는 이동재치기구(10)의 리프트 핀(12)도 반도체 웨이퍼(W)의 주고받기를 위해 균열링(74)의 원형 개구부를 상하 방향으로 통과한다.
도 5는 이동재치기구(10)의 평면도이다. 또한, 도 6은 이동재치기구(10)의 측면도이다. 이동재치기구(10)는 2개의 이동재치아암(11)을 구비한다. 이동재치아암(11)은 대체로 링 형상의 오목부(62)를 따르는 원호형상으로 이루어져 있다. 각각의 이동재치아암(11)에는, 2개의 리프트 핀(12)이 입설되어 있다. 각 이동재치아암(11)은 수평이동기구(13)에 의해 수평면 내에서 회동 가능하게 되어 있다. 수평이동기구(13)는 한 쌍의 이동재치아암(11)을 유지부(7)에 대하여 반도체 웨이퍼(W)의 이동 재치를 행하는 이동재치 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 웨이퍼(W)와 평면에서 보아 겹치지 않는 퇴피 위치(도 5의 2점쇄선 위치) 사이로 수평 이동시킨다. 수평이동기구(13)로서는, 개별의 모터에 의해 각 이동재치아암(11)을 각각 회동시키는 것이어도 좋고, 링크기구를 이용하여 1개의 모터에 의해 한 쌍의 이동재치아암(11)을 연동시켜 회동시키는 것이어도 좋다.
또한, 한 쌍의 이동재치아암(11)은 승강기구(14)에 의해 수평이동기구(13)와 함께 승강 이동된다. 승강기구(14)가 한 쌍의 이동재치아암(11)을 이동재치 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 균열링(74)의 원형 개구부를 통과하고, 리프트 핀(12)의 상단이 균열링(74)의 상면으로부터 돌출한다. 한편, 승강기구(14)가 한 쌍의 이동재치아암(11)을 이동재치 동작 위치에서 하강시켜 리프트 핀(12)를 균열링(74)보다 아래쪽으로 내리고, 수평이동기구(13)가 한 쌍의 이동재치아암(11)을 벌리도록 이동시키면 각 이동재치아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이동재치아암(11)의 퇴피 위치는 유지부(7)의 기대링(71)의 바로 위쪽이다. 기대링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이동재치아암(11)의 퇴피 위치는 오목부(62)의 내측으로 된다. 또한, 이동재치기구(10)의 구동부(수평이동기구(13) 및 승강기구(14))가 설치되어 있는 부위의 근방에도 도시 생략한 배기기구가 설치되어 있어, 이동재치기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 돌아와서, 챔버(6)의 위쪽에 설치된 플래시 가열부(5)는 케이스(51)의 내측에, 복수 라인(본 실시형태에서는, 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 위쪽을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또한, 플래시 가열부(5)의 케이스(51)의 저부에는, 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은 석영에 의해 형성된 판상의 석영창이다. 플래시 가열부(5)가 챔버(6)의 위쪽에 설치됨으로써, 램프광 방사창(53)이 상측 챔버 창(63)과 서로 대향 하게 된다. 플래시 램프(FL)는 챔버(6)의 위쪽으로부터 램프광 방사창(53) 및 상측 챔버 창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 길이가 긴 원통 형상을 갖는 봉상(棒狀) 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면(主面)을 따라(즉 수평 방향을 따라) 서로 평행하게 되도록 평면 형상으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해 형성되는 평면도 수평면이다.
도 8은 플래시 램프(FL)의 구동 회로를 나타내는 도면이다. 같은 도면에 도시하는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시 램프(FL)와, IGBT(절연 게이트 바이폴라 트랜지스터)(96)이 직렬로 접속되어 있다. 또한, 도 8에 도시하는 바와 같이, 제어부(3)는 펄스발생기(31) 및 파형설정부(32)를 구비함과 함께, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치 패널 등의 여러 가지의 공지의 입력 기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 기초하여 파형설정부(32)가 펄스 신호의 파형을 설정하고, 그 파형에 따라 펄스발생기(31)가 펄스 신호를 발생한다.
플래시 램프(FL)는 그 내부에 크세논 가스가 봉입되어 그 양단부에 양극 및 음극이 배치된 봉상의 유리관(방전관)(92)과, 그 유리관(92)의 외주면상에 부설(付設)된 트리거 전극(91)을 구비한다. 콘덴서(93)에는, 전원유닛(95)에 의해 소정의 전압이 인가되어 그 인가 전압(충전 전압)에 따른 전하가 충전된다. 또한, 트리거 전극(91)에는, 트리거 회로(97)로부터 고전압을 인가할 수 있다. 트리거 회로(97)가 트리거 전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 조립한 바이폴라 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭 소자이다. IGBT(96)의 게이트에는, 제어부(3)의 펄스발생기(31)로부터 펄스 신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(High 전압)이 인가되면 IGBT(96)가 온 상태로 되고, 소정치 미만의 전압(Low 전압)이 인가되면 IGBT(96)가 오프 상태로 된다. 이와 같이 하여, 플래시 램프(FL)를 포함한 구동 회로는, IGBT(96)에 의해 온·오프된다. IGBT(96)가 온·오프함으로써 플래시 램프(FL)와 대응하는 콘덴서(93)의 접속이 단속된다.
콘덴서(93)가 충전된 상태에서 IGBT(96)가 온 상태로 되어 유리관(92)의 양단 전극에 고전압이 인가되었더라도, 크세논 가스는 전기적으로는, 절연체이므로, 통상 상태에서는, 유리관(92) 내에 전기는 흐르지 않는다. 그러나, 트리거 회로(97)가 트리거 전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는, 양단 전극간의 방전에 의해 유리관(92) 내에 전류가 순간적으로 흘러, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
또한, 도 1의 리플렉터(52)는 복수의 플래시 램프(FL)의 위쪽에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은 복수의 플래시 램프(FL)로부터 출사된 광을 유지부(7)측에 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있고, 그 표면(플래시 램프(FL)에 접하는 측의 면)은 블라스트 처리에 의해 조면화(粗面化) 가공이 실시되어 이지(梨地) 모양을 나타낸다.
챔버(6)의 아래쪽에 설치된 할로겐 가열부(4)의 내부에는, 복수 라인(본 실시형태에서는, 40개)의 할로겐 램프(HL)가 내장되어 있다. 복수의 할로겐 램프(HL)는 챔버(6)의 아래쪽으로부터 하측 챔버 창(64)을 통하여 열처리 공간(65)으로의 광조사를 행한다. 도 7은 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 본 실시형태에서는, 상하 2단에 각 20개씩의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는 길이가 긴 원통 형상을 갖는 봉상 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행하게 되도록 배치되고 있다. 따라서, 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또한, 도 7에 도시하는 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에서의 할로겐 램프(HL)의 배치 밀도가 높게 되어 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부가 할로겐 램프(HL)의 배치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광조사에 의한 가열시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 의해 많은 광량의 조사를 행할 수 있다.
또한, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자 모양으로 교차하도록 배열되어 있다. 즉, 상단의 각 할로겐 램프(HL)의 길이 방향과 하단의 각 할로겐 램프(HL)의 길이 방향이 직교 하도록 합계 40개의 할로겐 램프(HL)가 배치되어 있다.
할로겐 램프(HL)는 유리관 내부에 배치된 필라멘트에 통전(通電)시킴으로써 필라멘트를 백열화(白熱化)시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능하게 된다. 따라서, 할로겐 램프(HL)는 통상의 백열전구에 비해 수명이 길고 한편 강한 빛을 연속적으로 조사할 수 있다는 특성을 갖는다. 또한, 할로겐 램프(HL)는 봉상 램프이기 때문에 수명이 길고, 할로겐 램프(HL)를 수평 방향을 따라 배치함으로써 위쪽의 반도체 웨이퍼(W)에의 방사 효율이 뛰어나다.
또한, 도 1에 도시하는 바와 같이, 열처리 장치(1)는 할로겐 가열부(4) 및 챔버(6)의 측방에 셔터기구(2)를 구비한다. 셔터기구(2)는 셔터판(21) 및 슬라이드 구동기구(22)를 구비한다. 셔터판(21)은 할로겐광에 대하여 불투명한 판이며, 예를 들면 티탄(Ti)으로 형성되어 있다. 슬라이드 구동기구(22)는 셔터판(21)을 수평 방향을 따라 슬라이드 이동시켜, 할로겐 가열부(4)와 유지부(7) 사이의 차광 위치에 셔터판(21)을 삽입·이탈시킨다. 슬라이드 구동기구(22)가 셔터판(21)을 전진시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치(도 1의 2점쇄선 위치)에 셔터판(21)이 삽입되어, 하측 챔버 창(64)과 복수의 할로겐 램프(HL)가 차단된다. 이에 의해, 복수의 할로겐 램프(HL)로부터 열처리 공간(65)의 유지부(7)로 향하는 광은 차광된다. 반대로, 슬라이드 구동기구(22)가 셔터판(21)을 후퇴시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치로부터 셔터판(21)이 퇴출하여 하측 챔버 창(64)의 하부가 개방된다.
또한, 제어부(3)는 열처리 장치(1)에 설치된 상기 여러 가지의 동작기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 같다. 즉, 제어부(3)는 각종 연산 처리를 행하는 CPU, 기본 프로그램을 기억하는 읽어내기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에서의 처리가 진행된다. 또한, 도 8에 도시한 바와 같이, 제어부(3)는 펄스발생기(31) 및 파형설정부(32)를 구비한다. 위에서 설명한 바와 같이, 입력부(33)로부터의 입력 내용에 기초하여, 파형설정부(32)가 펄스 신호의 파형을 설정하고, 그에 따라 펄스발생기(31)가 IGBT(96)의 게이트에 펄스 신호를 출력한다.
상기 구성 이외에도 열처리 장치(1)는 반도체 웨이퍼(W)의 열처리시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉의 승온을 방지하기 위해, 여러 가지 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는, 수냉관(도시 생략)이 설치되어 있다. 또한, 할로겐 가열부(4) 및 플래시 가열부(5)는 내부에 기체류를 형성하여 배열(排熱)하는 공냉 구조로 되어 있다. 또한, 상측 챔버 창(63)과 램프광 방사창(53)과의 틈새에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버 창(63)을 냉각한다.
다음으로, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 처리 순서에 관하여 설명한다. 여기서 처리 대상이 되는 반도체 웨이퍼(W)는 이온 주입법에 의해 불순물(이온)이 첨가된 반도체 기판이다. 그 첨가된 불순물의 활성화가 열처리 장치(1)에 의한 플래시광 조사 가열처리(어닐)에 의해 실행된다. 이하에 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작기구를 제어함으로써 진행된다.
도 9는 열처리 장치(1)에서의 반도체 웨이퍼(W)의 처리 순서를 나타내는 플로우 차트이다. 먼저, 급기를 위한 밸브(84)가 개방됨과 함께, 배기용의 밸브(89, 192)가 개방되어 챔버(6) 내에 대한 급배기(給排氣)가 시작된다(단계 S1). 밸브(84)가 개방되면, 가스공급구멍(81)으로부터 열처리 공간(65)에 질소가스가 공급된다. 또한, 밸브(89)가 개방되면, 가스배기구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소가스가 아래쪽으로 흘러 열처리 공간(65)의 하부로부터 배기된다.
또한, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시 생략한 배기기구에 의해 이동재치기구(10)의 구동부 주변의 분위기도 배기된다. 또한, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 열처리시에는, 질소가스가 열처리 공간(65)에 계속적으로 공급되고, 그 공급량은 도 9의 처리 단계에 따라 적당히 변경된다.
이어서, 게이트 밸브(185)가 개방되어 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통하여 불순물 주입 후의 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다(단계 S2). 반송 로봇에 의해 반입된 반도체 웨이퍼(W)는 유지부(7)의 바로 위쪽 위치까지 진출하여 정지한다. 그리고, 이동재치기구(10)의 한 쌍의 이동재치아암(11)이 퇴피 위치로부터 이동재치 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 균열링(74)의 원형 개구부를 통하여 균열링(74)의 상면으로부터 돌출하여 반도체 웨이퍼(W)를 수취(受取)한다.
반도체 웨이퍼(W)가 리프트 핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하고, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이동재치아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이동재치기구(10)으로부터 유지부(7)의 균열링(74)에 주고 받아져 수평 자세로 유지된다. 반도체 웨이퍼(W)는 불순물 주입이 이루어진 표면을 상면으로 하여 균열링(74)에 유지된다. 또한, 도 4에 도시하는 바와 같이, 반도체 웨이퍼(W)는, 그 하면 주연부가 균열링(74)에 의해 지지되어 수평 자세로 유지된다. 균열링(74)의 아래쪽에까지 하강한 한 쌍의 이동재치아암(11)은 수평이동기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
반도체 웨이퍼(W)가 유지부(7)의 균열링(74)에 유지된 후, 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등하여 예비 가열(어시스트 가열)이 시작된다(단계 S3). 할로겐 램프(HL)로부터 출사된 할로겐광은 석영으로 형성된 하측 챔버 창(64)을 투과하여 반도체 웨이퍼(W)의 하면으로부터 조사된다. 할로겐 램프(HL)로부터의 광조사를 받음으로써 반도체 웨이퍼(W)의 온도가 상승한다. 또한, 이동재치기구(10)의 이동재치아암(11)은 오목부(62)의 내측으로 퇴피하여 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장해로 되는 일은 없다.
도 10은 반도체 웨이퍼(W)의 표면온도의 변화를 나타내는 도면이다. 반도체 웨이퍼(W)가 반입되어 균열링(74)에 유지된 후, 제어부(3)가 시각 t0에 40개의 할로겐 램프(HL)를 점등시켜 할로겐 광조사에 의해 반도체 웨이퍼(W)를 예비 가열 온도 T1까지 승온시키고 있다. 예비 가열 온도 T1는 300℃이상 800℃이하이며, 본 실시형태에서는, 700℃로 하고 있다.
할로겐 램프(HL)에 의한 예비 가열을 행할 때에는, 반도체 웨이퍼(W)의 온도가 접촉식 온도계(130)에 의해 측정된다. 즉, 열전대를 내장하는 접촉식 온도계(130)가 균열링(74)에 유지된 반도체 웨이퍼(W)의 하면에 접촉하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는 할로겐 램프(HL)로부터의 광조사에 의해 승온하는 반도체 웨이퍼(W)의 온도가 소정의 예비 가열 온도 T1에 도달하였는지 아닌지를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는 접촉식 온도계(130)에 의한 측정치에 기초하여, 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1로 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 또한, 할로겐 램프(HL)로부터의 광조사에 의해 반도체 웨이퍼(W)를 승온시키는 경우에는, 방사 온도계(120)에 의한 온도 측정은 행하지 않는다. 이는, 할로겐 램프(HL)로부터 조사되는 할로겐광이 방사 온도계(120)에 외란광으로서 입사되어, 정확한 온도 측정을 할 수 없기 때문이다.
반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 예비 가열 온도 T1에 잠시 유지한다. 구체적으로는, 접촉식 온도계(130)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달한 시각 t1에서 제어부(3)가 할로겐 램프(HL)의 출력을 제어하여 반도체 웨이퍼(W)의 온도를 거의 예비 가열 온도 T1으로 유지하고 있다.
이러한 할로겐 램프(HL)에 의한 예비 가열을 행함으로써, 반도체 웨이퍼(W)의 전체를 예비 가열 온도 T1로 균일하게 승온시키고 있다. 할로겐 램프(HL)에 의한 예비 가열의 단계에 있어서는, 보다 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하되는 경향에 있지만, 할로겐 가열부(4)에서의 할로겐 램프(HL)의 배치 밀도는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역의 쪽 높아져 있다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼(W)의 면내 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버 측부(61)에 장착된 반사링(69)의 내주면은 경면(鏡面)으로 되어 있기 때문에, 이 반사링(69)의 내주면에 의해 반도체 웨이퍼(W)의 주연부를 향하여 반사하는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼(W)의 면내 온도 분포를 보다 균일한 것으로 할 수 있다.
다음으로, 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달하여 소정 시간이 경과한 시각 t2에 플래시 램프(FL)로부터 플래시광을 조사함으로써 가열처리를 실행한다. 또한, 반도체 웨이퍼(W)의 온도가 실온으로부터 예비 가열 온도 T1에 도달할 때까지의 시간(시각 t0로부터 시각 t1까지의 시간) 및 예비 가열 온도 T1에 도달하고 나서 플래시 램프(FL)가 발광할 때까지의 시간(시각 t1로부터 시각 t2까지의 시간)은 모두 수 초 정도이다. 플래시 램프(FL)가 플래시광 조사를 행함에 있어서는, 미리 전원유닛(95)에 의해 콘덴서(93)에 전하를 축적하여 둔다. 그리고, 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)의 게이트에 펄스 신호를 출력하여 IGBT(96)를 온·오프 구동한다. 본 실시형태에 있어서는, IGBT(96)의 온·오프 구동에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속을 단속함으로써, 플래시 램프(FL)를 2회 발광, 즉 2회의 플래시광 조사를 행하고 있다.
도 11은 펄스 신호의 파형과 플래시 램프(FL)에 흐르는 전류와의 상관의 일례를 나타내는 도면이다. 도 11(a)는 펄스발생기(31)로부터 출력되는 펄스 신호의 파형을 나타내며, 도 11(b)는 플래시 램프(FL)를 포함한 도 8의 회로에 흐르는 전류의 파형을 나타낸다. 여기에서는, 도 11(a)에 나타내는 구형파의 펄스 신호가 펄스발생기(31)로부터 출력된다. 펄스 신호의 파형은 펄스폭의 시간(온 시간)과 펄스 간격의 시간(오프 시간)을 파라미터로 하여 순차적으로 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 도 11(a)에 나타내는 온·오프를 반복하는 펄스 파형을 설정한다. 도 11(a)에 나타내는 펄스 파형에 있어서는, 전단에 제1 플래시광 조사에 대응하는 비교적 펄스폭이 짧은 펄스(PA)가 설정되며, 후단에 제2 플래시광 조사에 대응하는 비교적 펄스폭이 긴 펄스(PB)가 설정되어 있다. 그리고, 파형설정부(32)에 의해 설정된 펄스 파형에 따라 펄스발생기(31)가 펄스 신호를 출력한다. 그 결과, IGBT(96)의 게이트에는, 도 11(a)와 같은 파형의 펄스 신호가 인가되어 IGBT(96)의 온·오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스 신호가 온일 때에는, IGBT(96)가 온 상태가 되고, 펄스 신호가 오프일 때에는, IGBT(96)가 오프 상태로 된다.
또한, 펄스발생기(31)로부터 출력하는 펄스 신호가 온으로 될 때마다 온으로 되는 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 제1 펄스(PA)가 입력되고, 또한 그것과 동기하여 트리거 전극(91)에 고전압이 인가되면, 플래시 램프(FL)의 유리관(92) 내의 양단 전극간에 전류가 흐르기 시작하고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출되어 제1 플래시광 조사가 행해진다(단계 S4). 그리고, 제1 펄스(PA)가 오프로 되면, 플래시 램프(FL)의 유리관(92) 내에 흐르는 전류치가 감소되어, 일단 플래시 램프(FL)가 완전하게 소등된다.
다음으로, IGBT(96)의 게이트에 제2 펄스(PB)가 입력되고, 또한 그것과 동기 하여 트리거 전극(91)에 고전압이 인가되면, 유리관(92) 내의 양단 전극간에 다시 전류가 흐르기 시작되어, 플래시 램프(FL)로부터 제2 플래시광 조사가 행해진다(단계 S6). 그리고, 제2 펄스(PB)가 오프로 되면, 유리관(92) 내에 흐르는 전류치가 감소하여 플래시 램프(FL)가 다시 소등된다. 이와 같이 하여, 플래시 램프(FL)에는, 도 11(b)에 나타내는 파형의 전류가 흘러 플래시 램프(FL)는 2회 발광한다. 또한, 각 펄스에 대응하는 개개의 전류 파형은 코일(94)의 정수(定數)에 의해 규정된다.
플래시 램프(FL)의 발광 출력은 플래시 램프(FL)에 흐르는 전류의 1.5승에 대략 비례한다. 따라서, 플래시 램프(FL)의 발광 출력의 출력 파형(프로파일)은 도 11(b)에 나타낸 전류 파형과 같은 패턴으로 된다. 도 11(b)에 나타낸 바와 같은 플래시 램프(FL)로부터의 출력 파형에서, 유지부(7)의 균열링(74)에 유지된 반도체 웨이퍼(W)의 상면에 2회의 플래시광 조사가 행해진다. 본 실시형태에 있어서는, 제1 펄스(PA)보다 제2 펄스(PB)가 펄스폭이 길고, 플래시 램프(FL)에 장시간 전류가 흐르게 되기 때문에, 제1 플래시광 조사에서의 발광 출력보다 제2 플래시광 조사의 발광 출력이 커진다.
도 9의 단계 S4에 있어서, IGBT(96)의 게이트에 제1 펄스(PA)가 입력되고, 또한 그것과 동기하여 트리거 전극(91)에 고전압이 인가되면, 플래시 램프(FL)로부터 반도체 웨이퍼(W)의 상면에 제1 플래시광 조사가 행해진다. 이 제1 플래시광 조사에 의해, 반도체 웨이퍼(W)의 상면 온도는 순간적으로 상승되는 한편, 그 순간의 하면 온도는 예비 가열 온도 T1로부터 별로 상승되지 않는다. 즉, 반도체 웨이퍼(W)의 상면과 하면에 순간적으로 온도차가 발생하는 것이다. 그 결과, 반도체 웨이퍼(W)의 상면에만 급격한 열팽창이 생기고, 하면은 거의 열팽창하지 않기 때문에, 반도체 웨이퍼(W)가 상면을 볼록면으로 하는 것처럼 순간적으로 휜다. 이러한 상면을 볼록면으로 하는 순간적인 휨 상태가 발생함으로써, 반도체 웨이퍼(W)의 하면 주연부가 균열링(74)을 박차게 되고, 그 결과 도 12에 도시하는 바와 같이, 반도체 웨이퍼(W)가 균열링(74)으로부터 도약하여 부상된다(단계 S5).
그리고, 반도체 웨이퍼(W)가 균열링(74)으로부터 부상되고 있는 동안에, IGBT(96)의 게이트에 제2 펄스(PB)가 입력되고, 또한 그것과 동기하여 트리거 전극(91)에 고전압이 인가되어, 플래시 램프(FL)로부터 반도체 웨이퍼(W)의 상면에 제2 플래시광 조사가 행해지는 것이다(단계 S6). 이 제2 플래시광 조사에 의해 반도체 웨이퍼(W)의 표면온도는 순간적으로 1000℃이상의 처리 온도 T2(본 실시형태에서는, 약 1200℃)까지 상승한다. 이와 같이 반도체 웨이퍼(W)의 표면온도를 순간적으로 1000℃이상으로 승온시킴으로써, 반도체 웨이퍼(W)에 첨가된 불순물의 열에 의한 확산을 억제하면서 불순물의 활성화를 행할 수 있다. 또한, 도 10의 시각 스케일은 초(秒)인 한편, 제1 플래시광 조사와 제2 플래시광 조사와의 간격은 밀리초 단위의 것이므로, 도 10에서는, 2회의 플래시광 조사는 모두 시각 t2에 실행되는 것으로 간주할 수 있다.
플래시 램프(FL)에 의한 2회의 플래시광 조사가 종료되면, IGBT(96)가 오프 상태로 되어 플래시 램프(FL)의 발광이 정지되고, 반도체 웨이퍼(W)의 표면온도는 처리 온도 T2로부터 급속히 강온(降溫)된다. 도 9, 10으로 돌아와서, 2회의 플래시광 조사가 종료된 후, 소정 시간이 경과한 시각 t3에 할로겐 램프(HL)가 소등된다(단계 S7). 이에 의해, 반도체 웨이퍼(W)가 예비 가열 온도 T1로부터의 강온을 시작한다. 또한, 할로겐 램프(HL)가 소등됨과 함께, 셔터기구(2)가 셔터판(21)을 할로겐 가열부(4)와 챔버(6) 사이의 차광 위치에 삽입한다(단계 S8). 할로겐 램프(HL)가 소등되어도, 빨리 필라멘트나 관벽의 온도가 저하되는 것은 아니며, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되고, 이것이 반도체 웨이퍼(W)의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐 램프(HL)로부터 열처리 공간(65)에 방사되는 복사열이 차단되게 되어, 반도체 웨이퍼(W)의 강온 속도를 높일 수 있다.
또한, 셔터판(21)이 차광 위치에 삽입된 시점에서 방사 온도계(120)에 의한 온도 측정을 시작한다. 즉, 유지부(7)에 유지된 반도체 웨이퍼(W)의 하면으로부터 균열링(74)의 원형 개구부를 통하여 방사된 적외광의 강도를 방사 온도계(120)가 측정하여 강온 중의 반도체 웨이퍼(W)의 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다.
소등 직후의 고온의 할로겐 램프(HL)에서는, 다소의 방사광이 계속 방사되지만, 방사 온도계(120)는 셔터판(21)이 차광 위치에 삽입되어 있을 때 반도체 웨이퍼(W)의 온도 측정을 행하기 때문에, 할로겐 램프(HL)로부터 챔버(6) 내의 열처리 공간(65)으로 향하는 방사광은 차광된다. 따라서, 방사 온도계(120)는 외란광의 영향을 받는 일 없이 균열링(74)에 유지된 반도체 웨이퍼(W)의 온도를 정확하게 측정할 수 있다.
제어부(3)는 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온되었는지 아닌지를 감시한다. 그리고, 반도체 웨이퍼(W)의 온도가 소정 이하까지 강온된 후, 이동재치기구(10)의 한 쌍의 이동재치아암(11)이 다시 퇴피 위치로부터 이동재치 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 균열링(74)의 상면으로부터 돌출하여 열처리 후의 반도체 웨이퍼(W)를 균열링(74)으로부터 수취한다. 이어서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되어, 리프트 핀(12) 위에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해 반출되어(단계 S9), 열처리 장치(1)에서의 반도체 웨이퍼(W)의 가열처리가 완료된다.
본 실시형태에 있어서는, 유지부(7)의 균열링(74)에 지지된 반도체 웨이퍼(W)의 상면에 플래시 램프(FL)로부터 제1 플래시광 조사를 행함으로써, 반도체 웨이퍼(W)를 균열링(74)으로부터 도약시켜 열처리 공간(65) 중으로 부상시키고 있다. 그리고, 반도체 웨이퍼(W)가 균열링(74)으로부터 부상하고 있는 동안에, 플래시 램프(FL)로부터 반도체 웨이퍼(W)의 상면에 제2 플래시광 조사를 행하고, 그 반도체 웨이퍼(W)의 상면의 온도를 처리 온도 T2까지 승온시키고 있다.
제1 플래시광 조사에 의해 반도체 웨이퍼(W)가 부상하여 균열링(74)으로부터 이격되어 있는 동안은, 반도체 웨이퍼(W)는 어떠한 구속도 받지 않기 때문에 자유롭게 변형될 수 있다. 따라서, 제2 플래시광 조사가 행해졌을 때에도, 반도체 웨이퍼(W)의 상하면에 생긴 온도차에 의해 상면만이 급격하게 열팽창하여 상면을 볼록면으로 하는 것 같은 휨이 생기는 것이지만, 그 때에 반도체 웨이퍼(W)에는, 구속 응력은 전혀 작용하지 않는다. 이 때문에, 제2 플래시광 조사가 행해졌을 때에 반도체 웨이퍼(W)가 변형을 구속하는 것에 기인한 웨이퍼 분열을 방지할 수 있다. 또한, 반도체 웨이퍼(W)가 균열링(74)으로부터 부상하고 있는 동안에 제2 플래시광 조사를 행하면, 순간적으로 변형한 반도체 웨이퍼(W)가 균열링(74)과 충돌하는 것이 회피되어, 그것에 기인한 분열도 방지할 수 있다. 또한, 반도체 웨이퍼(W)가 균열링(74)으로부터 부상하고 있는 동안에 약간 변형되었더라도, 그 부상 위치로부터 더 도약하는 일은 없기 때문에, 반도체 웨이퍼(W)가 상측 챔버 창(63)과 충돌하는 것에 의한 분열도 방지할 수 있다. 또한, 반도체 웨이퍼(W)가 균열링(74)과 충돌하는 것에 의한 균열링(74)의 손상도 방지할 수 있다.
제1 플래시광 조사의 목적은 제2 플래시광 조사시에 변형되는 반도체 웨이퍼(W)가 균열링(74)에 접촉하지 않을 정도로 반도체 웨이퍼(W)를 부상시키는 것이다. 또한, 제1 플래시광 조사시에, 과도하게 크게 반도체 웨이퍼(W)가 균열링(74)으로부터 도약하면, 반도체 웨이퍼(W)가 상측 챔버 창(63)과 충돌할 우려가 생긴다. 이 때문에, 제1 플래시광 조사시에서의 플래시광의 강도는 도약한 반도체 웨이퍼(W)가 상측 챔버 창(63)과 접촉하지 않을 정도, 또한 제2 플래시광 조사시에 반도체 웨이퍼(W)가 균열링(74)에 접촉하지 않을 정도의 것으로 한다.
한편, 제2 플래시광 조사의 목적은 반도체 웨이퍼(W)의 표면을 목표로 하는 처리 온도 T2까지 승온시키는 것이다. 이 때문에, 제2 플래시광 조사시에서의 플래시광의 강도는 반도체 웨이퍼(W)의 표면온도를 처리 온도 T2로 승온시킬 수 있을 정도의 것으로 한다.
제1 플래시광 조사를 행하는 일 없이 반도체 웨이퍼(W)의 표면온도를 처리 온도 T2로 승온시키기 위한 제2 플래시광 조사를 실행하면, 반도체 웨이퍼(W)가 순간적으로 크게 변형되고, 그 변형시에 균열링(74)으로부터 받는 응력에 의해 분열이 생기거나 혹은 반도체 웨이퍼(W)가 균열링(74)으로부터 크게 도약함으로써 상측 챔버 창(63)과 충돌하여 균열될 우려가 있다. 본 실시형태에 있어서는, 먼저 제1 플래시광 조사를 행함으로써 반도체 웨이퍼(W)를 균열링(74)으로부터 작게 도약시키고, 이어서 반도체 웨이퍼(W)가 부상하고 있는 동안에 제2 플래시광 조사를 행함으로써 반도체 웨이퍼(W)의 표면온도를 처리 온도 T2까지 승온시키고 있는 것이다. 이러한 2회의 플래시광 조사에 의해, 제2 플래시광 조사만일 때와 비교하여 반도체 웨이퍼(W)의 전체 도약량은 작아지고, 반도체 웨이퍼(W)가 상측 챔버 창(63)과 충돌할 우려도 없어져 웨이퍼 분열을 방지할 수 있다. 또한, 반도체 웨이퍼(W)와 균열링(74) 사이에 생기는 응력도 제2 플래시광 조사만일 때와 비교하여 작아져, 균열링(74)의 손상 및 반도체 웨이퍼(W)의 분열을 방지할 수 있다.
제1 플래시광 조사에 의한 반도체 웨이퍼(W)의 도약량은 제2 플래시광 조사만일 때보다 작게 해야 하기 때문에, 제1 플래시광 조사에서의 플래시광의 강도는 제2 플래시광 조사시에서의 플래시광의 강도보다 작다. 또한, 플래시광의 강도는 펄스(PA, PB)의 펄스폭을 조정함으로써 제어할 수 있다.
또한, 제1 플래시광 조사와 제2 플래시광 조사와의 간격은, 제1 플래시광 조사에 의해 반도체 웨이퍼(W)가 균열링(74)으로부터 부상하고 있는 동안에 제2 플래시광 조사가 실행되도록 설정된다. 구체적으로는, 제1 플래시광 조사와 제2 플래시광 조사와의 간격은 1 밀리초에서 500 밀리초의 사이로 설정된다.
이상, 본 발명의 실시형태에 관하여 설명하였지만, 본 발명은 그 취지를 벗어나지 않는 한에서 상술한 것 이외에 여러 가지의 변경을 행하는 것이 가능하다.예를 들면, 상기 실시형태에 있어서는, 펄스발생기(31)로부터 출력하는 펄스 신호가 온으로 될 때마다 그 타이밍과 동기하여 트리거 전극(91)에 고전압을 인가하도록 하고 있었지만, 이것에 한정되는 것은 아니며, 최초로 펄스 신호가 온으로 될 때만 트리거 전극(91)에 고전압을 인가하도록 하여도 좋다. 이와 같이 하는 경우, 플래시광 조사 동안에 조금씩 IGBT(96)를 온·오프 구동시켜 작은 플래시를 반복하여 발생시킴으로써, 플래시 램프(FL)에 약한 전류를 계속 흘리도록 하여 두는 것이 다음의 플래시광 조사시에 플래시 램프(FL)를 확실히 발광시킬 수 있다. 무엇보다, 플래시광 조사의 간격(제1 플래시광 조사와 제2 플래시광 조사와의 간격)이 15 밀리초 이내 정도이면, 미약(微弱) 전류를 계속 흘리지 않아도 다음에 IGBT(96)가 온 상태로 되어 콘덴서(93)와 플래시 램프(FL)를 접속하는 것만으로 플래시 램프(FL)를 재발광시키는 것이 가능한 경우도 있다.
또한, 펄스발생기(31)로부터 출력하는 펄스 신호가 온으로 될 때마다 트리거 전극(91)에 고전압을 인가하는 경우에는, 플래시 램프(FL)의 방전을 확실하게 하기 위해 펄스 신호가 온으로 되고 나서 소정 시간 후에 트리거 전압을 인가하도록 하여도 좋다. 이와 같이 한 경우, 플래시 램프(FL)의 조사 시간은 트리거 전극(91)에 고전압이 인가되고 나서 펄스 신호가 오프로 될 때까지의 시간으로 되어, 상기 실시형태(조사 시간 = 펄스폭의 시간)와는 다르다. 또한, 플래시 램프(FL)의 조사 간격(비조사 시간)은 펄스 신호가 오프로 되고 나서 다음의 펄스에 대응하는 트리거 전압이 인가될 때까지의 시간으로 된다.
또한, 균열링(74)의 재질은 석영에 한정되는 것은 아니며, 탄화규소(SiC) 또는 질화붕소(BN)이어도 좋다. 또한, 상기 실시형태에 있어서는, 원환 형상의 균열링(74)에 의해 반도체 웨이퍼(W)를 유지하도록 하였지만, 이를 대신하여, 평판 형상의 플레이트 부재에 의해 반도체 웨이퍼(W)를 유지하도록 하여도 좋다. 그 플레이트 부재는 할로겐 램프(HL)로부터의 할로겐광을 투과하는 재질, 예를 들면 석영으로 형성하는 것이 바람직하다.
또한, 상기 실시형태에 있어서는, 제1 플래시광 조사에 의해 반도체 웨이퍼(W)를 균열링(74)으로부터 도약시켜, 반도체 웨이퍼(W)가 균열링(74)으로부터 부상하고 있는 동안에 제2 플래시광 조사를 행하도록 하였지만, 제2 플래시광 조사시에 반드시 반도체 웨이퍼(W)의 전체가 균열링(74)으로부터 완전하게 부상하고 있지 않아도 좋다. 반도체 웨이퍼(W)의 적어도 일부가 균열링(74)으로부터 부상하고 있으면, 제2 플래시광 조사를 행하였을 때에, 반도체 웨이퍼(W)가 크게 도약하여 상측 챔버 창(63)과 충돌하는 것은 피할 수 있다. 즉, 본 명세서에서의 「부상」은 반도체 웨이퍼(W)의 적어도 일부가 균열링(74)으로부터 부상하고 있는 개념을 포함한다.
또한, 펄스 신호의 파형의 설정은 입력부(33)로부터 상세하게 펄스폭 등의 파라미터를 입력하는 것에 한정되는 것은 아니며, 예를 들면, 오퍼레이터가 입력부(33)로부터 파형을 직접 그래피컬하게 입력하도록 하여도 좋고, 이전에 설정되어 자기 디스크 등의 기억부에 기억되어 있던 파형을 읽어내도록 하여도 좋고, 혹은 열처리 장치(1)의 외부로부터 다운로드하도록 하여도 좋다.
또한, 상기 각 실시형태에 있어서는, 스위칭 소자로서 IGBT(96)를 이용하였지만, 이를 대시하여 게이트에 입력된 신호 레벨에 따라 회로를 온·오프 할 수 있는 다른 트랜지스터를 이용하도록 하여도 좋다. 무엇보다, 플래시 램프(FL)의 발광에는, 상당히 큰 전력이 소비되기 때문에, 대전력의 취급에 적절한 IGBT나 GTO(Gate Turn Off) 사이리스터를 스위칭 소자로서 채용하는 것이 바람직하다.
또한, 상기 각 실시형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하였지만, 이것에 한정되는 것은 아니며, 플래시 램프(FL)의 개수는 임의가 수로 할 수 있다. 또한, 플래시 램프(FL)는 크세논 플래시 램프에 한정되는 것은 아니며, 크립톤 플래시 램프이어도 좋다. 또한, 할로겐 가열부(4)에 구비되는 할로겐 램프(HL)의 개수도 40개에 한정되는 것은 아니며, 임의가 수로 할 수 있다.
또한, 상기 각 실시형태에 있어서는, 할로겐 램프(HL)로부터의 할로겐 광조사에 의해 반도체 웨이퍼(W)를 예비 가열하도록 하였지만, 예비 가열의 방법은 이것에 한정되는 것은 아니며, 핫 플레이트에 재치함으로써 반도체 웨이퍼(W)를 예비 가열하도록 하여도 좋다.
또한, 본 발명에 따른 열처리 장치에 의해 처리 대상이 되는 기판은 반도체 웨이퍼에 한정되는 것은 아니며, 액정표시장치 등의 플랫 패널 디스플레이에 이용하는 유리 기판이나 태양전지용의 기판이어도 좋다. 또한, 본 발명에 관련된 기술은 금속과 실리콘과의 접합, 혹은 폴리 실리콘의 결정화에 적용하도록 하여도 좋다.
1 : 열처리 장치
2 : 셔터기구
3 : 제어부
4 : 할로겐 가열부
5 : 플래시 가열부
6 : 챔버
7 : 유지부
10 : 이동재치기구
21 : 셔터판
22 : 슬라이드 구동기구
31 : 펄스 발생기
32 : 파형 설정부
33 : 입력부
61 : 챔버 측부
62 : 오목부
63 : 상측 챔버 창
64 : 하측 챔버 창
65 : 열처리 공간
74 : 균열링
91 : 트리거 전극
92 : 유리관
93 : 콘덴서
94 : 코일
96 : IGBT
97 : 트리거 회로
FL : 플래시 램프
HL : 할로겐 램프
W : 반도체 웨이퍼

Claims (4)

  1. 기판에 대하여 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법으로서,
    지지부재로 기판을 지지하는 지지공정과,
    상기 지지부재에 지지된 기판의 상면에 제1 플래시광을 조사함으로써, 상기 기판을 상기 지지부재로부터 도약시키는 도약공정과,
    상기 기판이 도약하여 상기 지지부재로부터 부상(浮上)하고 있는 동안에, 상기 기판의 상면에 제2 플래시광을 조사하여 가열처리를 행하는 가열공정을 구비하고,
    상기 도약공정에서는, 상기 가열공정에서 제2 플래시광을 조사하여 상기 기판이 변형되었을 때에 상기 기판이 상기 지지부재에 접촉하지 않을 정도로 상기 기판을 상기 지지부재로부터 도약시키는 것을 특징으로 하는 열처리 방법.
  2. 제1항에 있어서,
    상기 제1 플래시광의 강도는 상기 제2 플래시광의 강도보다 작은 것을 특징으로 하는 열처리 방법.
  3. 제2항에 있어서,
    상기 제1 플래시광의 조사와 상기 제2 플래시광의 조사의 간격은 1 밀리초 이상 500 밀리초 이하인 것을 특징으로 하는 열처리 방법.
  4. 제1항에 있어서,
    상기 지지부재는 링 형상을 갖는 것을 특징으로 하는 열처리 방법.
KR1020120099151A 2011-09-27 2012-09-07 열처리 방법 KR101389636B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-210388 2011-09-27
JP2011210388A JP5944131B2 (ja) 2011-09-27 2011-09-27 熱処理方法

Publications (2)

Publication Number Publication Date
KR20130033957A KR20130033957A (ko) 2013-04-04
KR101389636B1 true KR101389636B1 (ko) 2014-04-29

Family

ID=47911743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120099151A KR101389636B1 (ko) 2011-09-27 2012-09-07 열처리 방법

Country Status (4)

Country Link
US (1) US8802550B2 (ko)
JP (1) JP5944131B2 (ko)
KR (1) KR101389636B1 (ko)
TW (1) TWI496215B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11089657B2 (en) * 2015-03-06 2021-08-10 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
JP6587955B2 (ja) * 2016-02-24 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
EP3346505A4 (en) * 2016-11-14 2019-01-16 Shin-Etsu Chemical Co., Ltd METHOD FOR THE PRODUCTION OF A SOLAR CELL HIGH PHOTOELECTRIC CONVERSION EFFICIENCY AND SOLAR CELL HIGH PHOTOELECTRIC CONVERSION EFFICIENCY
JP7009102B2 (ja) * 2017-07-27 2022-01-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置の排気方法
JP6942615B2 (ja) * 2017-11-20 2021-09-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049788A (ko) * 2002-12-05 2004-06-12 다이닛뽕스크린 세이조오 가부시키가이샤 광조사형 열처리장치 및 방법
KR20050038763A (ko) * 2003-10-22 2005-04-29 삼성전자주식회사 급속열처리장치
JP2008192924A (ja) 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法
JP2011119562A (ja) 2009-12-07 2011-06-16 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827276B2 (ja) * 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
JP2003017430A (ja) * 2001-06-28 2003-01-17 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP2003059852A (ja) * 2001-08-10 2003-02-28 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP2003289049A (ja) 2002-03-28 2003-10-10 Dainippon Screen Mfg Co Ltd 熱処理装置
US6998580B2 (en) 2002-03-28 2006-02-14 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US6849831B2 (en) 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
JP4121840B2 (ja) * 2002-12-05 2008-07-23 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP4121929B2 (ja) * 2003-10-08 2008-07-23 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP4841854B2 (ja) * 2005-03-30 2011-12-21 大日本スクリーン製造株式会社 熱処理装置
US7632609B2 (en) * 2005-10-24 2009-12-15 Shin-Etsu Chemical Co., Ltd. Fabrication method of photomask-blank
JP4502220B2 (ja) * 2007-02-13 2010-07-14 大日本スクリーン製造株式会社 熱処理装置
JP5221099B2 (ja) * 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP4816634B2 (ja) * 2007-12-28 2011-11-16 ウシオ電機株式会社 基板加熱装置及び基板加熱方法
JP5291965B2 (ja) * 2008-03-25 2013-09-18 大日本スクリーン製造株式会社 熱処理装置
JP5642359B2 (ja) * 2009-06-04 2014-12-17 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US8559799B2 (en) * 2008-11-04 2013-10-15 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and method for heating substrate by photo-irradiation
JP2010141103A (ja) * 2008-12-11 2010-06-24 Toshiba Corp 半導体装置の製造方法および熱処理装置
JP5507195B2 (ja) * 2009-10-13 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5238729B2 (ja) * 2010-01-07 2013-07-17 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5507274B2 (ja) 2010-01-29 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049788A (ko) * 2002-12-05 2004-06-12 다이닛뽕스크린 세이조오 가부시키가이샤 광조사형 열처리장치 및 방법
KR20050038763A (ko) * 2003-10-22 2005-04-29 삼성전자주식회사 급속열처리장치
JP2008192924A (ja) 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法
JP2011119562A (ja) 2009-12-07 2011-06-16 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Also Published As

Publication number Publication date
TWI496215B (zh) 2015-08-11
KR20130033957A (ko) 2013-04-04
US8802550B2 (en) 2014-08-12
US20130078822A1 (en) 2013-03-28
JP2013074007A (ja) 2013-04-22
TW201314777A (zh) 2013-04-01
JP5944131B2 (ja) 2016-07-05

Similar Documents

Publication Publication Date Title
KR101821528B1 (ko) 열처리 방법 및 열처리 장치
JP6539568B2 (ja) 熱処理方法および熱処理装置
CN106340451B (zh) 热处理方法以及热处理装置
JP5951241B2 (ja) 熱処理方法および熱処理装置
KR101413394B1 (ko) 열처리 방법 및 열처리 장치
JP6184697B2 (ja) 熱処理装置および熱処理方法
US11004693B2 (en) Light-irradiation heat treatment method and heat treatment apparatus
JP2011159713A (ja) 熱処理方法および熱処理装置
JP5507227B2 (ja) 熱処理方法および熱処理装置
KR101389636B1 (ko) 열처리 방법
JP5698040B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP5801574B2 (ja) 熱処理方法および熱処理装置
JP5701651B2 (ja) 熱処理方法および熱処理装置
JP5801575B2 (ja) 熱処理方法および熱処理装置
JP2018029128A (ja) ドーパント導入方法
JP2013162010A (ja) 熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6