JP2005183422A - 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置 - Google Patents
高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置 Download PDFInfo
- Publication number
- JP2005183422A JP2005183422A JP2003417636A JP2003417636A JP2005183422A JP 2005183422 A JP2005183422 A JP 2005183422A JP 2003417636 A JP2003417636 A JP 2003417636A JP 2003417636 A JP2003417636 A JP 2003417636A JP 2005183422 A JP2005183422 A JP 2005183422A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- film
- hafnium
- high dielectric
- metal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Inorganic Insulating Materials (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
【課題】 金属元素の外方拡散を抑制し易い高誘電率誘電体膜を提供する。
【解決手段】 少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物に、ハフニウムよりも高い価数を有する金属元素をドーピングすることによって、解決した。
【選択図】 図1
【解決手段】 少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物に、ハフニウムよりも高い価数を有する金属元素をドーピングすることによって、解決した。
【選択図】 図1
Description
本発明は、高誘電率誘電体膜、この高誘電率誘電体膜を用いたMOS(Metal Oxide Semiconductor)型電界効果トランジスタ、及び前記の高誘電率誘電体膜を用いた半導体装置に関する。
半導体集積回路での回路素子の集積密度は増加の一途を辿っており、高集積化に伴って個々の回路素子の高性能化及び微細化も図られている。半導体集積回路で多用されるMOS型電界効果トランジスタも例外ではなく、その高性能化及び微細化が進められている。
MOS型電界効果トランジスタの速度性能を向上させるうえからは、オン電流を増大させることが望ましい。オン電流は、キャリア移動度が一定であればゲート絶縁膜容量に比例する。また、ゲート絶縁膜容量は、ゲート絶縁膜の誘電率に比例し、ゲート絶縁膜の膜厚に反比例する。ゲート絶縁膜の材質が一定であれば、ゲート絶縁膜の膜厚を薄くすることによりゲート絶縁膜容量を増大させ、これによりオン電流を増大させることができる。MOS型電界効果トランジスタの微細化を図る際には、ゲート長が短くされるのみならずゲート絶縁膜の膜厚も薄くされるので、MOS型電界効果トランジスタの微細化に伴って速度性能の向上も期待される。
しかしながら、ゲート絶縁膜の膜厚がある程度以上薄くなると、このゲート絶縁膜を通り抜ける直接トンネル電流が増大して、消費電力が大きくなる。すなわち、ゲートリーク電流が増大して、消費電力が大きくなる。例えば、シリコン基板にMOS型電界効果トランジスタを形成する際にゲート絶縁膜として多用されているシリコン酸化膜(熱酸化膜)では、その膜厚を2nm程度以下にまで減少させると、ゲートリーク電流が増大する。
ゲート絶縁膜容量は、上述のようにゲート絶縁膜の誘電率に比例するので、シリコン酸化物よりも誘電率の高い材料によって比較的厚肉のゲート絶縁膜を形成することにより、MOS型電界効果トランジスタを微細化した場合でも直接トンネル電流の増大を抑制することが可能である。このため、今日では、高誘電率誘電体膜をゲート絶縁膜として用いたMOS型電界効果トランジスタの開発が進められている。
上記の高誘電率誘電体膜の候補として、例えば非特許文献1には種々の高誘電率誘電体膜が記載されている。これらの高誘電率誘電体膜の中でも、酸化ハフニウム膜、ハフニウムシリケート膜、窒素ドープ酸化ハフニウム膜、及び窒素ドープハフニウムシリケート膜は、シリコンやシリコン酸化物との界面反応が起こりにくいと期待されることから、最も注目されている。
また、特許文献1には、ジルコニウム又はハフニウムと、酸素と、2価又は3価の金属とを含む誘電体膜をゲート絶縁膜(ゲート誘電体膜)として用いたMOS型電界効果トランジスタが記載されている。
J. Vac. Sci. Tech., 18B, 1785, 2000(J. Robertson) 特開2002−33320号公報
J. Vac. Sci. Tech., 18B, 1785, 2000(J. Robertson)
しかしながら、例えばMOS型電界効果トランジスタのゲート電極材料としてポリシリコンを用いる場合に、ゲート絶縁膜材料として酸化ハフニウム、ハフニウムシリケート、窒素ドープ酸化ハフニウム、又は窒素ドープハフニウムシリケートを用いると、ゲート絶縁膜(高誘電率誘電体膜)の誘電率の低下、ゲートリーク電流の増大、フェルミレベルのピニング等の問題が生じる。
本件発明者の研究によれば、上記の問題は、ソース領域やドレイン領域を形成するために半導体にドーピングした不純物(ドーパント)や、ゲート電極をポリシリコン電極とするためにポリシリコンにドーピングした不純物(ドーパント)を活性化させるアニール時にハフニウムが外方拡散して、高誘電率誘電体膜自体の構造変化や、ゲート電極(ポリシリコン電極)と高誘電率誘電体膜との界面の構造変化が引き起こされることに起因して生じるものと考えられる。
上記の構造変化は、特許文献1に記載されているMOS型電界効果トランジスタにおいても引き起こされ、ゲート絶縁膜(高誘電率誘電体膜)の誘電率の低下、ゲートリーク電流の増大、フェルミレベルのピニング等の問題が生じる。
本発明は上記の問題を解決するためになされたものであって、その第1の目的は、金属元素の外方拡散を抑制し易い高誘電率誘電体膜を提供することにある。
本発明の第2の目的は、高誘電率誘電体膜を含んだ層構成のゲート絶縁膜を有すると共に、製造過程で前記の高誘電率誘電体膜から金属元素が外方拡散するのを抑制し易いMOS型電界効果トランジスタを提供することにある。
本発明の第3の目的は、高誘電率誘電体膜を含んだ層構成のゲート絶縁膜を有すると共に、製造過程で前記の高誘電率誘電体膜から金属元素が外方拡散するのを抑制し易い半導体装置を提供することにある。
上記第1の目的を達成する本発明の高誘電率誘電体膜は、少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物に、ハフニウムよりも高い価数を有する金属元素がドーピングされた誘電体からなることを特徴とする。
少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物においては酸素欠損をなくすことが困難であるが、本発明の高誘電率誘電体膜によれば、母材としての上記ハフニウム化合物に特定の金属元素をドーピングしているので、母材中の酸素欠損を補償して化学的に安定な膜を形成することが容易であり、結果として、金属元素の外方拡散を抑制することも容易になる。
本発明の高誘電率誘電体膜においては、(1)前記ハフニウム化合物が、ハフニウム酸化物、ハフニウムシリケート、窒素ドープハフニウム酸化物、又は、窒素ドープハフニウムシリケートであること、が好ましい。
上記(1)の発明によれば、誘電率が高く、かつ、金属元素の外方拡散を抑制し易い高誘電率誘電体膜を得易くなる。
また、本発明の高誘電率誘電体膜においては、(2)前記金属元素の価数が6であること、(3)前記金属元素が、タングステン、モリブデン、又はクロムであること、(4)前記金属元素の価数が5であること、(5)前記金属元素が、バナジウム、ニオブ、又はタンタルであること、(6)前記金属元素を記号Mで表したときに、該金属元素Mの濃度が、少なくとも前記ハフニウム化合物中の所定領域において酸素欠損を補償し得る濃度以上であると共に、前記ハフニウム化合物において式;M−O−M(式中のOは酸素原子を表す。)で表される結合が形成される濃度未満であること、又は、(7)前記金属元素の濃度の最大値が、ハフニウムと前記金属元素との合量に対して5at%以下であること前記金属元素の価数が6であること、が好ましい。
上記(2)〜(7)の各発明によれば、金属元素の外方拡散を抑制し易い高誘電率誘電体膜を得ることが更に容易になる。
本発明の高誘電率誘電体膜においては、(8)前記金属元素が、膜厚方向に均一に分布していること、(9)前記金属元素が、膜厚方向の中央部に偏在していること、又は、(10)前記金属元素が、膜厚方向の一方の面側に偏在していること、とすることができる。
前述した第2の目的を達成する本発明のMOS型電界効果トランジスタは、ゲート絶縁膜が上述した本発明の高誘電率誘電体膜を含んでいることを特徴とする。ここで、本明細書でいう「ゲート絶縁膜が高誘電率誘電体膜を含んでいる」とは、ゲート絶縁膜が高誘電率誘電体膜と他の電気絶縁膜との積層物からなる複数層構造である場合を含む他に、ゲート絶縁膜が高誘電率誘電体膜のみからなる単層構造である場合も包含する。
本発明のMOS型電界効果トランジスタによれば、ゲート絶縁膜に本発明の高誘電率誘電体膜が含まれているので、製造過程で前記の高誘電率誘電体膜から金属元素が外方拡散するのを抑制することが容易になる。その結果として、このMOS型電界効果トランジスタを微細化した場合でも、ゲートリーク電流の増大を抑制することが容易になる。
本発明のMOS型電界効果トランジスタにおいては、(A)前記ゲート絶縁膜が、前記高誘電率誘電体膜の下地層として形成された第1界面バリア層、又は前記高誘電率誘電体膜上に形成された第2界面バリア層を含んでいること、(B)前記第1界面バリア層又は前記第2界面バリア層の膜厚が0.2〜0.5nmの範囲内であること、又は、(C)前記第1界面バリア層又は前記第2界面バリア層がシリコン窒化物又はシリコン酸窒化物により形成されていること、が好ましい。
上記(A)〜(C)の各発明によれば、製造過程で前記の高誘電率誘電体膜から金属元素が外方拡散するのを更に抑制することが可能になる。
前述した第3の目的を達成する本発明の半導体装置は、半導体上にゲート絶縁膜を介してゲート電極が形成されている半導体装置であって、前記ゲート絶縁膜が上述した本発明の高誘電率誘電体膜を含んでいることを特徴とする。
本発明の半導体装置によれば、ゲート絶縁膜に本発明の高誘電率誘電体膜が含まれているので、製造過程で前記の高誘電率誘電体膜から金属元素が外方拡散するのを抑制することが容易になる。その結果として、この半導体装置の微細化又は高集積化を図った場合でも、ゲートリーク電流の増大を抑制することが容易になる。
本発明の高誘電率誘電体膜によれば、この高誘電率誘電体膜に含まれる金属元素の外方拡散を容易に抑制することができるので、製造過程で高温の熱処理に付される素子又は装置の構成部材として用いた場合でも、高誘電率誘電体膜自体の構造変化や、この高誘電率誘電体膜と他の膜との界面の構造変化を抑制することができる。したがって、例えばMOS型電界効果トランジスタや、ゲート電極を備えた半導体装置等におけるゲート絶縁膜の材料として本発明の高誘電率誘電体膜を用いることにより、これらMOS型電界効果トランジスタ及び半導体装置等の微細化又は高集積化を図りつつ、その高性能化を図ることが容易になる。
本発明のMOS型電界効果トランジスタによれば、ゲート絶縁膜が上述した本発明の高誘電率誘電体膜を含んでいるので、製造過程で前記の高誘電率誘電体膜自体の構造変化や、この高誘電率誘電体膜と他の膜との界面の構造変化が起こるのを抑制することができ、結果として、微細化を図りつつ高性能化を図ることが容易になる。
本発明の半導体装置によれば、ゲート絶縁膜が上述した本発明の高誘電率誘電体膜を含んでいるので、上述した本発明のMOS型電界効果トランジスタと同様の理由から、高集積化を図りつつ高性能化を図ることが容易になる。
以下、本発明の高誘電率誘電体膜、MOS型電界効果トランジスタ、及び半導体装置それぞれの実施の形態について詳述する。
<高誘電率誘電体膜>
本発明の高誘電率誘電体膜は、前述したように、少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物に、ハフニウムよりも高い価数を有する金属元素がドーピングされた誘電体からなることを特徴とするものである。ここで、上記のハフニウム化合物は、それ自身、高誘電率誘電体である。このようなハフニウム化合物としては、酸化ハフニウム、ハフニウムシリケート、窒素ドープ酸化ハフニウム、及び窒素ドープ酸化ハフニウム等、比誘電率が4程度以上のものが好ましい。
本発明の高誘電率誘電体膜は、前述したように、少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物に、ハフニウムよりも高い価数を有する金属元素がドーピングされた誘電体からなることを特徴とするものである。ここで、上記のハフニウム化合物は、それ自身、高誘電率誘電体である。このようなハフニウム化合物としては、酸化ハフニウム、ハフニウムシリケート、窒素ドープ酸化ハフニウム、及び窒素ドープ酸化ハフニウム等、比誘電率が4程度以上のものが好ましい。
また、ハフニウム化合物にドーピングされる金属元素(以下、この金属元素を「ドープ金属」という。)は、母材としてのハフニウム化合物中の酸素欠損を補償するためのものであり、ハフニウム(Hf)よりも高い価数を有している。ハフニウムの価数が4であることから、ドープ金属としては、6価の金属元素又は5価の金属元素が好ましい。6価の金属元素の具体例としてはタングステン(W)、モリブデン(Mo)、及びクロム(Cr)が挙げられ、5価の金属元素の具体例としてはバナジウム(V)、ニオブ(Nb)、及びタンタル(Ta)が挙げられる。
母材としてのハフニウム化合物に上記のドープ金属をドーピングすると、以下の理由により、ハフニウム化合物中の酸素欠損が補償されるものと考えられる。なお、以下の説明は、酸化ハフニウム(HfO2 )にタングステン(W)をドーピングした場合を例にとり、行う。
酸化ハフニウムに6価金属であるタングステンをドーピングすると、一部のハフニウム原子(4価)がタングステン原子により置換される。この状態では、タングステン酸化物としてはWO3 が安定な物質であることから、試料(タングステンがドーピングされた酸化ハフニウム)中にW(Hf)++と1つの格子間酸素IO −− が生成する。ここで、W(Hf)++は、ハフニウム(Hf)原子に置き換わったタングステン(W)原子を表す。一方、酸化ハフニウム中の酸素欠損は、2価に帯電するので、その状態はV(O)++と書くことができる。したがって、酸素欠損V(O)++を有する酸化ハフニウムにタングステンをドーピングすると、下式(i)で表される状態変化が起こるものと考えられる。
上記の式(i)から明らかなように、タングステンのドーピングに伴って放出される格子間酸素I0 −− が酸化ハフニウム中の酸素欠損V(O)++と反応して酸素欠損V(O)++が消失する。すなわち、タングステンのドーピングにより酸化ハフニウム中の酸素欠損が補償される。
母材としてのハフニウム化合物において酸素欠損が補償されれば、酸素欠損の存在に起因して化学的に不安定であったハフニウム化合物が化学的に安定し、特にハフニウム原子が化学的に安定する。したがって、本発明の高誘電率誘電体膜では、ドープ金属の濃度を適宜選定することにより、金属元素の外方拡散、特にハフニウムの外方拡散を抑制することができる。
ハフニウム化合物における酸素欠損量は、このハフニウム化合物の組成、作製方法及び作製条件、後処理の有無等によって変動するので、ドープ金属の濃度の下限値は、母材としてのハフニウム化合物における酸素欠損量に応じて、少なくともこのハフニウム化合物での所定領域中の酸素欠損の全てを理論上補償し得る量以上とすることが好ましい。なお、ハフニウム化合物における酸素欠損量は、例えば、広域X線吸収微細構造分析(EXAFS)、ラザフォード後方散乱分析(RBS)、二次イオン質量分析(SIMS)等の方法により求めることができる。
また、ドープ金属の濃度の上限値は、ドープ金属を記号Mで表したときに、式;M−O−M(式中のOは酸素原子を表す。)で表される結合が形成される濃度未満とすることが好ましい。上記の式で表される結合が形成されると、母材であるハフニウム化合物の物性が大きく変動してしまう危険性が生じる。例えば、酸化ハフニウムにおける第一近接原子は酸素原子(O)であり、第二近接原子はハフニウム原子(Hf)であるので、あるハフニウム原子に注目すると、その近傍では式;Hf−O−Hfで表される結合が形成されており、この結合が酸化ハフニウムでの電子状態を支配している。Hf−O−Hfという結合に代えてM−O−Mという結合が形成されると、酸化ハフニウムの物性が大きく変動する危険性が生じる。
式;M−O−Mで表される結合が形成されるときのドープ金属の濃度は、母材であるハフニウム化合物の結晶構造に応じて異なる。例えば、単斜晶の酸化ハフニウムにおける第二近接ハフニウム原子の数は7であるので、ドープ金属の割合(原子比)がハフニウム原子の1/(1+7)以上になると、M−O−Mという結合が形成されるようになる。また、立方晶の酸化ハフニウムにおける第二近接ハフニウム原子の数は12であるので、ドープ金属の割合(原子比)がハフニウム原子の1/(1+12)以上になると、M−O−Mという結合が形成されるようになる。
ただし、例えば酸化ハフニウム膜では、単斜晶等の結晶構造が支配的であるが、少量の立方晶を含む可能性もあるので、ドープ金属の濃度の上限値については、式;M−O−Mで表される結合が形成されないように、ある程度の余裕を持たせることが好ましい。例えば、ドープ金属の濃度の最大値を、ハフニウムとドープ金属との合量に対して5at%以下にすれば、式;M−O−Mで表される結合の生成を容易に防止することができる。
本発明の高誘電率誘電体膜においては、上記のドープ金属を膜厚方向に均一に分布させることもできるし、膜厚方向の所定領域に偏在させることもできる。あるいは、膜厚方向の全長に亘って、上記のドープ金属の濃度に規則的な又は不規則な分布をもたせることもできる。膜厚方向の所定領域にドープ金属を偏在させる場合、その偏在領域は、例えば膜厚方向の中央部とすることもできるし、膜厚方向の一方の面側とすることもできる。
ドープ金属を膜厚方向に均一に分布させるときには、膜厚方向の全長に亘って、ドープ金属の濃度が前述した下限値から上限値の範囲内の所望値となる。また、ドープ金属を膜厚方向の所定領域に偏在させるときには、ドープ金属を偏在させる領域において、ドープ金属の濃度を前述した下限値から上限値の範囲内の所望値とすることが好ましい。膜厚方向の全長に亘ってドープ金属の濃度に規則的な又は不規則な分布をもたせるときには、ドープ金属の濃度の最小値については前述した下限値未満とすることもできるが、ドープ金属の濃度の最大値については前述した上限値以下とすることが好ましい。
以上説明した本発明の高誘電率誘電体膜では、金属元素の外方拡散、特にハフニウムの外方拡散を容易に抑制することができるので、例えば製造過程で高温の熱処理に付される素子又は装置の構成部材として用いた場合でも、高誘電率誘電体膜自体の構造変化や、この高誘電率誘電体膜と他の膜との界面の構造変化を抑制することができる。
したがって、例えばMOS型電界効果トランジスタや、ゲート電極を備えた半導体装置等におけるゲート絶縁膜の材料として本発明の高誘電率誘電体膜を用いることにより、これらMOS型電界効果トランジスタ及び半導体装置等の微細化又は高集積化を図りつつ、その高性能化を図ることが容易になる。
上述の技術的効果を奏する本発明の高誘電率誘電体膜は、例えば、次のようにして製造することができる。以下の説明は、母材として酸化ハフニウムを用いた高誘電率誘電体膜をシリコン基板上に形成する場合を例にとり、行う。
まず、シリコン基板を用意し、このシリコン基板を希フッ化水素酸等の酸性溶液で洗浄して表面の自然酸化膜を除去し、純水でリンスした後に乾燥する。その後、RTA(Rapid Thermal Anneal)法等によりシリコン基板表面に膜厚0.5〜3.0nm程度の熱酸化膜を形成する。この熱酸化膜は酸化ハフニウムを堆積する際の下地となるものであり、酸化ハフニウムの堆積時及びその後の熱処理工程において、酸化ハフニウムとシリコン基板との反応を抑制する界面バリア層として機能する。上記の熱酸化膜に代えて、シリコン酸窒化膜又はシリコン窒化膜を界面バリア層として用いることもできる。シリコン酸窒化膜は、例えば熱酸化膜を常法により窒化処理することにより得ることができる。シリコン窒化膜は、常法により形成することができる。
次に、上記の熱酸化膜上に酸化ハフニウム膜を形成する。この酸化ハフニウム膜は、例えば原子層成長法、スパッタリング法、MOCVD(Metal Organic Chemical Vapor Deposition)法等の常法により形成することができる。
次いで、酸化ハフニウム膜にドープ金属をドーピングして、本発明の高誘電率誘電体膜を得る。ドープ金属のドーピングは、例えばイオン注入法により行うことができる。また、酸化ハフニウム膜を成膜する際に、ドープ金属の単体、ドープ金属を構成元素として含む無機化合物、又はドープ金属を構成元素として含む有機化合物を酸化ハフニウムの成膜原料と併用することによって、原子層成長法、スパッタリング法、MOCVD法等の常法により本発明の高誘電率誘電体膜を直接成膜することも可能である。例えば原子層堆積法等を用いて本発明の高誘電率誘電体膜を直接成膜する場合には、ドープ金属の濃度を膜厚方向に変化させることが容易である。膜厚方向でのドープ金属の濃度分布を所定の分布とすることにより、本発明の高誘電率誘電体膜を構成部材として用いた素子又は装置の製造後において前記のドープ金属の濃度分布が所望の分布となるように制御することも可能である。
なお、酸化ハフニウム膜に代えて、ハフニウムシリケート膜、窒素ドープ酸化ハフニウム膜、又は窒素ドープハフニウムシリケート膜を用いてもよい。ハフニウムシリケート膜は、例えば原子層成長法、スパッタリング法、MOCVD法、固層拡散法等の常法により形成することができる。窒素ドープ酸化ハフニウム膜や窒素ドープハフニウムシリケート膜は、例えば、(a)酸化ハフニウム膜又はハフニウムシリケート膜の成膜原料に窒素源を加えて成膜する、(b)酸化ハフニウム膜又はハフニウムシリケート膜の成膜後にこの膜を窒素含有プラズマに暴露する、又は、(c)酸化ハフニウム膜又はハフニウムシリケート膜の成膜後にこの膜をアンモニア(NH3) ガス雰囲気、一酸化窒素(NO)ガス雰囲気、又は二酸化窒素(NO2) ガス雰囲気中でアニールする、等の方法により得ることができる。
<MOS型電界効果トランジスタ>
本発明のMOS型電界効果トランジスタは、前述したように、ゲート絶縁膜が上述した本発明の高誘電率誘電体膜を含んでいることを特徴とするものである。ゲート絶縁膜の層構成以外の構成については、用途や求められる性能等に応じて適宜選定可能である。
本発明のMOS型電界効果トランジスタは、前述したように、ゲート絶縁膜が上述した本発明の高誘電率誘電体膜を含んでいることを特徴とするものである。ゲート絶縁膜の層構成以外の構成については、用途や求められる性能等に応じて適宜選定可能である。
(第1形態)
図1(a)は、本発明のMOS型電界効果トランジスタの基本的な断面構造の一例を示す概略図である。同図に示すMOS型電界効果トランジスタ20では、シリコン基板1の片面に2つの不純物拡散層3a、3bが互いに間隔をあけて形成されており、これら2つの不純物拡散層3a、3bの間に介在するチャネル領域5を覆うようにしてゲート絶縁膜7が形成されている。2つの不純物拡散層3a、3bは互いに同じ導電型を有しており、これら2つの不純物拡散層3a、3bの一方がソース領域として利用され、他方の領域がドレイン領域として利用される。
図1(a)は、本発明のMOS型電界効果トランジスタの基本的な断面構造の一例を示す概略図である。同図に示すMOS型電界効果トランジスタ20では、シリコン基板1の片面に2つの不純物拡散層3a、3bが互いに間隔をあけて形成されており、これら2つの不純物拡散層3a、3bの間に介在するチャネル領域5を覆うようにしてゲート絶縁膜7が形成されている。2つの不純物拡散層3a、3bは互いに同じ導電型を有しており、これら2つの不純物拡散層3a、3bの一方がソース領域として利用され、他方の領域がドレイン領域として利用される。
各不純物拡散層3a、3bの平面視上の周囲には素子分離膜(フィールド酸化膜)10が形成されており、ゲート絶縁膜7上にはゲート電極12が形成されている。層間絶縁膜14が素子分離膜10、ゲート電極12、及びゲート絶縁膜7を覆っており、この層間絶縁膜14上には上部配線16、18が形成されている。上部配線16の一部は、層間絶縁膜14に形成されたコンタクトホール16a内にも形成されて、不純物拡散層3aと接続している。上部配線18の一部は、層間絶縁膜14に形成されたコンタクトホール18a内にも形成されて、不純物拡散層3bと接続している。上部配線16、18の一方がソース電極としても機能し、他方がドレイン電極としても機能する。
例えば不純物拡散層3a、3bを形成するためにシリコン基板1にドーピングされた不純物(ドーパント)や、ゲート電極12をポリシリコン電極とする場合にポリシリコンにドーピングされた不純物(ドーパント)を活性化させるアニールは、850〜1000℃という高温条件下で行われる。このとき、図示のMOS型電界効果トランジスタ20ではゲート絶縁膜7が本発明の高誘電率誘電体膜により形成されているので、ゲート絶縁膜(高誘電率誘電体膜)7に含まれている金属元素の外方拡散、特にハフニウムの外方拡散を容易に抑制することができる。
その結果として、上記のアニール時にゲート絶縁膜(高誘電率誘電体膜)7自体の構造変化や、このゲート絶縁膜(高誘電率誘電体膜)7とゲート電極12又はシリコン基板1との界面の構造変化が引き起こされるのを抑制することが容易になるので、MOS型電界効果トランジスタ20の電気的特性を所望の特性に制御することも容易となる。また、MOS型電界効果トランジスタ20では、微細化を図ることも容易になる。
なお、ゲート絶縁膜(高誘電率誘電体膜)7の膜厚は、その組成やゲート絶縁膜7に求められる誘電率等に応じて異なるが、0.5〜4.0nm程度の範囲内で適宜選定可能である。
(第2形態)
図1(b)は、本発明のMOS型電界効果トランジスタの基本的な断面構造の他の例を示す概略図である。同図に示すMOS型電界効果トランジスタ30では、界面バリア層27aとその上に積層された本発明の高誘電率誘電体膜27bとによってゲート絶縁膜27が形成されているという点で、図1(a)に示した第1形態のMOS型電界効果トランジスタ20と異なる。他の構成はMOS型電界効果トランジスタ20の構成と同様であるので、図1(b)に示した部材又は領域のうちで図1(a)に既に示した部材又は領域については、図1(a)で用いた参照符号と同じ参照符号を付してその説明を省略する。
図1(b)は、本発明のMOS型電界効果トランジスタの基本的な断面構造の他の例を示す概略図である。同図に示すMOS型電界効果トランジスタ30では、界面バリア層27aとその上に積層された本発明の高誘電率誘電体膜27bとによってゲート絶縁膜27が形成されているという点で、図1(a)に示した第1形態のMOS型電界効果トランジスタ20と異なる。他の構成はMOS型電界効果トランジスタ20の構成と同様であるので、図1(b)に示した部材又は領域のうちで図1(a)に既に示した部材又は領域については、図1(a)で用いた参照符号と同じ参照符号を付してその説明を省略する。
界面バリア層27aは、本発明の高誘電率誘電体膜についての説明の中で既に述べたように、高誘電率誘電体膜27bとシリコン基板1との反応を抑制するための層であり、例えばシリコン酸化物、シリコン酸化窒物、又はシリコン窒化物により形成される。界面バリア層27aをシリコン酸化物により形成する場合にはその膜厚を0.5〜3.0nm程度の範囲内で適宜選定可能であり、シリコン酸化窒物、シリコン窒化物により形成する場合にはその膜厚を0.2〜0.5nm程度の範囲内で適宜選定可能である。この界面バリア層27a上に形成される本発明の高誘電率誘電体膜27bの膜厚は、その組成やゲート絶縁膜7に求められる誘電率等に応じて異なるが、0.5〜4.0nm程度の範囲内で適宜選定可能である。
本形態のMOS型電界効果トランジスタ30は、界面バリア層27aを有しているので、図1(a)に示した第1形態のMOS型電界効果トランジスタ20に比べて、不純物活性化のためのアニール時にゲート絶縁膜27自体の構造変化や、ゲート絶縁膜27とシリコン基板1との界面の構造変化が引き起こされるのを更に容易に抑制することができ、電気的特性を所望の特性に制御することが更に容易なる。また、MOS型電界効果トランジスタ30では、微細化を図ることも更に容易になる。なお、界面バリア層27aと高誘電率誘電体膜27bとの積層順は、図示の順番と逆にすることもできる。
(第3形態)
図1(c)は、本発明のMOS型電界効果トランジスタの基本的な断面構造の更に他の例を示す概略図である。同図に示すMOS型電界効果トランジスタ40では、第1界面バリア層37aと、その上に積層された本発明の高誘電率誘電体膜37bと、その上に積層された第2界面バリア層37cとによってゲート絶縁膜37が形成されているという点で、図1(b)に示した第2形態のMOS型電界効果トランジスタ30と異なる。他の構成はMOS型電界効果トランジスタ30の構成と同様であるので、図1(c)に示した部材又は領域のうちで図1(b)に既に示した部材又は領域については、図1(b)で用いた参照符号と同じ参照符号を付してその説明を省略する。
図1(c)は、本発明のMOS型電界効果トランジスタの基本的な断面構造の更に他の例を示す概略図である。同図に示すMOS型電界効果トランジスタ40では、第1界面バリア層37aと、その上に積層された本発明の高誘電率誘電体膜37bと、その上に積層された第2界面バリア層37cとによってゲート絶縁膜37が形成されているという点で、図1(b)に示した第2形態のMOS型電界効果トランジスタ30と異なる。他の構成はMOS型電界効果トランジスタ30の構成と同様であるので、図1(c)に示した部材又は領域のうちで図1(b)に既に示した部材又は領域については、図1(b)で用いた参照符号と同じ参照符号を付してその説明を省略する。
第1界面バリア層37aは、図1(b)に示したMOS型電界効果トランジスタ30における界面バリア層27aと同様に、高誘電率誘電体膜37bとシリコン基板1との反応を抑制するための層であり、例えばシリコン酸化物、シリコン酸窒化物、又はシリコン窒化物により形成される。また、高誘電率誘電体膜37上に形成される第2界面バリア層37cは、高誘電率誘電体膜37bとゲート電極12との反応を抑制するための層であり、第1界面バリア層37aと同様に、例えばシリコン酸化物、シリコン酸窒化物、又はシリコン窒化物により形成される。第1界面バリア層37a又は第2界面バリア層37cをシリコン酸化物により形成する場合にはその膜厚を0.5〜3.0nm程度の範囲内で適宜選定可能であり、シリコン酸化窒物、シリコン窒化物により形成する場合にはその膜厚を0.2〜0.5nm程度の範囲内で適宜選定可能である。第1界面バリア層37a上に形成される本発明の高誘電率誘電体膜37bの膜厚は、その組成やゲート絶縁膜37に求められる誘電率等に応じて適宜選定可能であるが、0.5〜4.0nm程度の範囲内で適宜選定可能である。
本形態のMOS型電界効果トランジスタ40は、第1界面バリア層37a及び第2界面バリア層37cを有しているので、図1(b)に示したMOS型電界効果トランジスタ30に比べて、不純物活性化のためのアニール時にゲート絶縁膜37自体の構造変化や、ゲート絶縁膜37とシリコン基板1又はゲート電極12との界面の構造変化が引き起こされるのを更に容易に抑制することができ、電気的特性を所望の特性に制御することが更に容易なる。また、MOS型電界効果トランジスタ40では、微細化を図ることも更に容易になる。
(変形例)
本発明のMOS型電界効果トランジスタは、シリコン基板に形成する他に、電気絶縁基板上に形成された半導体層に形成することもできる。また、本発明のMOS型電界効果トランジスタは、単独の回路素子としてのMOS型電界効果トランジスタであってもよいし、CMOS(Complementary Metal Oxide Semiconductor) を構成するトランジスタであってもよい。さらには、本発明のMOS型電界効果トランジスタを2つ用いてCMOSを構成することも可能である。上述した以外にも種々の変形、改良、組み合わせ等が可能である。
本発明のMOS型電界効果トランジスタは、シリコン基板に形成する他に、電気絶縁基板上に形成された半導体層に形成することもできる。また、本発明のMOS型電界効果トランジスタは、単独の回路素子としてのMOS型電界効果トランジスタであってもよいし、CMOS(Complementary Metal Oxide Semiconductor) を構成するトランジスタであってもよい。さらには、本発明のMOS型電界効果トランジスタを2つ用いてCMOSを構成することも可能である。上述した以外にも種々の変形、改良、組み合わせ等が可能である。
<半導体装置>
本発明の半導体装置は、前述したように、半導体上にゲート絶縁膜を介してゲート電極が形成されている半導体装置であって、前記のゲート絶縁膜が本発明の高誘電率誘電体膜を含んでいることを特徴とするものである。
本発明の半導体装置は、前述したように、半導体上にゲート絶縁膜を介してゲート電極が形成されている半導体装置であって、前記のゲート絶縁膜が本発明の高誘電率誘電体膜を含んでいることを特徴とするものである。
上記の半導体装置の具体例としては、例えば、上述した本発明のMOS型電界効果トランジスタを少なくとも1つ有する集積回路や、CCD(Charge Coupled Device)型固体撮像素子等が挙げられる。CCD型固体撮像素子においては、光電変換素子から電荷転送素子(CCD)へ電荷を読み出すための読み出しゲートを構成している転送電極が、本発明の半導体装置でいう「ゲート電極」に相当する。
<実施例1>
まず、シリコン基板を用意し、このシリコン基板を希フッ化水素酸で洗浄して表面の自然酸化膜を除去し、純水でリンスした後に乾燥した。次いで、このシリコン基板上に、本発明の高誘電率誘電体膜としてタングステンを5at%ドーピングした酸化ハフニウム膜を形成し、その上にポリシリコン層を形成して、積層体を得た。このとき、高誘電率誘電体膜の成膜は、反応性スパッタリング法によって行った。形成した高誘電率誘電体膜の膜厚は3nmである。また、ポリシリコン層の形成は、スパッタリング法によって行った。形成したポリシリコン層の膜厚は約100nmである。
まず、シリコン基板を用意し、このシリコン基板を希フッ化水素酸で洗浄して表面の自然酸化膜を除去し、純水でリンスした後に乾燥した。次いで、このシリコン基板上に、本発明の高誘電率誘電体膜としてタングステンを5at%ドーピングした酸化ハフニウム膜を形成し、その上にポリシリコン層を形成して、積層体を得た。このとき、高誘電率誘電体膜の成膜は、反応性スパッタリング法によって行った。形成した高誘電率誘電体膜の膜厚は3nmである。また、ポリシリコン層の形成は、スパッタリング法によって行った。形成したポリシリコン層の膜厚は約100nmである。
この後、MOS型電界効果トランジスタの作製過程で不純物の活性化のために行われるアニールを模して、上記の積層体を1000℃で熱処理(以下、「アニール」という。)した。熱処理時間は、高誘電率誘電体膜からの金属元素の外方拡散の有無が判りやすくなるように、10分間に設定した。アニール後の積層体でのハフニウムの濃度をポリシリコン層の表面(上面)側から二次イオン質量分析(SIMS)により測定した結果を、図2に示す。
<比較例1>
酸化ハフニウム膜にタングステンをドーピングしなかった以外は実施例1と同じ条件の下に、シリコン基板上に高誘電率誘電体膜及びポリシリコン層をこの順番で積層して積層体を得、その後、実施例1と同じ条件の下に積層体をアニールした。
酸化ハフニウム膜にタングステンをドーピングしなかった以外は実施例1と同じ条件の下に、シリコン基板上に高誘電率誘電体膜及びポリシリコン層をこの順番で積層して積層体を得、その後、実施例1と同じ条件の下に積層体をアニールした。
このようにして作製された積層体でのハフニウムの濃度をポリシリコン層の表面(上面)側から二次イオン質量分析(SIMS)により測定した結果を、図2に併記する。また、アニール前の積層体でのハフニウムの濃度をポリシリコン層の表面(上面)に相当する側から二次イオン質量分析により測定した結果も、図2に併記する。
ポリシリコン層の形成後に1000℃、10分という高温でのアニールを施すと、図2に示したアニール後の比較例1の測定結果とアニール前の比較例1の測定結果との対比から明らかなように、高誘電率誘電体膜(酸化ハフニウム膜)からポリシリコン層及びシリコン基板にハフニウムが比較的大量に外方拡散する。この測定結果は、高温でのアニールにより高誘電率誘電体膜(酸化ハフニウム膜)の構造変化、及び、ポリシリコン層と高誘電率誘電体膜(酸化ハフニウム膜)との界面の構造変化が起きることを直接的に示している。なお、アニール前の比較例1の測定結果において、高誘電率誘電体膜(酸化ハフニウム膜)からシリコン基板にかけてハフニウムの濃度が緩やかに変化しているのは、SIMS測定でのイオン打ち込みの影響によるものであり、高誘電率誘電体膜(酸化ハフニウム膜)とシリコン基板との界面では、実際には、より急峻な組成変化が起きている。
これに対し、図2に示した実施例1の測定結果とアニール後の比較例1の測定結果との対比から明らかなように、酸化ハフニウムにタングステンをドーピングした高誘電率誘電体膜では、1000℃、10分という高温でのアニールを施しても、ハフニウムの外方拡散が抑制される。酸化ハフニウムへのタングステンのドーピングは、ハフニウムの外方拡散の抑制に高い効果がある。
なお、比較例1で形成した酸化ハフニウム膜の膜厚が3nm(0.03μm)で、ポリシリコン層の膜厚が約100nm(0.1μm)であることと、アニール後の比較例1の測定結果において酸化ハフニウム膜でのハフニウムの濃度(原子密度)が凡そ2×1022(atoms/cm3)で、ポリシリコン層でのハフニウムの濃度(原子密度)が凡そ2×1019(atoms/cm3)であることとから、酸化ハフニウム膜からポリシリコン層へのハフニウムの外方拡散量は、元々の酸化ハフニウム膜でのハフニウムの量の3パーセント程度であると算出される。この値は、酸化ハフニウム膜に同程度の酸素欠損が含まれていたことを示している。
<実施例2>
タングステンに代えてモリブデンを5at%の割合で酸化ハフニウム膜にドーピングした以外は実施例1と同じ条件の下に積層体の作製及びアニールを行い、その後、この積層体でのハフニウムの濃度をポリシリコン層の表面(上面)側から二次イオン質量分析(SIMS)により測定した。結果を図3に示す。また、参考のために、比較例1でのアニール後の測定結果とアニール前の測定結果とを図3に併記する。
タングステンに代えてモリブデンを5at%の割合で酸化ハフニウム膜にドーピングした以外は実施例1と同じ条件の下に積層体の作製及びアニールを行い、その後、この積層体でのハフニウムの濃度をポリシリコン層の表面(上面)側から二次イオン質量分析(SIMS)により測定した。結果を図3に示す。また、参考のために、比較例1でのアニール後の測定結果とアニール前の測定結果とを図3に併記する。
図3から明らかなように、酸化ハフニウムにモリブデンをドーピングした高誘電率誘電体膜では、実施例1の高誘電率誘電体膜と同様に、1000℃、10分という高温でのアニールを施してもハフニウムの外方拡散が抑制される。酸化ハフニウムへのモリブデンのドーピングは、ハフニウムの外方拡散の抑制に高い効果がある。
なお、窒素ドープ酸化ハフニウム、ハフニウムシリケート、及び窒素ドープハフニウムシリケートのいずれについても、前述したドープ金属のドーピングによりハフニウムの外方拡散を抑制し得ることが、実験的に確認された。
1 シリコン基板
7 ゲート絶縁膜(高誘電率誘電体膜)
7a、27a 界面バリア層
37a 第1界面バリア層
37b 第2界面バリア層
12 ゲート電極
27、37 ゲート絶縁膜
27b、37b 高誘電率誘電体膜
20、30、40 MOS型電界効果トランジスタ
7 ゲート絶縁膜(高誘電率誘電体膜)
7a、27a 界面バリア層
37a 第1界面バリア層
37b 第2界面バリア層
12 ゲート電極
27、37 ゲート絶縁膜
27b、37b 高誘電率誘電体膜
20、30、40 MOS型電界効果トランジスタ
Claims (16)
- 少なくとも酸素原子とハフニウム原子とを構成元素とするハフニウム化合物に、ハフニウムよりも高い価数を有する金属元素がドーピングされた誘電体からなることを特徴とする高誘電率誘電体膜。
- 前記ハフニウム化合物が、ハフニウム酸化物、ハフニウムシリケート、窒素ドープハフニウム酸化物、又は、窒素ドープハフニウムシリケートであることを特徴とする請求項1に記載の高誘電率誘電体膜。
- 前記金属元素の価数が6であることを特徴とする請求項1又は2に記載の高誘電率誘電体膜。
- 前記金属元素が、タングステン、モリブデン、又はクロムであることを特徴とする請求項3に記載の高誘電率誘電体膜。
- 前記金属元素の価数が5であることを特徴とする請求項1又は2に記載の高誘電率誘電体膜。
- 前記金属元素が、バナジウム、ニオブ、又はタンタルであることを特徴とする請求項5に記載の高誘電率誘電体膜。
- 前記金属元素を記号Mで表したときに、該金属元素Mの濃度が、少なくとも前記ハフニウム化合物中の所定領域において酸素欠損を補償し得る濃度以上であると共に、前記ハフニウム化合物において式;M−O−M(式中のOは酸素原子を表す。)で表される結合が形成される濃度未満であることを特徴とする請求項1〜6のいずれか1項に記載の高誘電率誘電体膜。
- 前記金属元素の濃度の最大値が、ハフニウムと前記金属元素との合量に対して5at%以下であることを特徴とする請求項1〜7のいずれか1項に記載の高誘電率誘電体膜。
- 前記金属元素が、膜厚方向に均一に分布していることを特徴とする請求項1〜8のいずれか1項に記載の高誘電率誘電体膜。
- 前記金属元素が、膜厚方向の中央部に偏在していることを特徴とする請求項1〜8のいずれか1項に記載の高誘電率誘電体膜。
- 前記金属元素が、膜厚方向の一方の面側に偏在していることを特徴とする請求項1〜8のいずれか1項に記載の高誘電率誘電体膜。
- ゲート絶縁膜が請求項1〜11のいずれかに記載の高誘電率誘電体膜を含んでいることを特徴とするMOS型電界効果トランジスタ。
- 前記ゲート絶縁膜が、前記高誘電率誘電体膜の下地層として形成された第1界面バリア層、又は前記高誘電率誘電体膜上に形成された第2界面バリア層を含んでいることを特徴とする請求項12に記載のMOS型電界効果トランジスタ。
- 前記第1界面バリア層又は前記第2界面バリア層の膜厚が0.2〜0.5nmの範囲内であることを特徴とする請求項13に記載のMOS型電界効果トランジスタ。
- 前記第1界面バリア層又は前記第2界面バリア層がシリコン窒化物又はシリコン酸窒化物により形成されていることを特徴する請求項13又は14に記載のMOS型電界効果トランジスタ。
- 半導体上にゲート絶縁膜を介してゲート電極が形成されている半導体装置であって、前記ゲート絶縁膜が請求項1〜請求項11のいずれかに記載の高誘電率誘電体膜を含んでいることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003417636A JP2005183422A (ja) | 2003-12-16 | 2003-12-16 | 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003417636A JP2005183422A (ja) | 2003-12-16 | 2003-12-16 | 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183422A true JP2005183422A (ja) | 2005-07-07 |
Family
ID=34780078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003417636A Withdrawn JP2005183422A (ja) | 2003-12-16 | 2003-12-16 | 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183422A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210060A (ja) * | 2003-12-26 | 2005-08-04 | Fujitsu Ltd | 半導体装置とその製造方法 |
WO2007091302A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2009239080A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 半導体装置、キャパシタ、および電界効果トランジスタ |
JP2010073867A (ja) * | 2008-09-18 | 2010-04-02 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
US8476718B2 (en) | 2009-03-25 | 2013-07-02 | Kabushiki Kaisha Toshiba | Semiconductor device including a gate insulating film having a metal oxide layer having trap levels |
CN110164850A (zh) * | 2018-02-15 | 2019-08-23 | 松下知识产权经营株式会社 | 电容元件和电容元件的制造方法 |
WO2022168773A1 (ja) * | 2021-02-08 | 2022-08-11 | 東京エレクトロン株式会社 | 基板処理方法、及び基板処理装置 |
-
2003
- 2003-12-16 JP JP2003417636A patent/JP2005183422A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210060A (ja) * | 2003-12-26 | 2005-08-04 | Fujitsu Ltd | 半導体装置とその製造方法 |
WO2007091302A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2009239080A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 半導体装置、キャパシタ、および電界効果トランジスタ |
JP2010073867A (ja) * | 2008-09-18 | 2010-04-02 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
US8030717B2 (en) | 2008-09-18 | 2011-10-04 | Tokyo Electron Limited | Semiconductor device |
US8476718B2 (en) | 2009-03-25 | 2013-07-02 | Kabushiki Kaisha Toshiba | Semiconductor device including a gate insulating film having a metal oxide layer having trap levels |
CN110164850A (zh) * | 2018-02-15 | 2019-08-23 | 松下知识产权经营株式会社 | 电容元件和电容元件的制造方法 |
WO2022168773A1 (ja) * | 2021-02-08 | 2022-08-11 | 東京エレクトロン株式会社 | 基板処理方法、及び基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
US7824990B2 (en) | Multi-metal-oxide high-K gate dielectrics | |
TWI624060B (zh) | 具有鎢閘極電極的半導體裝置及其製造方法 | |
JP4521327B2 (ja) | 半導体装置の製造方法 | |
US8203176B2 (en) | Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric | |
JP4277268B2 (ja) | 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法 | |
TWI273709B (en) | Semiconductor integrated circuit device and its manufacturing method | |
JP2002314067A (ja) | 半導体装置およびmis型電界効果トランジスタの製造方法 | |
US20080318404A1 (en) | Semiconductor device and method for manufacturing the same | |
US20150140838A1 (en) | Two Step Deposition of High-k Gate Dielectric Materials | |
CN100461416C (zh) | 半导体器件 | |
US20140175569A1 (en) | Semiconductor device having a high-k gate dielectric layer | |
JP2005191293A (ja) | 半導体装置およびその製造方法 | |
JP2008288226A (ja) | 半導体装置およびその製造方法 | |
JP2005064523A (ja) | 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置 | |
JP2005183422A (ja) | 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置 | |
JP5197986B2 (ja) | 半導体装置の製造装置 | |
JP2005045012A (ja) | 半導体装置の製造方法 | |
JP4163169B2 (ja) | 半導体装置およびその製造方法 | |
US20070184592A1 (en) | Method for manufacturing semiconductor device | |
JPWO2005074037A1 (ja) | 半導体装置の製造方法 | |
KR101212567B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP2010165705A (ja) | 半導体装置の製造方法 | |
JP4280871B2 (ja) | 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法 | |
JP2011210999A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |