CN103681285A - 包括无氟钨阻挡层的半导体器件及其制造方法 - Google Patents

包括无氟钨阻挡层的半导体器件及其制造方法 Download PDF

Info

Publication number
CN103681285A
CN103681285A CN201310102336.4A CN201310102336A CN103681285A CN 103681285 A CN103681285 A CN 103681285A CN 201310102336 A CN201310102336 A CN 201310102336A CN 103681285 A CN103681285 A CN 103681285A
Authority
CN
China
Prior art keywords
tungsten
layer
floride
tungsten layer
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310102336.4A
Other languages
English (en)
Other versions
CN103681285B (zh
Inventor
姜东均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103681285A publication Critical patent/CN103681285A/zh
Application granted granted Critical
Publication of CN103681285B publication Critical patent/CN103681285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种形成具有降低的电阻率的无氟钨扩散阻挡层的方法、一种利用无氟钨扩散阻挡层的半导体器件，以及一种用于形成这样的半导体器件的方法。

Description

包括无氟钨阻挡层的半导体器件及其制造方法
相关申请的交叉引用
本申请要求2012年8月31日提交的韩国专利申请No.10-2012-0096679的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体器件，更具体地，涉及一种包括无氟钨阻挡层的半导体器件及其制造方法。
背景技术
如果利用氮化钛（TiN）作为金属栅电极，即使逐步地减小半导体器件的线宽，也存在电阻率高的问题。为了准确地控制流经形成在栅电极的源极与漏极之间的沟道上的电流量，需要平稳地控制施加给栅电极的操作电压。此外，高速操作可以经由快电流速度来实现，所述快电流速度是通过利用低电阻率材料形成位线而获得的。如果不解决电阻率高的问题，则可能产生过多热量，因而降低半导体器件的可靠性。为了解决此问题，必须改变现有材料的物理特性以使得现有材料具有低电阻率和高热导率，或必须引入新的金属。
发明内容
本发明的实施例提供一种形成具有低电阻率的钨层的方法，以及一种利用所述方法来制造半导体器件的方法。
根据本发明的一个实施例，一种形成钨层的方法可以包括以下步骤：利用无氟钨源（FFWS）在衬底之上形成无氟钨层；在无氟钨层之上形成体钨层；以及将所述无氟钨层和所述体钨层退火。
根据本发明的另一个实施例，一种制造半导体器件的方法可以包括以下步骤：利用含有碳的无氟钨源（FFWS）在衬底之上形成无氟钨层；在无氟钨层之上形成钨成核层；在钨成核层之上形成体钨层；以及将无氟钨层、钨成核层和体钨层退火。
根据本发明的又另一个实施例，一种半导体器件可以包括：衬底；栅绝缘层，所述栅绝缘层形成在衬底之上；无氟钨（FFW）层，所述无氟钨层形成在栅绝缘层之上；以及体钨层，所述体钨层形成在无氟钨层之上。
根据本发明的另一个实施例，一种形成钨层的方法可以包括以下步骤：在衬底上吸附无氟钨化合物，所述无氟钨化合物至少包含钨成分和碳成分；去除任何未吸附的钨化合物；对提供的含氢材料执行等离子体处理，使得通过含氢材料与无氟钨化合物的反应来形成包括钨的薄膜；以及去除未反应的含氢材料。
附图说明
图1是示出根据一个示例性实施例的形成钨层的方法的图。
图2A是示出根据一个示例性实施例的形成钨层的方法的图。
图2B是示出根据图2A的钨层的结构的图。
图3A是示出根据一个示例性实施例的形成钨层的方法的图。
图3B是示出根据图3A的钨层的结构的图。
图4是示出用作栅电极材料的材料的电阻率之间的比较的图。
图5是示出无氟钨（FFW）层的氟扩散阻挡层的功能的图。
图6是示出后退火（post-ANL）步骤后的晶粒尺寸的图。
图7是示出后退火步骤后的相变的图。
图8是示出后退火步骤后的碳浓度降低的图。
图9A和图9B是示出利用根据一个示例性实施例的形成钨层的方法来形成平面栅结构的方法的图。
图10是示出根据利用FFW层作为栅电极的C-V特性的图。
图11是示出利用根据一个示例性实施例的形成钨层的方法的掩埋栅结构的图。
图12是示出利用根据一个示例性实施例的形成钨层的方法的位线结构的实例的图。
图13是示出利用根据一个示例性实施例的形成钨层的方法的位线结构的另一个实例的图。
图14是示出利用根据一个示例性实施例的形成钨层的方法的位线结构的又另一个实例的图。
图15是示出利用根据一个示例性实施例的形成钨层的方法的接触插塞的图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分地传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图与实施例中表示相似的部分。
附图并不一定按比例绘制，并且在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层上或衬底上的情况，还表示在第一层与第二层或衬底之间存在第三层的情况。
在示例性实施例中，应用具有低电阻率的钨层作为钨图案（诸如20nm或更小的存储器件的栅电极、位线等），以及利用含有很少量碳的无氟钨（FFW）层作为扩散阻挡层。
图1是示出根据本发明的一个示例性实施例的形成钨层的方法的图。参见图1，可以利用原子层沉积（ALD）法来形成钨层。
用于钨层的ALD法100包括作为单位循环的无氟钨源（FFWS）注入步骤S11、净化（purge）步骤S12、反应物注入步骤S13和净化步骤S14。可以通过在步骤S15多次地重复单位循环来沉积具有期望厚度的钨层。可以在约150℃至约320℃的温度利用约250W的功率来执行ALD法。
在FFWS注入步骤S11中，在衬底上吸附金属有机系列FFWS。衬底可以由适用于半导体工艺的特定材料（诸如硅（Si））制成。可以在衬底之上提供诸如电介质层和导电层的层。衬底的表面是指衬底的沉积了钨层的特定表面，或指形成在衬底上的材料的表面。例如，根据使用，衬底的表面可以包括诸如硅、氧化硅、高介电物质、氮化硅、掺杂的硅、金属、金属氮化物或其它导电材料的材料。在一个示例性实施例中，衬底的表面可以包括氧化硅（SiO2）。氧化硅（SiO2）可以包括用作晶体管的栅绝缘层的材料。
可以利用金属有机钨源作为FFWS。FFWS可以包括不含氟（F）的金属有机钨源。FFWS可以包括含有钨（W）和碳（C）的化合物。另外，FFWS可以包括含有钨（W）、碳（C）和氮（N）的化合物。例如，FFWS可以包括二羰基(η5-甲基-环戊二烯基)亚硝酰钨（C8H7NO3W）或双(t-丁基亚胺基)双(二甲基胺基)钨（C12H30N4W）。利用FFWS沉积的钨层的电阻率可以通过碳含量来降低，并且可以起到阻挡层的作用。可以控制FFWS的流速，使得碳含量变成40at%（原子百分比）或更低。
接着，为了去除未吸附的FFWS，执行净化步骤S12。可以通过供应诸如氩（Ar）的惰性气体来执行净化步骤。
在反应物注入步骤S13中，通过与吸附的FFWS反应而以原子层单位沉积钨层。这里，反应物可以包括还原剂或还原气体。反应物可以包括含氢（H2）的材料。反应物注入步骤S13可以包括氢（H2）等离子体处理。在一个示例性实施例中，反应物注入步骤S13可以包括氢（H2）等离子体处理。如果如上述执行氢（H2）等离子体处理，则通过FFWS与氢（H2）的反应来沉积钨层。可以控制通过氢（H2）等离子体处理所沉积的钨层的碳含量，使得它变成约40原子百分比（at%）或更低。为了控制碳含量，可以控制用于氢（H2）等离子体处理的条件（例如，250W的功率）。可以通过氢（H2）等离子体处理来去除钨层中的诸如氮或氧的杂质。
接着，执行净化步骤S14，从而去除任何未反应的反应物或反应副产物。可以通过供应诸如氩（Ar）的惰性气体来执行净化步骤。
可以通过在步骤S15多次地重复包括FFWS注入步骤S11、净化步骤S12、反应物注入步骤S13和净化步骤S14的单位循环来将钨层沉积至期望的厚度。根据一个示例性实施例的钨层可以形成至约
Figure BDA00002974018400041
至约
Figure BDA00002974018400042
的厚度。因为利用了ALD法，所以台阶覆盖良好。根据一个示例性实施例的钨层可以包括无氟钨（FFW）层或含有很少量碳的无氟碳化钨（FFWC）层。FFWC层中所含的碳含量可以是约25at%至约35at%。此碳含量通过氢（H2）等离子体处理来获得。
在一个示例性实施例中，利用不含氟（F）的金属有机钨源来形成FFW层或FFWC层。因为层中不含氟（F），所以不会使在下面的衬底的表面恶化。另外，层中的碳含量可以通过氢（H2）等离子体处理来控制。特别地，通过将碳含量控制到约40at%或更低，钨层的电阻率降低，并且钨层可以起到扩散阻挡层的作用。
在沉积钨层之后，可以执行退火101。退火101是后退火（post-ANL）步骤S16。后退火步骤S16是降低钨层的电阻率的工艺。后退火步骤S16可以包括快速热处理（RTP）。可以执行后退火步骤S16约1小时。可以在氮（N2）气氛中执行后退火步骤S16，以防止钨层氧化。可以在约800℃的温度执行后退火步骤S16。后退火步骤S16的结果是，钨层的晶粒尺寸增大、钨层的相改变从而使钨层具有低配位数，并且钨层的碳浓度减小。后退火步骤S16的结果是，呈W2C相和呈β-W相的小晶粒变成呈α-W相的超大晶粒。
例如，可以通过后退火步骤S16将钨层的碳浓度减小到约at20%或更低（例如，约10at%至约15at%）。钨层的晶粒尺寸增大约10倍或更多。结果，执行了后退火步骤S16的钨层具有减小的碳浓度和大晶粒，结果，相比于沉积后的钨层，钨层的电阻率降低了约80%或更多。
可以利用根据一个示例性实施例的钨层作为用于防止金属扩散的扩散阻挡层。另外，可以利用根据一个示例性实施例的钨层作为成核层。成核层提供用于体钨层的生长位置。
根据一个示例性实施例的包括扩散阻挡层和成核层的钨层可以用在钨图案中。钨图案可以包括栅电极、金属线、位线和接触插塞。因为根据一个示例性实施例的钨层可以起到成核层的作用，所以可以简化钨图案工艺的过程。即，一个钨层可以起到扩散阻挡层和成核层二者的作用。
图2A是示出根据本发明的一个示例性实施例的形成钨层的方法的图，图2B是示出根据图2A的钨层的结构的图。
参见图2B，在衬底21之上形成钨层24。衬底21可以由适用于半导体工艺的特定材料（诸如硅（Si））制成。可以在衬底之上提供诸如电介质层或导电层的层。衬底21的表面是指衬底的沉积了钨层24的特定表面，或指形成在衬底上的材料的表面。例如，根据使用，衬底21的表面可以包括诸如硅、氧化硅、高介电物质、氮化硅、掺杂的硅、金属、金属氮化物或其它导电材料的材料。在一个示例性实施例中，衬底21的表面可以包括氧化硅（SiO2）。氧化硅（SiO2）可以包括用作晶体管的栅绝缘层的材料。
根据一个实施例的钨层24可以通过沉积第一钨层22和第二钨层23来形成。可以利用ALD法来形成第一钨层22。可以利用ALD法或CVD法来形成第二钨层23。如果利用ALD法，则可以在同一反应室中沉积第一钨层22和第二钨层23。第一钨层22可以是扩散阻挡层，第二钨层23可以是体层（bulk layer）。因此，根据一个实施例的钨层24可以包括钨扩散阻挡层和体钨层的层叠。
下面结合图2A来描述形成钨层24的方法。
参见图2A，形成根据一个示例性实施例的钨层24的方法包括在步骤201形成第一钨层22、在步骤202形成第二钨层23、以及在步骤203执行退火。
步骤201形成第一钨层
可以利用FFWS来形成第一钨层22。例如，可以通过ALD法来形成第一钨层22。在用于形成第一钨层22的ALD法中，FFWS注入步骤S21、净化步骤S22、反应物注入步骤S23和净化步骤S24形成单位循环。可以通过在步骤S25多次地重复单位循环来形成具有期望厚度的第一钨层22。可以在约150℃至约320℃的温度利用约250W的功率来执行ALD法。
在FFWS注入步骤S21中，在衬底21上吸附FFWS。可以利用金属有机钨源作为FFWS。FFWS可以包括不含氟（F）的金属有机钨源。FFWS可以包括含有钨（W）和碳（C）的化合物。另外，FFWS可以包括含有钨（W）、碳（C）和氮（N）的化合物。例如，FFWS可以包括C8H7NO3W或C12H30N4W。利用FFWS沉积的第一钨层22的电阻率通过碳含量来降低，并且可以起到阻挡层的作用。相应地，可以控制FFWS的流速，使得碳含量变成约40at%或更低。
接着，为了去除任何未吸附的FFWS，执行净化步骤S22。可以通过供应诸如氩（Ar）的惰性气体来执行净化步骤S22。
在反应物注入步骤S23，通过与吸附的FFWS的反应而以原子层单位来沉积钨层。这里，反应物可以包括还原剂或还原气体。反应物可以包括含氢（H2）的材料。反应物注入步骤S23可以包括氢（H2）等离子体处理。在一个示例性实施例中，反应物注入步骤S23可以包括氢（H2）等离子体处理。如果如上述执行氢（H2）等离子体处理，则通过FFWS与氢（H2）的反应来沉积第一钨层22。可以控制通过氢（H2）等离子体处理所沉积的第一钨层22的碳含量，使得它变成约40at%或更低。为了控制碳含量，可以控制用于氢（H2）等离子体处理的条件（例如，约250W的功率）。可以通过氢（H2）等离子体处理来去除钨层中的诸如氮或氧的杂质。
接着，执行净化步骤S24，以去除任何未反应的反应物或反应副产物。可以通过供应诸如氩（Ar）的惰性气体来执行净化步骤S24。
可以通过在步骤S25多次地重复包括FFWS注入步骤S21、净化步骤S22、反应物注入步骤S23和净化步骤S24的单位循环来将第一钨层22沉积至期望的厚度。根据一个示例性实施例的第一钨层22可以形成至约
Figure BDA00002974018400061
至约的厚度。因为利用了ALD法，所以台阶覆盖良好。根据一个示例性实施例的第一钨层22可以包括无氟钨（FFW）层或含有很少量碳的无氟碳化钨（FFWC）层。FFWC层中所含的碳含量可以变成约40%或更低。例如，如果FFWC层的厚度为约
Figure BDA00002974018400063
则碳含量可以是约25at%至约30at%。如果FFWC层的厚度为约
Figure BDA00002974018400064
则碳含量可以是约30at%至约35at%。此碳含量可以通过氢（H2）等离子体处理来获得。
在一个示例性实施例中，利用不含氟（F）的金属有机钨源来形成被沉积为第一钨层22的FFW层或FFWC层。因为层中不含氟（F），所以不会使在下面的衬底21的表面恶化。另外，层中的碳含量降低。相应地，第一钨层22的电阻率改善，并且第一钨层22具有扩散阻挡层的功能。
步骤202-形成第二钨层（体W）
可以利用六氟化钨（WF6）和氢（H2）来形成第二钨层23，第二钨层23是体层。可以利用CVD法或ALD法来形成第二钨层23。第二钨层23可以形成至约
Figure BDA00002974018400071
的厚度。可以在约400℃或更高的工艺温度沉积第二钨层23，使得第二钨层23具有α-W相，所述α-W相具有低电阻率的体心立方（BCC）结构。可以利用第一钨层22作为生长位置来形成第二钨层23。即，第一钨层22起到成核层的作用。
如上所述，第一钨层22包括不含氟（F）的FFW层，第二钨层23可以含有很少量的氟（F）。虽然第二钨层23含有氟（F），也可以防止氟（F）扩散到第一钨层22之下的衬底21中，因为第一钨层22起到扩散阻挡层的作用。
同时，当形成第二钨层23时，可以利用由C8H7NO3W或C12H30N4W制成的FFWS作为钨源。然而，如果利用FFWS来形成第二钨层23，在电阻率方面是不利的，因为层中含有碳。结果，因为在一个示例性实施例中利用了FFWS，所以可以通过形成起到扩散阻挡层和成核层作用的第一钨层22并且利用六氟化钨（WF6）形成第二钨层23来降低电阻率。
可以利用一系列工艺形成第一钨层22和第二钨层23来形成包括FFW层和体钨层的钨层24。可以利用诸如“W/FFW”的钨层叠作为钨层24。
退火步骤203
在形成钨层24之后，可以执行退火步骤203以降低电阻率。退火203是后退火步骤S27。执行后退火步骤S27以降低钨层24的电阻率。后退火步骤S27可以包括RTP。可以执行后退火步骤S27约1小时。可以在氮（N2）气氛中执行后退火步骤S27，以防止钨层24氧化。可以在约800℃的温度执行后退火步骤S27。
后退火步骤S27的结果是，第一钨层22和第二钨层23的晶粒尺寸增大、第一钨层22和第二钨层23的相改变从而使第一钨层22和第二钨层23具有低配位数、并且第一钨层22和第二钨层23的碳浓度降低。后退火步骤S27的结果是，第一钨层22和第二钨层23的碳浓度进一步降低，并且呈W2C相和呈β-W相的小晶粒变成呈α-W相的超大晶粒。
例如，第一钨层22和第二钨层23的碳浓度可以通过后退火步骤S27而减小至约20at%或更低（例如，约10at%至约15at%）。第一钨层22和第二钨层23的晶粒尺寸增大约10倍或更大。结果，执行了后退火步骤S27的钨层24具有减小的碳浓度和大晶粒，结果，相比于沉积后的钨层，钨层24的电阻率降低了约80%或更多。
另外，可以通过后退火步骤27来去除层内的氟（F）。
可以利用根据一个示例性实施例的第一钨层22作为用于防止金属扩散的扩散阻挡层。另外，可以利用根据一个示例性实施例的第一钨层22作为成核层。成核层提供用于第二钨层23的生长位置，第二钨层23是体钨层。
根据一个示例性实施例的包括扩散阻挡层和成核层的钨层24可以用在钨图案中。钨图案可以包括栅电极、金属线、位线和接触插塞。因为根据一个示例性实施例的第一钨层22可以起到成核层的作用，所以可以简化钨图案工艺中的过程。即，第一钨层22可以起到扩散阻挡层和成核层二者的作用。
图3A是示出根据本发明的一个示例性实施例的形成钨层的方法的图。图3B是示出根据图3A的钨层的结构的图。
参见图3B，在衬底211之上形成钨层215。衬底211可以由适用于半导体工艺的特定材料（诸如硅（Si））制成。可以在衬底之上提供诸如电介质层或导电层的层。衬底211的表面是指衬底的沉积了钨层215的特定表面，或指形成在衬底上的材料的表面。例如，根据使用，衬底211的表面可以包括诸如硅、氧化硅、高介电物质、氮化硅、掺杂的硅、金属、金属氮化物或其它导电材料的材料。在一个示例性实施例中，衬底211的表面可以包括氧化硅（SiO2）。氧化硅（SiO2）可以包括用作晶体管的栅绝缘层的材料。
可以通过层叠第一钨层212、第二钨层213和第三钨层214来形成钨层215。可以利用ALD法来形成第一钨层212。可以利用ALD法或CVD法来形成第二钨层213和第三钨层214。如果利用ALD法，则可以在同一反应室中沉积第一钨层212、第二钨层213和第三钨层214。第一钨层212可以起到阻挡层的作用，第二钨层213可以起到成核层的作用，第三钨层214可以起到体层的作用。相应地，根据一个示例性实施例的钨层215可以包括钨阻挡层、成核层和体钨层的层叠结构。
下面结合图3A来描述形成钨层215的方法。
参见图3A，形成根据一个示例性实施例的钨层215的方法包括在步骤301形成第一钨层212、在步骤302形成第二钨层213、在步骤303形成第三钨层214以及在步骤304执行退火。
步骤301-形成第一钨层
可以利用FFWS来形成第一钨层212。例如，可以利用FFWS通过ALD法来形成第一钨层212。在用于形成第一钨层212的ALD法中，FFWS注入步骤S31、净化步骤S32、反应物注入步骤S33和净化步骤S34形成单位循环，可以通过在步骤S35多次地重复单位循环来沉积具有期望厚度的第一钨层212。可以在150℃至320℃的温度利用约250W的功率来执行ALD法。
在FFWS注入步骤S31中，在衬底211上吸附FFWS。可以利用金属有机钨源作为FFWS。FFWS可以包括不含氟（F）的金属有机钨源。FFWS可以包括含有钨（W）和碳（C）的化合物。另外，FFWS可以包括含有钨（W）、碳（C）和氮（N）的化合物。例如，FFWS可以包括C8H7NO3W或C12H30N4W。第一钨层212的电阻率通过碳含量来降低，并且可以起到阻挡层的作用。可以控制FFWS的流速，使得碳含量变成约40at%（原子百分比）或更低。
接着，为了去除未吸附的FFWS，执行净化步骤S32。可以通过供应诸如氩（Ar）的惰性气体来执行净化步骤S32。
在反应物注入步骤S33中，通过与吸附的FFWS反应而以原子层单位沉积钨层。这里，反应物可以包括还原剂或还原气体。反应物可以包括含氢（H2）的材料。反应物注入步骤S33可以包括氢（H2）等离子体处理。在一个示例性实施例中，反应物注入步骤S33可以包括氢（H2）等离子体处理。如果如上述执行氢（H2）等离子体处理，则通过FFWS与氢（H2）的反应来沉积第一钨层212。可以控制通过氢（H2）等离子体处理所沉积的第一钨层212的碳含量，使得它变成40at%或更低。为了控制碳含量，可以控制用于氢（H2）等离子体处理的条件（例如，约250W的功率）。可以通过氢（H2）等离子体处理来去除钨层中所包含的诸如氮或氧的杂质。
接着，执行净化步骤S34，以去除任何未反应的反应物或反应副产物。可以通过供应诸如氩（Ar）的惰性气体来执行净化步骤S34。
可以通过在步骤S35多次地重复包括FFWS注入步骤S31、净化步骤S32、反应物注入步骤S33和净化步骤S34的单位循环而将第一钨层212沉积至期望厚度。根据一个示例性实施例的第一钨层212可以形成至约
Figure BDA00002974018400091
至约
Figure BDA00002974018400092
的厚度。因为利用了ALD法，所以台阶覆盖良好。根据一个示例性实施例的第一钨层212可以包括无氟钨（FFW）层或含有很少量碳的无氟碳化钨（FFWC）层。FFWC层中所包含的碳含量可以是约25at%至约35at%。此碳含量通过氢（H2）等离子体处理来获得。
在一个示例性实施例中，利用不含氟（F）的金属有机钨源来形成被沉积为第一钨层212的FFW层或FFWC层。因为层中不含氟（F），所以不会使在下面的衬底211的表面恶化。另外，因为层中的碳含量通过氢（H2）等离子体处理而被控制到约40at%或更低，所以可以改善第一钨层212的电阻率，并且第一钨层212可以起到扩散阻挡层的作用。
步骤302-形成第二钨（成核）层
在第一钨层212上沉积第二钨层213。第二钨层213起到成核层的作用。可以利用ALD法或CVD法来形成第二钨层213。如果利用ALD法，则可以在同一反应室中形成第一钨层212和第二钨层213。
第二钨层213可以利用六氟化钨（WF6）作为钨源，并且可以利用乙硼烷（B2H6）作为吸附气体（socking gas）。可以通过将六氟化钨（WF6）和乙硼烷（B2H6）中的每个注入并净化约5至6次来形成第二钨层213。因为利用乙硼烷（B2H6）作为吸附气体，所以第二钨层213具有非晶相。结果，第二钨层213具有降低的电阻率，因为它具有大的晶粒尺寸。第二钨层213具有约或更小的薄厚度。乙硼烷（B2H6）的流速约为300sccm或更高，工艺温度约为350℃或更低。由于第二钨层213具有非晶相，第三钨层214的晶粒尺寸可以增大。第二钨层213可以起到成核层的作用。此外，第二钨层213是起到用于第三钨层214的生长位置作用的薄钨层，第三钨层214是体钨层。
如果形成第二钨层213作为成核层，则薄层电阻Rs可以具有约5%或更低的均匀性。
步骤303-形成第三钨层（体W）层
可以利用六氟化钨（WF6）和氢（H2）来形成作为体层的第三钨层214。这里，为了获得低电阻率，优选的是，尽可能薄地形成可以作为成核层的第二钨层213，因为第二钨层213具有比作为体层的第三钨层214高得多的电阻率。然而，当在形成第二钨层213之后紧接着直接在第二钨层213上形成体层时，可以尽可能薄地形成第二钨层213。可以在约400℃或更高的工艺温度沉积第三钨层214，使得它具有α-W相，所述α-W相具有低电阻率的体心立方（BCC）结构。可以利用化学气相沉积（CVD）法或ALD法来形成第三钨层214。
如上所述，根据一个示例性实施例的钨层215可以具有包括第一钨层212、第二钨层213和第三钨层214的层叠结构。假设第一钨层212是阻挡层并且第二钨层213和第三钨层214是电极，则钨层215可以具有“W/FFW”的层叠结构。第一钨层212包括不含氟（F）的FFW层，第二钨层213和第三钨层214可以不含氟（F）或可以包含很少量的氟（F）。即使第二钨层213和第三钨层214中包含很少量的氟（F），也可以防止氟（F）扩散到第一钨层212之下的衬底211中，因为第一钨层212起到扩散阻挡层的作用。
同时，在形成第三钨层214时，可以利用C8H7NO3W和C12H30N4W的FFWS作为钨源。然而，如果利用FFWS来形成第三钨层214，在电阻率方面是不利的，因为层中包含碳。结果，因为在一个示例性实施例中利用了FFWS，所以可以通过形成起到阻挡层作用的第一钨层212并且利用六氟化钨（WF6）形成成核层和体层来降低电阻率。
步骤304-退火
在形成包括第一钨层212、第二钨层213和第三钨层214的钨层215之后，执行退火步骤304以降低电阻率。退火步骤304是后退火步骤S38。后退火步骤S38可以包括RTP。可以执行后退火步骤S38约1小时。可以在氮（N2）气氛中执行后退火步骤S38，以防止钨层215氧化。可以在约800℃的温度执行后退火步骤S38。
由于后退火步骤S38，第一至第三钨层212、213和214的晶粒尺寸增大、第一至第三钨层212、213和214的相改变从而使第一至第三钨层212、213和214具有低配位数，并且第一至第三钨层212、213和214的碳浓度减小。通过后退火步骤S38，第一至第三钨层212、213和214的碳浓度进一步减小，并且呈W2C相和呈β-W相的小晶粒变成呈α-W相的超大晶粒。
例如，钨层215内的碳浓度通过后退火步骤S38降低至约20at%或更低（例如，约10at%至约15at%）。钨层215的晶粒尺寸增大约10倍或更多。结果，执行了后退火步骤S38的钨层215具有降低的碳浓度和大晶粒，结果，相比于沉积后的钨层，钨层215的电阻率降低了约80%或更多。
另外，可以通过后退火步骤S38来去除层内的氟（F）。
可以利用根据一个示例性实施例的第一钨层212作为用于防止金属扩散的扩散阻挡层。
根据一个示例性实施例的包括扩散阻挡层和成核层的钨层215可以用在钨图案中。钨图案可以包括栅电极、金属线、位线或接触插塞。
图4是示出用作栅电极材料的材料的电阻率之间的比较的图。图4是示出第一样本（W/TiN，其中层叠了氮化钛层和钨层）的电阻、第二样本（W/WN，其中层叠了氮化钨层和钨层）的电阻和第三样本（W/FFW，其中层叠了FFW层和钨层）的电阻之间的比较的图。第二样本W/WN在形成钨层之前经历RTP，第三样本在形成FFW层和钨层之后经历退火ANL。在第一样本至第三样本中利用钨层作为栅电极，并且在第一样本至第三样本中分别利用氮化钛（TiN）层、氮化钨（WN）层和FFW层作为钨层的扩散阻挡层。在第一样本和第二样本中，钨层是利用六氟化钨（WF6）和氢（H2）形成的体钨层，如在一个示例性实施例中所述。在第三样本中，钨层可以是根据一个示例性实施例的体钨层，或者钨层可以包括根据一个示例性实施例的成核层和体钨层。
从图4可以看到，利用FFW层作为扩散阻挡层的第三样本W/FFW具有比第一样本W/TiN和第二样本W/WN更低的电阻率。
例如，假设第二样本和第三样本中的每个具有约
Figure BDA00002974018400121
的厚度，则第二样本具有约100　μohm-cm的电阻率，而第三样本具有约40　μohm-cm的超低电阻率。第一样本具有约240　μohm-cm的超高电阻率。
如上所述，可以利用根据一个示例性实施例的FFW层作为扩散阻挡层来形成具有低电阻率的钨栅电极。
结果，当利用根据示例性实施例的FFW层或FFWC层作为扩散阻挡层时，相比于利用氮化钨和氮化钛作为扩散阻挡层的钨栅电极而言，可以显著地降低电阻率。
下表1是示出第三样本的沉积后的电阻率与后退火后的电阻率之间的比较的表。表1的结果对应于FFW层和钨层中的每个具有
Figure BDA00002974018400125
的厚度的实例。
[表1]
从表1可以看出，沉积后的电阻率约为175.9　μohm-cm，而后退火电阻率降低至36.1　μohm-cm。后退火电阻率是沉积后、后退火前的电阻率的80%或更小。
图5是说明FFW层的氟扩散阻挡层的功能的图。图5示出了利用FFW层作为扩散阻挡层的第三样本W/FFW中的氟扩散阻挡层的功能与利用氮化钛（TiN）作为阻挡层的第一样本W/TiN中的氟扩散阻挡层的功能之间的比较。在第三样本和第一样本中，FFW层和氮化钛（TiN）层中的每个的厚度约为钨层的厚度约为
Figure BDA00002974018400124
在图5中，可以看出，第三样本的氟（F）峰值比第一样本的氟（F）峰值降低得更多。这意味着，在防止氟（F）扩散方面，FFW层具有比氮化钛（TiN）层更大的效果。
图6是将后退火后的晶粒尺寸与后退火前（As-dep）的晶粒尺寸进行比较的图。从图6可以看出，后退火后的晶粒尺寸比沉积后As-Dep的晶粒尺寸更大。
图7是说明后退火后的相变的图。从图7可以看出，沉积后（As-dep）的晶相为β-W相，但是β-W相在后退火后变成α-W相。
图8是说明根据一个示例性实施例的后退火后的碳浓度降低的图。图8示出测量
Figure BDA00002974018400131
在沉积后（As-dep）和后退火后的原子浓度（A.C.）的结果。图8的结果可以利用AES法测量。
从图8可以看出，在沉积后，
Figure BDA00002974018400132
含有约30at%的碳浓度，而
Figure BDA00002974018400133
Figure BDA00002974018400134
的后退火碳浓度降低至约10at%。因此，可以看出，通过执行后退火显著地降低了层内的碳含量。
根据一个示例性实施例的包括FFW层或FFWC层的钨层可以应用于诸如平面栅、掩埋栅、凹入栅或垂直栅的栅结构。而且，包括FFW层或FFWC层的钨层还可以应用于位线、插塞或金属线。
图9A和图9B是示出利用根据本发明的一个示例性实施例的形成钨层的方法来形成平面栅结构的方法。
如图9A所示，在半导体衬底31之上形成栅绝缘层33。栅绝缘层33包括至少高介电常数（高k）层。此外，可以在半导体衬底31与栅绝缘层33之间形成界面层32。界面层32可以包括氧化硅（SiO2）层。界面层32通过改善半导体衬底31与栅绝缘层33之间的界面特性来改善电子移动特性。栅绝缘层33可以包括高k材料层（以下称为“高k层”）。高k层具有比氧化硅（SiO2）层更高的介电常数（约3.9）。此外，高k层比氧化硅层更厚，并且高k层具有比氧化硅层更低的等效氧化物厚度（EOT）值。例如，高k层可以包括诸如金属氧化物、金属硅酸盐或金属硅酸盐氮化物的含金属材料。金属氧化物可以包含诸如铪（Hf）、铝（Al）、镧（La）或锆（Zr）的金属。金属氧化物可以包括氧化铪（HfO2）、氧化铝（Al2O3）、氧化镧（LaO2）、氧化锆（ZrO2）或它们的组合。金属硅酸盐可以包括诸如铪（Hf）或锆（Zr）的金属。金属硅酸盐可以包括铪硅酸盐（HfSiO）、锆硅酸盐（ZrSiOx）或它们的组合。金属硅酸盐氮化物可以包括铪硅酸盐氮化物（HfSiON）或锆硅酸盐氮化物（ZrSiON）。
在栅绝缘层33之上形成栅层叠301。栅层叠301可以包括钨层。栅层叠301可以由钨阻挡层34、成核钨层35和体钨层36形成。可以利用结合图3A描述的方法来形成栅层叠301。钨阻挡层34可以对应于第一钨层，成核钨层35可以对应于第二钨层，体钨层36可以对应于第三钨层。可以利用包括FFWS和氢（H2）等离子体处理的ALD法来形成钨阻挡层34。钨阻挡层34可以包括FFW层或FFWC层。钨阻挡层34可以起到扩散阻挡层的作用。成核钨层35是用于体钨层36的生长位置，并且可以利用六氟化钨（WF6）和乙硼烷（B2H6）来形成成核钨层35。可以利用六氟化钨（WF6）和氢（H2）来形成体钨层36。
接着，可以如以上在一个示例性实施例中所述执行后退火37。后退火37可以包括RTP。可以执行后退火步骤37约1小时。可以在氮（N2）气氛中执行后退火步骤37，以防止钨层氧化。可以在800℃的温度执行后退火37。通过后退火步骤37，利用热能作为驱动力而增大了钨层的晶粒尺寸，钨层的相改变从而使钨层具有低配位数，并且钨层具有降低的碳浓度，结果钨层具有降低的电阻率。
如图9B所示，通过刻蚀栅层叠301来形成栅结构302。栅结构302可以包括顺序层叠的钨阻挡层图案340、成核钨层图案350和体钨层图案360。在刻蚀栅层叠301之后，还可以刻蚀栅绝缘层33和界面层32。相应地，还可以在栅结构302之下形成栅绝缘层图案330和界面层图案320。
根据一个示例性实施例，栅结构302变成包括钨的金属栅结构。作为扩散阻挡层的钨阻挡层图案340包括FFW层或FFWC层。因为如上所述金属栅结构中包括钨，所以栅结构302可以具有低电阻。此外，因为钨阻挡层图案340（扩散阻挡层）不含氟（F），所以不会产生对栅绝缘层图案330的侵蚀。
栅结构302可以用作NMOS或PMOS的栅电极。此外，栅结构302可以用作CMOS电路的栅电极。特别地，FFW层可以降低NMOS的阈值电压。
图10示出根据利用FFW层作为栅电极的电容-电压（C-V）特性。在图10中，可以看出，当利用FFW层时，相比于利用W/TiN时的阈值电压，利用W/FFW时的阈值电压V可以降低。
图11示出利用根据本发明的一个示例性实施例的形成钨层的方法的掩埋栅结构。
参见图11，在半导体衬底41中形成隔离层42。利用硬掩模图案43通过刻蚀工艺在半导体衬底41和隔离层42中形成栅沟槽44。在每个栅沟槽44的表面上形成栅绝缘层45。在栅绝缘层45上形成填充栅沟槽44的掩埋栅电极。掩埋栅电极包括钨阻挡层460、成核钨层461和体钨层462。在相应的掩埋栅电极上形成覆盖层47。
图12示出利用根据本发明的一个示例性实施例的形成钨层的方法的示例性位线结构。
参见图12，在半导体衬底41中形成隔离层42。利用硬掩模图案43通过刻蚀工艺在半导体衬底41和隔离层42中形成栅沟槽44。在每个栅沟槽44的表面上形成栅绝缘层45。在相应的栅绝缘层45上形成填充栅沟槽44的掩埋栅电极。每个掩埋栅电极包括钨阻挡层460、成核钨层461和体钨层462。覆盖层47间隙填充在掩埋栅电极上。
在包括覆盖层47的半导体衬底41的整个表面上形成层间绝缘层48。在层间绝缘层48中形成位线接触孔49（仅示出一个作为实例）。在位线接触孔49中形成还起到位线接触插塞作用的位线。位线包括钨阻挡层50、成核钨层51和体钨层52。在位线上形成位线硬掩模层53。
图13示出利用根据本发明的一个示例性实施例的形成钨层的方法的示例性位线结构。
在图13所示的位线结构中，位线具有比位线接触孔49更小的线宽。在位线接触孔49中形成位线接触插塞54。位线接触插塞54可以包括多晶硅。在位线接触插塞54上形成包括钨阻挡层55、成核钨层56和体钨层57的位线。在位线上形成位线硬掩模层58。
图14示出利用根据本发明的一个示例性实施例的形成钨层的方法的示例性位线结构。图14中所示的位线结构是镶嵌（damascene）位线结构，位线掩埋在镶嵌图案59中。位线包括钨阻挡层60、成核钨层61和体钨层62。在位线上形成位线硬掩模层63。
图15示出利用根据本发明的一个示例性实施例的形成钨层的方法的接触插塞。
参见图15，在半导体衬底71之上形成层间绝缘层72。在层间绝缘层72中形成接触孔73（仅示出一个作为实例）。在接触孔73中形成接触插塞。接触插塞包括钨阻挡层74、成核钨层75和体钨层76。
根据本技术，因为利用了无氟钨（FFW）层，所以可以形成具有阻挡层和成核层的功能的钨层。
此外，因为在FFW层之上形成薄成核层和薄体钨层之后执行了退火，所以可以形成具有降低的碳浓度和低电阻率的钨层层叠。此外，因为在钨图案中利用FFW层作为扩散阻挡层，所以本技术可以进一步增加防止氟（F）扩散的效果。
本技术的有利之处在于，因为具有低电阻率和降低的碳浓度的钨层叠应用于诸如上述栅电极和位线的钨图案，所以可以保证改善的高速存储器操作特性。
虽然已经结合具体的实施例描述了本发明，但是本领域技术人员将清楚的是，在不脱离所附权利要求所限定的本发明的主旨和范围的情况下，可以进行各种变化和修改。

Claims (24)

1.一种形成钨层的方法，所述方法包括以下步骤：
利用无氟钨源在衬底之上形成无氟钨层；
在所述无氟钨层之上形成体钨层；以及
将所述无氟钨层和所述体钨层退火。
2.如权利要求1所述的方法，其中，所述无氟钨源包括含有钨和碳的化合物。
3.如权利要求1所述的方法，其中，所述无氟钨源包括含有钨、碳和氮的化合物。
4.如权利要求1所述的方法，其中，所述无氟钨源包括二羰基(η5-甲基-环戊二烯基)亚硝酰钨C8H7NO3W或双(t-丁基亚胺基)双(二甲基胺基)钨C12H30N4W。
5.如权利要求1所述的方法，其中，利用原子层沉积来形成所述无氟钨层。
6.如权利要求1所述的方法，其中，形成所述无氟钨层包括以下步骤：
通过吸附将所述无氟钨源注入到所述衬底中；
净化未吸附的无氟钨源；
利用氢等离子体处理通过反应物注入来沉积所述无氟钨层；以及
净化任何未反应的反应物或反应副产物。
7.如权利要求1所述的方法，其中，利用六氟化钨气体来形成所述体钨层。
8.如权利要求1所述的方法，其中，利用原子层沉积或化学气相沉积来形成所述体钨层。
9.如权利要求1所述的方法，其中，在氮气氛中执行所述退火。
10.一种制造半导体器件的方法，所述方法包括以下步骤：
利用含有碳的无氟钨源在衬底之上形成无氟钨层；
在所述无氟钨层之上形成钨成核层；
在所述钨成核层之上形成体钨层；以及
将所述无氟钨层、所述钨成核层和所述体钨层退火。
11.如权利要求10所述的方法，还包括以下步骤：
通过将退火的体钨层、退火的钨成核层和退火的无氟钨层图案化来形成钨图案。
12.如权利要求11所述的方法，其中，形成所述钨图案还包括以下步骤：
形成栅极、接触插塞、金属线或位线。
13.如权利要求10所述的方法，其中，所述无氟钨源包括含有钨和碳的化合物或含有钨、碳和氮的化合物。
14.如权利要求10所述的方法，其中，所述无氟钨源包括二羰基(η5-甲基-环戊二烯基)亚硝酰钨C8H7NO3W或双(t-丁基亚胺基)双(二甲基胺基)钨C12H30N4W。
15.如权利要求10所述的方法，其中，利用原子层沉积来形成所述无氟钨层。
16.如权利要求10所述的方法，其中，形成所述无氟钨层包括以下步骤：
通过吸附将所述无氟钨源注入到所述衬底中；
净化未吸附的无氟钨源；
利用氢等离子体处理通过反应物注入来沉积所述无氟钨层；以及
净化任何未反应的反应物或反应副产物。
17.如权利要求10所述的方法，其中，利用六氟化钨作为钨源来形成所述钨成核层和所述体钨层。
18.如权利要求10所述的方法，其中，利用原子层沉积或化学气相沉积来形成所述钨成核层和所述体钨层。
19.如权利要求10所述的方法，其中，在氮气氛中执行所述退火。
20.一种半导体器件，包括：
衬底；
栅绝缘层，所述栅绝缘层形成在所述衬底之上；
无氟钨层，所述无氟钨层形成在所述栅绝缘层之上；以及
体钨层，所述体钨层形成在所述无氟钨层之上。
21.如权利要求20所述的半导体器件，还包括：形成在所述体钨层与所述无氟钨层之间的钨成核层。
22.如权利要求20所述的半导体器件，其中，所述无氟钨层包含碳。
23.一种形成钨层的方法，包括以下步骤：
在衬底上吸附无氟钨化合物，所述无氟钨化合物至少包含钨成分和碳成分；
去除任何未吸附的钨化合物；
对提供的含氢材料执行等离子体处理，使得通过所述含氢材料与所述无氟钨化合物的反应来形成包括钨的薄膜；以及
去除未反应的含氢材料。
24.如权利要求23所述的方法，其中，所述无氟钨化合物包括二羰基(η5-甲基-环戊二烯基)亚硝酰钨C8H7NO3W或双(t-丁基亚胺基)双(二甲基胺基)钨C12H30N4W。
CN201310102336.4A 2012-08-31 2013-03-27 包括无氟钨阻挡层的半导体器件及其制造方法 Active CN103681285B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0096679 2012-08-31
KR1020120096679A KR101990051B1 (ko) 2012-08-31 2012-08-31 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103681285A true CN103681285A (zh) 2014-03-26
CN103681285B CN103681285B (zh) 2017-11-21

Family

ID=50186363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310102336.4A Active CN103681285B (zh) 2012-08-31 2013-03-27 包括无氟钨阻挡层的半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9070749B2 (zh)
KR (1) KR101990051B1 (zh)
CN (1) CN103681285B (zh)
TW (1) TWI587513B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097446A (zh) * 2014-05-09 2015-11-25 朗姆研究公司 使用氯化钨前体制备钨和氮化钨薄膜的方法
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法
CN107435137A (zh) * 2016-05-27 2017-12-05 Tes股份有限公司 碳化金属薄膜的蒸镀方法
CN107527795A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand器件栅线缝隙氧化物的沉积方法
CN108695433A (zh) * 2017-03-31 2018-10-23 三星电子株式会社 半导体器件及其制造方法
CN109728091A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 半导体元件
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9947578B2 (en) 2015-11-25 2018-04-17 Applied Materials, Inc. Methods for forming low-resistance contacts through integrated process flow systems
US9960118B2 (en) 2016-01-20 2018-05-01 Globalfoundries Inc. Contact using multilayer liner
KR20180038823A (ko) 2016-10-07 2018-04-17 삼성전자주식회사 유기 금속 전구체, 이를 이용한 막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US10269569B2 (en) 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10199267B2 (en) * 2017-06-30 2019-02-05 Lam Research Corporation Tungsten nitride barrier layer deposition
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
WO2020033629A1 (en) * 2018-08-10 2020-02-13 Applied Materials, Inc. Methods and apparatus for producing semiconductor liners
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
JP2022522226A (ja) 2019-04-11 2022-04-14 ラム リサーチ コーポレーション 高ステップカバレッジのタングステン堆積
JP2022544931A (ja) 2019-08-12 2022-10-24 ラム リサーチ コーポレーション タングステン堆積
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill
US20230290679A1 (en) * 2022-03-09 2023-09-14 Applied Materials, Inc. Tungsten molybdenum structures
US20240060175A1 (en) * 2022-08-19 2024-02-22 Applied Materials, Inc. Conformal molybdenum deposition

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153181A1 (en) * 2002-02-11 2003-08-14 Applied Materials, Inc. Deposition of tungsten films
US20030198587A1 (en) * 1999-02-12 2003-10-23 Gelest, Inc. Method for low-temperature organic chemical vapor deposition of tungsten nitride, tungsten nitride films and tungsten nitride diffusion barriers for computer interconnect metallization
CN1873917A (zh) * 2000-06-08 2006-12-06 美光科技公司 形成方法以及包含钌和包含钨层的集成电路结构
US20090163025A1 (en) * 2007-12-21 2009-06-25 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US20100078817A1 (en) * 2008-09-30 2010-04-01 Heinrich Koerner Interconnect Structure
US20100240180A1 (en) * 2009-03-17 2010-09-23 In-Sang Jeon Methods of Manufacturing Semiconductor Devices Having Low Resistance Buried Gate Structures
US20110233778A1 (en) * 2010-03-24 2011-09-29 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789312A (en) 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
KR100321707B1 (ko) 1998-06-29 2002-03-08 박종섭 반도체소자의게이트전극형성방법
US6376349B1 (en) 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6218301B1 (en) 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
KR20030059489A (ko) 2001-12-29 2003-07-10 주식회사 하이닉스반도체 금속배선 확산방지막을 구비한 반도체 소자의 제조방법
US8207062B2 (en) 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
KR20110047880A (ko) 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체장치의 매립게이트 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198587A1 (en) * 1999-02-12 2003-10-23 Gelest, Inc. Method for low-temperature organic chemical vapor deposition of tungsten nitride, tungsten nitride films and tungsten nitride diffusion barriers for computer interconnect metallization
CN1873917A (zh) * 2000-06-08 2006-12-06 美光科技公司 形成方法以及包含钌和包含钨层的集成电路结构
US20030153181A1 (en) * 2002-02-11 2003-08-14 Applied Materials, Inc. Deposition of tungsten films
US20090163025A1 (en) * 2007-12-21 2009-06-25 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US20100078817A1 (en) * 2008-09-30 2010-04-01 Heinrich Koerner Interconnect Structure
US20100240180A1 (en) * 2009-03-17 2010-09-23 In-Sang Jeon Methods of Manufacturing Semiconductor Devices Having Low Resistance Buried Gate Structures
US20110233778A1 (en) * 2010-03-24 2011-09-29 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097446A (zh) * 2014-05-09 2015-11-25 朗姆研究公司 使用氯化钨前体制备钨和氮化钨薄膜的方法
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法
CN107435137A (zh) * 2016-05-27 2017-12-05 Tes股份有限公司 碳化金属薄膜的蒸镀方法
CN108695433A (zh) * 2017-03-31 2018-10-23 三星电子株式会社 半导体器件及其制造方法
CN108695433B (zh) * 2017-03-31 2024-02-09 三星电子株式会社 半导体器件及其制造方法
CN107527795A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand器件栅线缝隙氧化物的沉积方法
CN109728091A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 半导体元件
US11728170B2 (en) 2017-10-30 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films

Also Published As

Publication number Publication date
CN103681285B (zh) 2017-11-21
TWI587513B (zh) 2017-06-11
KR20140029041A (ko) 2014-03-10
US9070749B2 (en) 2015-06-30
KR101990051B1 (ko) 2019-10-01
TW201409696A (zh) 2014-03-01
US20140061931A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
CN103681285A (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
US7750379B2 (en) Metal-substituted transistor gates
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US7214994B2 (en) Self aligned metal gates on high-k dielectrics
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US8951880B2 (en) Dielectrics containing at least one of a refractory metal or a non-refractory metal
US7605030B2 (en) Hafnium tantalum oxynitride high-k dielectric and metal gates
US7091568B2 (en) Electronic device including dielectric layer, and a process for forming the electronic device
CN103854983B (zh) P型mosfet的制造方法
US20160093711A1 (en) Tantalum carbide metal gate stack for mid-gap work function applications
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20080308896A1 (en) Integrated circuit device comprising a gate electrode structure and corresponding method of fabrication
CN114400253A (zh) 半导体结构及制备方法
JP5372394B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant