JP2016072454A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2016072454A
JP2016072454A JP2014200885A JP2014200885A JP2016072454A JP 2016072454 A JP2016072454 A JP 2016072454A JP 2014200885 A JP2014200885 A JP 2014200885A JP 2014200885 A JP2014200885 A JP 2014200885A JP 2016072454 A JP2016072454 A JP 2016072454A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
metal
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014200885A
Other languages
English (en)
Inventor
小川　有人
Arito Ogawa
有人 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2014200885A priority Critical patent/JP2016072454A/ja
Priority to US14/858,219 priority patent/US20160093508A1/en
Publication of JP2016072454A publication Critical patent/JP2016072454A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

【課題】ＥＯＴ変動要因を抑制しつつ高い仕事関数を確保する技術を提供する。
【解決手段】
絶縁膜が形成された基板上に中間膜を形成する工程と、中間膜上に金属膜を形成する工程と、を有し、中間膜を金属膜よりも酸化され易く、金属膜よりも薄い膜で構成する。

【選択図】図１

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関し、特に、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のゲート電極、ＤＲＡＭ（Dynamic Random Access Memory）のキャパシタ電極、ＬＳＩ（Large Scale Integration）の配線等に用いられる金属膜等の膜を形成する工程を有する半導体装置の製造方法、その工程で好適に使用される基板処理装置およびプログラムに関する。
ＭＯＳＦＥＴの高集積化及び高性能化に合わせて、ゲート絶縁膜の薄膜化（ＥＯＴ（Equivalent Oxide Thickness）スケーリング化）が行われている。また、ＭＯＳＦＥＴのゲート電極やＤＲＡＭのキャパシタ電極では、耐酸化性という観点から金属窒化膜が用いられることが多い。さらに、ＭＯＳＦＥＴを動作させるためには、閾値電圧を制御する必要があるが、閾値電圧は電極の仕事関数で決定されるため、電極の材料選択が重要なパラメータとなっている。
近年、このような電極としての金属膜とＨｉｇｈ−ｋゲート絶縁膜とを用いたＭＯＳＦＥＴスタック構造が注目されている（特許文献１参照）。
特開２０１２−２３１１２３号公報
高い仕事関数を有する金属膜として、タングステン窒化膜やコバルト膜やニッケル膜等があるが、一般的に高い仕事関数を有する金属膜は酸化されにくい。そのため、ゲート絶縁膜中の酸素や外部から金属膜を通過してゲート絶縁膜中に到達した酸素がシリコン基板を酸化させ、ＥＯＴの増加を引き起こす場合がある。
本発明の主な目的は、ＥＯＴ変動要因を抑制しつつ高い仕事関数を確保する技術を提供することにある。
本発明の一態様によれば、
絶縁膜が形成された基板上に中間膜を形成する工程と、
前記中間膜上に金属膜を形成する工程と、を有し、
前記中間膜は前記金属膜よりも酸化され易く、前記金属膜よりも薄い膜である半導体装置の製造方法が提供される。
本発明によれば、ＥＯＴ変動要因を抑制しつつ高い仕事関数を確保する技術が提供される。
本発明の一実施の形態のゲート電極の製造方法を説明するためのフローチャートである。 本発明の一実施の形態のゲート電極を説明するためのＭＯＳＦＥＴの概略縦断面図である。 ゲート電極にＴｉＮ膜とＷＮ膜を用いた場合のＣ−Ｖ特性の図である。 ゲート電極にＴｉＮ膜とＷＮ膜を用いた場合のＥＯＴ-ＨｆＯ２物理膜厚プロットである。 ゲート電極にＴｉＮ膜を用いた場合のゲート電極が酸化される様子を示す図である。 ゲート電極にＷＮ膜を用いた場合の基板が酸化される様子を示す図である。 本発明の好ましい一実施の形態のＭＯＳＦＥＴを製造する際に好適に使用されるクラスタ装置の一例を説明するための概略図である。 本発明の好ましい一実施の形態のＭＯＳＦＥＴを製造する際に好適に使用されるクラスタ装置の他の例を説明するための概略図である。 図６、図７のクラスタ装置のコントローラを説明するための概略図である。 キャパシタ電極にＷＮ膜を用い、キャパシタ絶縁膜にＨｆＯ２膜を用い、上下キャパシタ電極とキャパシタ絶縁膜との間の中間膜にＴｉＮ膜を用いたキャパシタ部の概略断面図である。 キャパシタ電極にＷＮ膜を用い、キャパシタ絶縁膜にＨｆＯ２膜を用い、下部キャパシタ電極とキャパシタ絶縁膜との間の中間膜にＴｉＮ膜を用いたキャパシタ部の概略断面図である。 キャパシタ電極にＷＮ膜を用い、キャパシタ絶縁膜にＨｆＯ２膜を用い、下部キャパシタ電極とキャパシタ絶縁膜との間の中間膜にＴｉＮ膜を用いたキャパシタ部の概略断面図である。 中間膜にＴｉＮ膜を用い、ＴｉＮ膜の一部が酸化されずに残った状態を説明するための概略縦断面図である。 中間膜にＴｉＮ膜を用い、ＴｉＮ膜の全部が酸化された状態を説明するための概略縦断面図である。
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
図２を参照すれば、本発明の好ましい一実施の形態の半導体装置（デバイス）としてのＭＯＳＦＥＴ１００は、基板（半導体基板）としてのシリコン基板（シリコンウエハ）１０と、シリコン基板１０の一主面１１の表面に設けられた絶縁膜としてのゲート絶縁膜３０と、ゲート絶縁膜３０上に設けられた中間膜４０と、中間膜４０上に設けられたゲート電極としての金属膜５０とを備えている。
ゲート絶縁膜３０は、シリコン基板（Ｓｉ基板）１０の一主面１１上に設けられたＳｉＯ２膜３１とＳｉＯ２膜３１上に設けられた高誘電率（Ｈｉｇｈ−ｋ）絶縁膜であるＨｆＯ２膜３２とを備えている。高誘電率絶縁膜であるＨｆＯ２膜３２を使用することにより、ゲートリーク電流を低減させるようにしている。
中間膜４０は、ゲート電極を構成する金属膜５０よりも酸化され易い材料で構成されており、また、金属膜５０よりも低い仕事関数を有する材料で構成されている。また、中間膜４０は、金属膜５０よりも薄くなるように構成されている。本実施の形態では、中間膜４０は、金属含有膜であるＴｉＮ膜４１により構成されている。
金属膜５０は、中間膜４０よりも酸化され難い材料で構成されており、また、中間膜４０よりも高い仕事関数を有する材料で構成されている。また、金属膜５０は、中間膜４０よりも厚くなるように構成されている。本実施の形態では、金属膜５０はＷＮ膜４３により構成されている。
このように、本実施の形態のＭＯＳＦＥＴ１００は、ゲート絶縁膜３０を構成する高誘電率絶縁膜としてのＨｆＯ２膜３２と、ゲート電極を構成する金属膜５０としてのＷＮ膜４３と、の間に、中間膜４０を構成する金属膜としてのＴｉＮ膜４１を挿入した構造を有している。
次に、図１を参照して、本発明の好ましい一実施の形態のＭＯＳＦＥＴの製造方法を説明する。
まず、Ｓｉ基板１０の一主面１１の表面に、シリコン系絶縁膜としての酸化シリコン膜（ＳｉＯ２膜）３１を熱酸化により形成する（ステップＳ１０２）。ＳｉＯ２膜３１は、Ｓｉ基板１０と、その後に形成する高誘電率絶縁膜であるＨｆＯ２膜３２と、の界面における界面層として形成される。ＳｉＯ２膜３１は、ゲート絶縁膜３０の一部を構成することとなる。
具体的には、例えば、酸化炉を用い、酸化炉の処理室内にＳｉ基板１０を収容し、この処理室内にＯ２ガス等の酸化性ガスを供給して、熱酸化（ドライ酸化）によりＳｉ基板１０の一主面１１の表面に、界面層としてＳｉＯ２膜３１を形成する。処理条件は、例えば、下記のとおりである。
Ｓｉ基板１０の温度：８５０〜１０００℃
処理室内圧力：１〜１０００Ｐａ
Ｏ２ガス供給流量：１０〜１０００ｓｃｃｍ
ＳｉＯ２膜３１の膜厚：０．４〜１．５ｎｍ
なお、ドライ酸化の他に、ウェット酸化、減圧酸化、プラズマ酸化等によりＳｉＯ２膜３１を形成するようにしてもよい。
次に、ＳｉＯ２膜３１上に、高誘電率絶縁膜（Ｈｉｇｈ−ｋ膜）として酸化ハフニウム膜（ＨｆＯ２膜）３２を成膜する（ステップＳ１０４）。ＨｆＯ２膜３２はゲート絶縁膜３０として形成される。
具体的には、例えば、成膜炉の処理室内に、ＳｉＯ２膜３１形成後のＳｉ基板１０を収容し、この処理室内へのＴＤＭＡＨガスとＯ３ガスとの交互供給（ＴＤＭＡＨガス供給→Ｎ２パージ→Ｏ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）によりＳｉＯ２膜３１上にゲート絶縁膜としてＨｆＯ２膜３２を形成する。処理条件は、例えば下記のとおりである。
Ｓｉ基板１０の温度：１００〜４００℃
処理室内圧力：１〜２０００Ｐａ
ＴＤＭＡＨガス供給流量：１０〜２０００ｓｃｃｍ
Ｏ３ガス供給流量：１０〜２０００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
ＨｆＯ２膜３２の膜厚：０．９〜４ｎｍ
Ｈｆを含む原料としては、テトラキスジメチルアミノハフニウム（Ｈｆ［Ｎ（ＣＨ３）２］４、略称：ＴＤＭＡＨ）の他、テトラキスエチルメチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、略称：ＴＥＭＡＨ）、テトラキスジエチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４、略称：ＴＤＥＡＨ）などの有機原料や、ハフニウムテトラクロライド（ＨｆＣｌ４）などの無機原料を用いることができる。酸化剤としては、Ｏ３ガスの他、Ｈ２Ｏガス等の酸化性ガス（酸素含有ガス）を用いることができる。パージガス（不活性ガス）としては、Ｎ２ガスの他、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等の希ガスを用いることができる。なお、ＴＤＭＡＨ等のように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。
ＨｆＯ２膜３２の成膜後、ＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）が行われる（ステップＳ１０６）。具体的には、例えば、熱処理炉（例えばＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）装置）を用い、ＲＴＰ装置の処理室内にＨｆＯ２膜３２形成後のＳｉ基板１０を収容し、この処理室内にＮ２ガスを供給してアニールを行う。ＰＤＡは、ＨｆＯ２膜３２中の不純物除去、ＨｆＯ２膜３２の緻密化もしくは結晶化を目的として行う。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：４００〜８００℃
処理室内圧力：１〜１０００Ｐａ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
アニール時間：１０〜６０秒
次に、ＰＤＡ後のＨｆＯ２膜３２上に、中間膜としての第１の金属膜、すなわち、導電性の第１の金属含有膜として窒化チタン膜（ＴｉＮ膜）４１を形成する（ステップＳ１０８）。なお、ＴｉＮ膜４１はゲート電極の一部を構成することもある。
後述するように、ＴｉＮ膜は、酸素を吸収して酸化され、最終的には、少なくともその一部がＴｉＯ膜等の絶縁膜に変質することとなる。ＴｉＮ膜のうち、ＴｉＯ膜等の絶縁膜に変質した部分は、ゲート絶縁膜の一部を構成することとなる。また、後述するようにＴｉＮ膜の一部をＴｉＯ膜等の絶縁膜に変質させずに残すことも可能であり、その場合、ＴｉＮ膜のうちＴｉＯ膜等の絶縁膜に変質させずに残した部分は、ゲート電極の一部を構成することとなる。
具体的には、例えば、成膜炉の処理室内にＰＤＡ後のＳｉ基板１０を収容し、第１成膜ガスを供給する第１成膜ガス供給系からこの処理室内への第１成膜ガスとして第１原料ガスであるＴｉＣｌ４ガスと、第１反応ガスを供給する第１反応ガス供給系から処理室内への第１反応ガスであるＮＨ３ガスとの交互供給（ＴｉＣｌ４ガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）により、ＰＤＡ後のＨｆＯ２膜３２上にＴｉＮ膜４１を形成する。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：３００〜４５０℃
処理室内圧力：１〜１００００Ｐａ
ＴｉＣｌ４ガス供給流量：１０〜１００００ｓｃｃｍ
ＮＨ３ガス供給流量：１０〜５００００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
ＴｉＮ膜４１の膜厚：０．２〜５ｎｍ
Ｔｉを含む原料としては、無機原料であるチタニウムテトラクロライド（ＴｉＣｌ４）の他、テトラキスエチルメチルアミノチタニウム（Ｔｉ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、略称：ＴＥＭＡＴ）、テトラキスジメチルアミノチタニウム（Ｔｉ［Ｎ（ＣＨ３）２］４、略称：ＴＤＭＡＴ）、テトラキスジエチルアミノチタニウム（Ｔｉ［Ｎ（Ｃ２Ｈ５）２］４、略称：ＴＤＥＡＴ）などの有機原料を用いることができる。窒化剤としては、アンモニア（ＮＨ３）ガスの他、ジアゼン（Ｎ２Ｈ２）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、Ｎ３Ｈ８ガス等の窒化性ガス（窒素含有ガス）を用いることができる。パージガス（不活性ガス）としては、Ｎ２ガスの他、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等の希ガスを用いることができる。なお、ＴｉＣｌ４等のように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。
次に、ＴｉＮ膜４１上に、ゲート電極としての第２の金属膜、すなわち、導電性の第２の金属含有膜として窒化タングステン膜（ＷＮ膜）４３を形成する（ステップＳ１１０）。なお、ＴｉＮ膜４１とＷＮ膜４３は、異なる成膜装置、すなわち異なる処理室にて別々に形成してもよいが、両膜は同様なコンディション下で成膜できることから、同一の処理室内でｉｎ−ｓｉｔｕにて連続的に形成するのが好ましい。
具体的には、例えば、成膜炉の処理室内にＴｉＮ膜４１形成後のシリコン基板１０を収容し、第２反応ガスを供給する第２反応ガス供給系からこの処理室内への第２反応ガスであるジボラン（Ｂ２Ｈ６）ガスと、第２成膜ガスを供給する第２成膜ガス供給系から処理室内への第２成膜ガスとして第２原料ガスである６フッ化タングステン（ＷＦ６）ガスとＮＨ３ガスとの交互供給（Ｂ２Ｈ６ガス供給→Ｎ２パージ→ＷＦ６ガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）によりＷＮ膜４３を形成する。なお、ＴｉＮ膜４１とＷＮ膜４３は、同一の処理室内でｉｎ−ｓｉｔｕにて連続的に形成する。処理条件は、例えば下記のとおりである。
Ｓｉ基板１０の温度：３００〜４５０℃
処理室内圧力：１〜１００００Ｐａ
Ｂ２Ｈ６ガス供給流量：１０〜５００００ｓｃｃｍ
ＷＦ６ガス供給流量：１０〜１００００ｓｃｃｍ
ＮＨ３ガス供給流量：１〜２０００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
ＷＮ膜４３の膜厚：１〜１０ｎｍ
なお、ＷＮ膜４３を形成する際の還元剤（還元ガス）としては、Ｂ２Ｈ６ガスの代わりに、Ｓｉ２Ｈ６或いはＳｉＨ４を用いることもできる。
その後、ＷＮ膜４３上に、図示しないＣａｐ−ｍｅｔａｌを形成する（ステップＳ１１２）。このようにして、本発明の好ましい一実施の形態のＭＯＳＦＥＴの構造を形成する。
ここで、本発明に関わる技術につき発明者らが予備的に実施した実験結果について説明する。本発明はこの実験結果に基づいて創生されたものである。
図３および図４を用いて、金属膜の酸化され易さとキャパシタ特性との関係を説明する。図３および図４はゲート電極としてＴｉＮ膜、ＷＮ膜をそれぞれ用い、ゲート絶縁膜としてＨｆＯ２膜を用いた場合のＭＯＳＦＥＴの特性評価の結果を示している。
図３は、電極に厚さ５ｎｍのＴｉＮ膜を用いた場合（◆）と厚さ５ｎｍのＷＮ膜を用いた場合（■）のＣＶプロットであり、縦軸は静電容量を、横軸はゲート電圧を表す。ＣＶプロットにおいては、ＣＶカーブが正方向へシフトするほど仕事関数が大きいことを意味する。図３によると、電極にＴｉＮ膜を用いた場合よりもＷＮ膜を用いた場合の方が、ＣＶカーブが正方向へシフトしている。すなわち、電極にＴｉＮ膜を用いた場合よりもＷＮ膜を用いた場合の方が、仕事関数が大きいことが分かる。
図４は、電極にＴｉＮ膜を用いた場合（◆）とＷＮ膜を用いた場合（■）のＨｆＯ２の物理膜厚とＥＯＴの関係を示したものであり、縦軸はＥＯＴを、横軸はＨｆＯ２の物理膜厚を表す。図４において、切片はゲート絶縁膜以外に発生する容量成分を、傾きの逆数はゲート絶縁膜の誘電率を意味する。図４によると、電極にＷＮ膜を用いた場合はＴｉＮ膜を用いた場合と比較して、傾きが大きく、かつ、切片の値が大きくなっている。すなわち、電極にＴｉＮ膜を用いた場合よりもＷＮ膜を用いた場合の方がゲート絶縁膜の誘電率が小さくなり、かつ、ゲート絶縁膜以外に発生する容量成分が大きくなっていることが分かる。
電極にＴｉＮ膜を用いた場合の方がＷＮ膜を用いた場合よりも誘電率が大きくなるという事は、電極にＴｉＮ膜を用いた場合はゲート絶縁膜中の酸素欠損が増加しているということが考えられる。また、電極にＴｉＮ膜を用いた場合の方がＷＮ膜を用いた場合よりもゲート絶縁膜以外に発生する容量成分が小さくなっているということは、電極にＴｉＮ膜を用いた場合はＨｆＯ２膜以外の絶縁膜が形成されていることが考えられる。さらに、電極にＴｉＮ膜を用いた場合の方がＷＮ膜を用いた場合よりも切片の値が小さくなっているということは、電極にＴｉＮ膜を用いた場合の方が、誘電率の高い絶縁膜が形成されていることが考えられる。
図５Ａに示すように、電極にＴｉＮ膜を用いた場合はゲート絶縁膜中の酸素が拡散し、拡散した酸素をＴｉＮ膜が奪うことによりＴｉＮ膜が酸化され、誘電率の高いＴｉＯ膜が形成されていることが考えられる。これに対し、図５Ｂに示すように、電極にＷＮ膜を用いた場合には、ＷＮ膜は酸化されない一方でＳｉ基板が酸化され、ＴｉＯ膜よりも誘電率の低いＳｉＯ膜が形成されているということが考えられる。すなわち、電極にＴｉＮ膜を用いた場合は、Ｓｉ基板よりもＴｉＮ膜の方が酸化され易いため、ＴｉＮ膜が酸化される。一方で、電極にＷＮ膜を用いた場合は、ＷＮ膜よりもＳｉ基板の方が酸化され易いため、Ｓｉ基板が酸化される。以下、便宜上、酸化のされ易さを、不等号記号を用いて、ＷＮ＜Ｓｉ＜ＴｉＮのように示す場合もある。これは、ＴｉＮがＳｉよりも酸化され易く、ＳｉがＷＮよりも酸化され易いことを意味している。
このように、酸化されにくく、かつ、仕事関数が高いＷＮ膜等を電極に用いると、従来のＴｉＮ膜を電極に用いた場合と比べてフラットバンド電圧Ｖｆｂを正方向へ移動させることができる反面、Ｓｉ基板を酸化させるためＥＯＴの増加を招いてしまうことが分かった。このときのＥＯＴ増加分はおよそ０．２６−０．３ｎｍであり、ＳｉＯ２膜の増膜分に換算すると１原子層程度（０．２−０．３ｎｍ）である。
以上のことから、発明者らは鋭意検討の結果、ＥＯＴ増加分の酸素をゲッタリングする酸化され易い中間膜を電極としての金属膜と高誘電率絶縁膜との間に介在させることで、Ｓｉ基板が酸化されることによるＥＯＴの増加を抑制しつつ、仕事関数が高いＷＮ膜等の金属膜を電極として用いることが可能となり、高い仕事関数を得ることができるという知見を得た。
ゲート電極であるＷＮ膜４３は、Ｓｉ基板１０よりも酸化されにくい（ＷＮ＜Ｓｉ）金属膜により構成され、中間膜であるＴｉＮ膜４１は、Ｓｉ基板１０より酸化され易い（Ｓｉ＜ＴｉＮ）金属膜により構成されている。このような構成により、ゲート絶縁膜３０中の余剰な酸素や外部から侵入しＷＮ膜４３を通過する酸素がＳｉ基板１０へ移動することを防ぐことができる。すなわち、Ｓｉ基板１０より酸化され易いＴｉＮ膜４１がゲート絶縁膜３０中の余剰な酸素や外部から侵入する酸素をゲッタリングすることで、Ｓｉ基板１０が酸化されるのを防ぐことが可能となる。ＴｉＮ膜４１は、酸素をゲッタリングすることで酸化されて誘電率の高いＴｉＯ膜となる。
中間膜としてのＴｉＮ膜４１の膜厚をあまりに薄くすると、ゲート絶縁膜３０中の酸素や、外部から侵入しＷＮ膜４３を通過する酸素を充分にゲッタリングできず、ゲッタリングしきれなかった余剰の酸素により、Ｓｉ基板１０が酸化されてしまう。ＴｉＮ膜４１の膜厚をＥＯＴ増加分よりも厚くすると、充分な酸素のゲッタリング効果が得られ、Ｓｉ基板１０が酸化される事を抑制できる。
例えば、ＴｉＮ膜４１の膜厚をＥＯＴ増加分に相当する０．２ｎｍ以上５ｎｍ以下の範囲とすれば、Ｓｉ基板１０の酸化をより十分に抑制することが可能となる。ＴｉＮ膜４１の膜厚を０．２ｎｍ未満とすると、酸素を充分にゲッタリングすることができない（ゲッタリングしきれない）。そのため、酸素を充分にゲッタリングするためには、少なくとも1原子層（０．２ｎｍ）以上とする必要がある。また、５ｎｍを超えると、ＴｉＮ膜４１の一部が酸化されずに残ってしまい、残ったＴｉＮ膜４１がゲート電極の一部となり、ＷＮ膜４３の仕事関数に影響を与えることとなるため（図１０）、ＴｉＮ膜４１の厚さは５ｎｍ以下とする必要がある。更に、ＴｉＮ膜４１の厚さが３ｎｍ以下であれば、ＷＮ膜４３の仕事関数への影響をより充分に抑制することができる。また、ＴｉＮ膜４１の厚さが０．６ｎｍ以下であれば、ＴｉＮ膜４１全体を絶縁膜であるＴｉＯ膜４２に改質（変質）させることができ、ＷＮ膜４３の仕事関数には影響を与えることが無い（図１１）。また、ゲート絶縁膜３０中の酸素や、外部から侵入しＷＮ膜４３を通過する酸素を充分にゲッタリングできる膜厚とは、酸素をゲッタリングできる量の金属を含む程度の膜厚と言うことも出来る。
よって、ＴｉＮ膜４１の厚さは、０．２ｎｍ以上５ｎｍ以下、好ましくは、０．２ｎｍ以上３ｎｍ以下、より好ましくは０．２ｎｍ以上０．６ｎｍ以下とするのが良い。
なお、図１０に示すように、中間膜であるＴｉＮ膜４１の一部を絶縁膜であるＴｉＯ膜４２に変質させ、他の一部を変質させないようにした場合は、ゲート電極の仕事関数を制御（チューニング）することが可能となる。すなわち、ゲート電極の仕事関数は酸化させずに残したＴｉＮ膜４１とＷＮ膜４３の両方の膜により決定される。つまり、酸化させずに残したＴｉＮ膜４１はゲート電極の一部として機能することとなる。そのため、酸化させずに残し、ゲート電極の一部となるＴｉＮ膜４１の膜厚を制御することにより、仕事関数を制御することができる。酸化させずに残したＴｉＮ膜４１の膜厚が厚いほど、仕事関数は低くなる。
上記本発明の好ましい実施の形態においては、Ｓｉ基板と高誘電率絶縁膜であるＨｆＯ２膜との界面層としてのシリコン系絶縁膜として、ＳｉＯ２膜を用いたが、ＳｉＯ２膜の他、酸窒化シリコン膜（ＳｉＯＮ膜）を用いてもよい。また、高誘電率ゲート絶縁膜として、ＨｆＯ２膜を用いたが、ＨｆＯ２膜の他、酸化ジルコニウム膜（ＺｒＯ２膜）、酸化チタン膜（ＴｉＯ２膜）、酸化ニオブ膜（Ｎｂ２Ｏ５膜）、酸化タンタル膜（Ｔａ２Ｏ５膜）、ハフニウムシリケート膜（ＨｆＳｉＯｘ膜）、ジルコニウムシリケート膜（ＺｒＳｉＯｘ膜）、ハフニウムアルミネート膜（ＨｆＡｌＯｘ膜）、ジルコニウムアルミネート膜（ＺｒＡｌＯｘ膜）や、これらを組み合わせたり混合させたりした膜を用いてもよい。
また、上述の実施の形態では、中間膜４０として導電性の金属膜であるＴｉＮ膜を用いる例について説明したが、ＴｉＮ膜の他、窒化タンタル膜（ＴａＮ膜）、窒化ニオブ膜（ＮｂＮ）、窒化ハフニウム膜（ＨｆＮ膜）、窒化ジルコニウム膜（ＺｒＮ）、タングステン膜（Ｗ膜）等の導電性の金属膜を用いてもよいし、ＡｌＮ膜等の絶縁膜を用いてもよい。
また、ゲート電極を構成し、酸化されにくい金属膜５０である金属含有膜としては、ＷＮ膜の他、ＭｏＮ膜、ＮｉＮ膜、ＣｏＮ膜、ＷＣ膜、ＭｏＣ膜、ＮｉＣ膜、ＣｏＣ膜、ＷＣＮ膜、ＭｏＣＮ膜、ＮｉＣＮ膜、ＣｏＣＮ膜、ＷＯ膜、ＭｏＯ膜、ＮｉＯ膜、ＣｏＯ膜、ＷＯＮ膜、ＭｏＯＮ膜、ＮｉＯＮ膜、ＣｏＯＮ膜などの窒素、酸素および炭素のうち少なくとも一つを含む金属膜も用いることができる。
なお、本明細書では、金属膜という用語は、金属原子を含む導電性の物質で構成される膜、すなわち、導電性の金属含有膜を意味しており、これには、金属単体で構成される導電性の金属単体膜の他、導電性の金属窒化膜、導電性の金属酸化膜、導電性の金属酸窒化膜、導電性の金属炭化膜（金属カーバイド膜）、導電性の金属炭窒化膜、導電性の金属複合膜、導電性の金属合金膜、導電性の金属シリサイド膜等も含まれる。なお、ＷＮ膜や中間膜であるＴｉＮ膜は導電性の金属窒化膜である。
また、本明細書で用いている「酸化されにくい」とは、標準還元電位がよりプラス方向にあるということである。すなわち、イオン化傾向がより小さい、または、酸素原子と結合しにくいとも言える。さらに、「ＡがＢより酸化され易い」といった場合は、同じ条件でＡとＢとを酸化した場合に、ＢよりＡの方が、酸化量が多いということを意味する。
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（１）中間膜をゲート電極としての金属膜と絶縁膜としての高誘電率絶縁膜との間に介在させることで、絶縁膜から拡散する酸素や金属膜外から進入する酸素をゲッタリングすることができる。このような酸素を中間膜がゲッタリングすることにより、Ｓｉ基板が酸化されることを防ぐことができ、ＥＯＴの増加を抑制しつつ、高い仕事関数を有する金属膜を電極に使用することができる。
（２）中間膜の酸化量を制御することにより、電極の仕事関数を任意の値にチューニングすることができる。中間膜の酸化量を制御すると、一部を酸化させて絶縁膜に改質し、その他の部分を酸化させずに電極の一部として作用させることができ、電極の仕事関数を制御することができる。
（３）同一の処理室内でｉｎ−ｓｉｔｕにて連続的に形成することにより、中間膜が自然酸化されることを抑制できる。中間膜を酸化されない状態で電極としての金属膜を形成することにより、十分な酸素のゲッタリング効果を奏することができる。
上記実施形態におけるステップＳ１０２〜Ｓ１１２の少なくとも一部のステップについては、基板処理システムとしてのクラスタ装置を用いて連続的に行うようにしてもよい。
例えば、ステップＳ１０２〜Ｓ１０４までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０６までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０８までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１１０までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１１２までをクラスタ装置を用いて連続的に行うようにしてもよい。
また、例えば、ステップＳ１０６〜Ｓ１０８までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０６〜Ｓ１１０までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０６〜Ｓ１１２までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０４〜Ｓ１１２までをクラスタ装置を用いて連続的に行うようにしてもよい。
また、例えば、ステップＳ１０８〜Ｓ１１０までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０８〜Ｓ１１２までをクラスタ装置を用いて連続的に行うようにしてもよい。
例えば、ステップＳ１０２〜Ｓ１１２の全てのステップをクラスタ装置を用いて連続的に行う場合、図６に示すようなクラスタ装置２００を用いて行うことができる。
基板処理システムとしてのクラスタ装置２００は、Ｓｉ基板１０を処理する処理部としての処理室２０１、２０２、２０３、２０４、２０５、Ｓｉ基板１０をクラスタ装置２００に搬入する搬入室２０８、Ｓｉ基板１０をクラスタ装置２００から搬出する搬出室２０９、Ｓｉ基板１０を冷却する冷却室２０６、２０７、処理室２０１、２０２、２０３、２０４、２０５、搬入室２０８、搬出室２０９、冷却室２０６、２０７が取り付けられ、Ｓｉ基板１０をこれらの室の間で移載する移載機２１１が設けられた移載室２１０を備えている。移載室２１０と、処理室２０１、２０２、２０３、２０４、２０５、搬入室２０８、搬出室２０９との間には、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０５ａ、２０８ａ、２０９ａがそれぞれ設けられている。搬入室２０８、搬出室２０９には、ゲートバルブ２０８ａ、２０９ａと反対側にゲートバルブ２０８ｂ、２０９ｂがそれぞれ設けられている。
クラスタ装置２００は、また、処理室２０１、２０２、２０３、２０４、２０５内にガス配管３３４を介して処理ガスや不活性ガスを供給し、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内にガス配管３３４を介して不活性ガスを供給するガス供給系３３３と、処理室２０１、２０２、２０３、２０４、２０５、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内を排気配管３３７を介して排気する排気系３３６と、を備えている。
図６を参照すれば、クラスタ装置２００は、さらに、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０５ａ、２０８ａ、２０９ａ、２０８ｂ、２０９ｂの開閉動作を制御するゲートバルブ制御部２３１、移載機２１１の動作を制御する移載機制御部２３２、ガス供給系３３３を制御するガス供給系制御部２３３、排気系３３６を制御する排気系制御部２３６、処理室２０１、２０２、２０３、２０４、２０５内の温度を制御する温度制御部２３７、処理室２０１、２０２、２０３、２０４、２０５、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内の圧力を制御する圧力制御部２３８等を備えている。図６を参照すれば、クラスタ装置２００は、さらに、コントローラ２２０を備えている。コントローラ２２０については、後に詳述する。
このクラスタ装置２００では、例えば、次のようにしてＳｉ基板１０を処理する。
ゲートバルブ２０８ｂを開き、搬入用予備室としての搬入室（ロードロック室）２０８内にＳｉ基板（ウエハ）１０を搬入する。搬入後、ゲートバルブ２０８ｂを閉じ、搬入室２０８内を真空排気する。搬入室２０８内が所定の圧力になると、ゲートバルブ２０８ａが開かれる。なお、移載室２１０内は予め真空排気され、所定の圧力に維持されている。
ゲートバルブ２０８ａが開かれると、ウエハ１０がウエハ移載機２１１によりピックアップされ、搬入室２０８内から移載室２１０内に取り出される。その後、ゲートバルブ２０８ａが閉じられる。ゲートバルブ２０８ａが閉じられると、ゲートバルブ２０１ａが開かれ、ウエハ１０がウエハ移載機２１１により、移載室２１０内から第１の処理室２０１内に搬入される。搬入後、ゲートバルブ２０１ａが閉じられ、処理室２０１内でウエハ１０上にＳｉＯ２膜を形成する処理が行われる（ステップＳ１０２）。
その後、ゲートバルブ２０１ａが開かれ、ＳｉＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０１内から移載室２１０内に取り出される。その後、ゲートバルブ２０１ａが閉じられる。ゲートバルブ２０１ａが閉じられると、ゲートバルブ２０２ａが開かれ、ＳｉＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０２内に搬入される。搬入後、ゲートバルブ２０２ａが閉じられ、処理室２０２内で、ウエハ１０上のＳｉＯ２膜上にＨｆＯ２膜を形成する処理が行われる（ステップＳ１０４）。
その後、ゲートバルブ２０２ａが開かれ、ＨｆＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０２内から移載室２１０内に取り出される。その後、ゲートバルブ２０２ａが閉じられる。ゲートバルブ２０２ａが閉じられると、ゲートバルブ２０３ａが開かれ、ＨｆＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０３内に搬入される。搬入後、ゲートバルブ２０３ａが閉じられ、処理室２０３内で、ウエハ１０上のＨｆＯ２膜に対してＰＤＡ処理が行われる（ステップＳ１０６）。
その後、ゲートバルブ２０３ａが開かれ、ＰＤＡ後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０３内から移載室２１０内に取り出される。その後、ゲートバルブ２０３ａが閉じられる。ゲートバルブ２０３ａが閉じられると、ゲートバルブ２０４ａが開かれ、ＰＤＡ後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０４内に搬入される。搬入後、ゲートバルブ２０４ａが閉じられ、処理室２０４内で、ウエハ１０上のＰＤＡ後のＨｆＯ２膜上に、ＴｉＮ膜を形成する処理と、ＷＮ膜を形成する処理と、がｉｎ−ｓｉｔｕにて連続的に行われる（ステップＳ１０８、Ｓ１１０）。
具体的には、処理室２０４内に第１成膜ガス供給系からこの処理室内への第１成膜ガスとして第１原料ガスであるＴｉＣｌ４ガスと、第１反応ガスを供給する第１反応ガス供給系から処理室内への第１反応ガスであるＮＨ３ガスとの交互供給（ＴｉＣｌ４ガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）により、ＰＤＡ後のＨｆＯ２膜上にＴｉＮ膜を形成する。その後、第２反応ガスを供給する第２反応ガス供給系からこの処理室内への第２反応ガスであるジボラン（Ｂ２Ｈ６）ガスと、第２成膜ガスを供給する第２成膜ガス供給系から処理室内への第２成膜ガスとして第２原料ガスである６フッ化タングステン（ＷＦ６）ガスとＮＨ３ガスとの交互供給（Ｂ２Ｈ６ガス供給→Ｎ２パージ→ＷＦ６ガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）によりＷＮ膜を形成する。なお、ガス供給系３３３は第１成膜ガス供給系、第２成膜ガス供給系、第１反応ガス供給系および第２反応ガス供給系を含む。
その後、ゲートバルブ２０４ａが開かれ、ＴｉＮ膜およびＷＮ膜形成後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０４内から移載室２１０内に取り出される。その後、ゲートバルブ２０４ａが閉じられる。ゲートバルブ２０４ａが閉じられると、ゲートバルブ２０５ａが開かれ、ＴｉＮ膜およびＷＮ膜形成後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０５内に搬入される。搬入後、ゲートバルブ２０５ａが閉じられ、処理室２０５内で、ウエハ１０上のＷＮ膜（図１参照）上に、Ｃａｐ−ｍｅｔａｌを形成する処理が行われる（ステップＳ１１２）。
その後、ゲートバルブ２０５ａが開かれ、Ｃａｐ−ｍｅｔａｌ形成後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０５内から移載室２１０内に取り出される。その後、ゲートバルブ２０５ａが閉じられる。ゲートバルブ２０５ａが閉じられると、ゲートバルブ２０９ａが開かれ、ステップＳ１０２〜Ｓ１１２の一連の処理を終えたウエハ１０が、ウエハ移載機２１１により、移載室２１０内から搬出用予備室としての搬出室（ロードロック室）２０９内に搬送される。搬送後、ゲートバルブ２０９ａが閉じられ、搬出室２０９内が大気圧に戻された後、ゲートバルブ２０９ｂが開かれ、一連の処理後のウエハ１０が取り出される。
なお、上記各ステップを実施した後のウエハ１０は、必要に応じて、冷却室２０６、冷却室２０７内に搬送され、冷却される場合もある。その場合、ウエハ１０は、所定の温度となるまで冷却室２０６または冷却室２０７内にて待機させられ、所定の温度まで冷却された後、次のステップを行うための処理室内に搬送され、あるいは搬出室２０９を介して搬出されることとなる。
次に、ステップＳ１０２〜Ｓ１１２の全てのステップを連続的に行うクラスタ装置の他の例を、図７を参照して説明する。図６に示すクラスタ装置２００は、５つの処理室処理室２０１、２０２、２０３、２０４、２０５を備えていたが、図７に示すクラスタ装置３００は、６つの処理室２０１、２０２、２０３、２０４、２５４、２０５を備えている点が図６に示すクラスタ装置２００と異なるが他の点は同様である。
図７に示すクラスタ装置３００では、移載室２１０と、処理室２５４との間に、ゲートバルブ２５４ａが設けられている。処理室２５４内には、ガス配管３３４を介して処理ガスや不活性ガスがガス供給系３３３から供給される。処理室２５４内は、排気配管３３７を介して排気系３３６によって排気される。ゲートバルブ２５４ａの開閉動作は、ゲートバルブ制御部２３１によって制御され、処理室２５４内の温度は、温度制御部２３７によって制御される。処理室２５４内の圧力は圧力制御部２３８によって制御される。
図６に示すクラスタ装置２００では、処理室２０４内で、ＴｉＮ膜を形成する処理と、ＷＮ膜を形成する処理とを連続的に行ったが、図７に示すクラスタ装置３００では、処理室２０４内で、ＴｉＮ膜を形成する処理を行い、処理室２５４内で、ＷＮ膜を形成する処理を行う。
上記一連の処理は、クラスタ装置２００、３００を構成する各部の動作を、コントローラ２２０により制御することで行われる。なお、コントローラは複数設けても良く、例えば、処理室２０４内で行う処理と処理室２５４内で行う処理をそれぞれ別のコントローラで制御しても良い。
図８を参照すれば、制御部（制御手段）であるコントローラ２２０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ２２０には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等から構成されている。記憶装置１２１ｃ内には、クラスタ装置２００の動作を制御する制御プログラムや、上述の一連のウエハ処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、上述の一連のウエハ処理における各手順（各ステップ）をコントローラ２２０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、バス２４０を介して、上述のゲートバルブ制御部２３１、移載機制御部２３２、ガス供給系制御部２３３、排気系制御部２３６、温度制御部２３７、圧力制御部２３８等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出したプロセスレシピの内容に沿うように、ゲートバルブ制御部２３１、移載機制御部２３２、ガス供給系制御部２３３、排気系制御部２３６、温度制御部２３７、圧力制御部２３８等を制御して、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２５４ａ、２０５ａ、２０８ａ、２０９ａ、２０８ｂ、２０９ｂ、移載機２１１、ガス供給系３３３、排気系３３６、処理室２０１、２０２、２０３、２０４、２５４、２０５を加熱するヒータ（図示せず）等の動作を制御するように構成されている。
なお、コントローラ２２０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３を用意し、係る外部記憶装置１２３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ２２０を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置１２３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置１２３を介さずにプログラムを供給するようにしてもよい。なお、記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。
なお、基板処理システムとして、クラスタ装置の代わりに、各ステップにおける処理をそれぞれ単独で行うスタンドアローンタイプの装置をそれぞれ準備して、これらの一連の処理を行うようにしてもよい。また、上述の各実施形態や各応用例等は、適宜組み合わせて用いることができる。
また、本発明は、例えば、既存の基板処理システムのプロセスレシピを変更することでも実現できる。プロセスレシピを変更する場合は、本発明に係るプロセスレシピを電気通信回線や当該プロセスレシピを記録した記録媒体を介して既存の基板処理システムにインストールしたり、また、既存の基板処理システムの入出力装置を操作し、そのプロセスレシピ自体を本発明に係るプロセスレシピに変更することも可能である。
続いて、中間膜をキャパシタ電極に応用した実施形態について説明する。図９Ａ〜図９Ｃにキャパシタ電極として酸化されにくい金属膜であるＷＮ膜、中間膜として酸化され易い金属膜であるＴｉＮ膜、キャパシタ絶縁膜としてＨｆＯ２膜を使用した形態を示す。
図９Ａの場合、ＨｆＯ２膜５５に含まれる酸素は、ＨｆＯ２膜５５と上部電極のＷＮ膜５１および下部電極のＷＮ膜５９との間にそれぞれ介在された中間膜であって酸化され易い金属膜であるＴｉＮ膜５３、５７にゲッタリングされ、ＴｉＮ膜５３、５７はそれぞれの少なくとも一部を絶縁膜であるＴｉＯ膜に改質（変質）する。
図９Ｂの場合、ＨｆＯ２膜５５に含まれる酸素は、ＨｆＯ２膜５５と下部電極のＷＮ膜５９との間に介在された中間膜であって酸化され易い金属膜であるＴｉＮ膜５７にゲッタリングされ、ＴｉＮ膜５７は少なくとも一部を絶縁膜であるＴｉＯ膜に改質（変質）する。
図９Ｃの場合、ＨｆＯ２膜５５に含まれる酸素は、ＨｆＯ２膜５５と上部電極のＷＮ膜５１との間に挟介在された中間膜であって酸化され易い金属膜であるＴｉＮ膜５３にゲッタリングされ、ＴｉＮ膜５３は少なくとも一部を絶縁膜であるＴｉＯ膜に改質（変質）する。
このように、電極としての金属膜であるＷＮ膜５１、５９とキャパシタ絶縁膜であるＨｆＯ２膜５５との間に中間膜であるＴｉＮ膜５３、５７を介在させることにより、キャパシタ絶縁膜であるＨｆＯ２膜５５中の酸素が中間膜であるＴｉＮ膜５３、５７に移動するため、キャパシタ絶縁膜であるＨｆＯ２膜５５の誘電率を高くすることができる。
上述の各実施形態や各変形例等は、適宜組み合わせて用いることができる。また、このときの処理条件は、例えば上述の実施形態と同様な処理条件とすることができる。
（本発明の好ましい態様）
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の好ましい一態様によれば、
絶縁膜が形成された基板上に中間膜を形成する工程と、
前記中間膜上に金属膜を形成する工程と、を有し、
前記中間膜は前記金属膜よりも酸化され易く、前記金属膜よりも薄い膜である半導体装置の製造方法、および、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記中間膜は、前記金属膜とは材質が異なる金属膜である。
（付記３）
付記１〜２に記載の方法であって、好ましくは、
前記中間膜は、前記基板よりも酸化され易い膜である。
（付記４）
付記１〜３に記載の方法であって、好ましくは、
前記中間膜は、酸素をゲッタリングする膜である。
（付記５）
付記１〜４に記載の方法であって、好ましくは、
前記中間膜は、前記絶縁膜中から拡散する酸素をゲッタリングする膜である。
（付記６）
付記１〜５に記載の方法であって、好ましくは、
前記中間膜は、外部から侵入し前記金属膜を通過する酸素をゲッタリングする膜である。
（付記７）
付記１〜６に記載の方法であって、好ましくは、
前記中間膜は、前記酸素をゲッタリングし、前記中間膜の少なくとも一部を絶縁膜に変質させる。
（付記８）
付記１〜７に記載の方法であって、好ましくは、
前記中間膜は、前記酸素をゲッタリングし、絶縁膜に変質された部分以外の部分は変質させないまま残存させる。
（付記９）
付記１〜８に記載の方法であって、好ましくは、
前記中間膜は、前記酸素をゲッタリングし、前記中間膜の全部を絶縁膜に変質させる。
（付記１０）
付記１〜９に記載の方法であって、好ましくは、
前記中間膜の膜厚は、少なくとも前記絶縁膜中から拡散する酸素量および前記金属膜を通過する酸素量をゲッタリングできる金属量に基いた膜厚である。
（付記１１）
付記１〜１０に記載の方法であって、好ましくは、
前記中間膜の膜厚は、0.2〜5ｎｍである。
（付記１２）
付記１〜１１に記載の方法であって、好ましくは、
前記中間膜を形成する工程と前記金属膜を形成する工程とは同一装置内で連続して行われる。
（付記１３）
本発明の他の態様によれば、
絶縁膜が形成された基板を収容する処理室と、
前記処理室内の基板に対して第1成膜ガスを供給する第１成膜ガス供給系と、
前記処理室内の基板に対して第２成膜ガスを供給する第２成膜ガス供給系と、
前記処理室内の基板に対して前記第１成膜ガスを供給し、前記基板上に中間膜を形成する処理と、前記処理室内の前記基板に対して前記第２成膜ガスを供給し、前記基板の前記中間膜上に前記中間膜よりも酸化されにくく前記中間膜よりも厚い金属膜を形成する処理と、を行うように、前記第１成膜ガス供給系および前記第２成膜ガス供給系を制御する制御部と、
を有する基板処理装置が提供される。
（付記１４）
本発明のさらに他の態様によれば、
処理室内の絶縁膜が形成された基板に対して前記第１成膜ガスを供給し、前記基板上に中間膜を形成する手順と、
前記処理室内の前記基板に対して前記第２成膜ガスを供給し、前記基板の前記中間膜上に前記中間膜よりも酸化されにくく前記中間膜よりも厚い金属膜を形成する手順と、
をコンピュータに実行させるプログラムが提供される。
（付記１５）
本発明のさらに他の態様によれば、
金属膜を形成する工程と、
絶縁膜を形成する工程と、
前記金属膜と前記絶縁膜との間に介在する中間膜を形成する工程と、を有し、
前記中間膜は前記金属膜よりも酸化され易く、前記金属膜よりも薄い膜である半導体装置の製造方法、および、基板処理方法が提供される。
（付記１６）
本発明のさらに他の態様によれば、
基板上に形成された金属膜と、
前記金属膜の上部に形成された絶縁膜と、
前記金属膜と前記絶縁膜との間に介在された中間膜であって、前記金属膜よりも酸化され易く、前記金属膜よりも薄い中間膜と、
を有する半導体装置が提供される。
（付記１７）
本発明のさらに他の態様によれば、
第１の処理室内の絶縁膜が形成された基板に対して第１成膜ガスを供給し、前記基板上に中間膜を形成する手順と、
第２の処理室内の前記基板に対して第２成膜ガスを供給し、前記中間膜上に前記中間膜よりも酸化されにくく前記中間膜よりも厚い金属膜を形成する手順と、
をコンピュータに実行させるプログラム、および、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
１０ シリコン基板
１１ 一主面
３０ ゲート絶縁膜
３１ ＳｉＯ２膜
３２ ＨｆＯ２膜
４０ 中間膜
５０ 金属膜
４３、５１、５９ ＷＮ膜
４１、５３、５７ ＴｉＮ膜

Claims (5)

  1. 絶縁膜が形成された基板上に中間膜を形成する工程と、
    前記中間膜上に金属膜を形成する工程と、を有し、
    前記中間膜は前記金属膜よりも酸化され易く、前記金属膜よりも薄い膜である半導体装置の製造方法。
  2. 前記中間膜は、前記金属膜とは材質が異なる金属膜である請求項１に記載の半導体装置の製造方法。
  3. 前記中間膜は、前記基板よりも酸化され易い膜である請求項１に記載の半導体装置の製造方法。
  4. 絶縁膜が形成された基板を収容する処理室と、
    前記処理室内の基板に対して第1成膜ガスを供給する第１成膜ガス供給系と、
    前記処理室内の基板に対して第２成膜ガスを供給する第２成膜ガス供給系と、
    前記処理室内の基板に対して前記第１成膜ガスを供給し、前記基板上に中間膜を形成する処理と、前記処理室内の前記基板に対して前記第２成膜ガスを供給し、前記基板の前記中間膜上に前記中間膜よりも酸化されにくく前記中間膜よりも厚い金属膜を形成する処理と、を行うように、前記第１成膜ガス供給系および前記第２成膜ガス供給系を制御する制御部と、
    を有する基板処理装置。
  5. 処理室内の絶縁膜が形成された基板に対して第１成膜ガスを供給し、前記基板上に中間膜を形成する手順と、
    前記処理室内の前記基板に対して第２成膜ガスを供給し、前記基板の前記中間膜上に前記中間膜よりも酸化されにくく前記中間膜よりも厚い金属膜を形成する手順と、
    をコンピュータに実行させるプログラム。
JP2014200885A 2014-09-30 2014-09-30 半導体装置の製造方法、基板処理装置およびプログラム Pending JP2016072454A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014200885A JP2016072454A (ja) 2014-09-30 2014-09-30 半導体装置の製造方法、基板処理装置およびプログラム
US14/858,219 US20160093508A1 (en) 2014-09-30 2015-09-18 Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014200885A JP2016072454A (ja) 2014-09-30 2014-09-30 半導体装置の製造方法、基板処理装置およびプログラム

Publications (1)

Publication Number Publication Date
JP2016072454A true JP2016072454A (ja) 2016-05-09

Family

ID=55585245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014200885A Pending JP2016072454A (ja) 2014-09-30 2014-09-30 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (2)

Country Link
US (1) US20160093508A1 (ja)
JP (1) JP2016072454A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049898A (ja) * 2016-09-21 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
WO2020197894A1 (en) * 2019-03-22 2020-10-01 Applied Materials, Inc. Method and apparatus for deposition of multilayer device with superconductive film
US11653576B2 (en) 2020-02-03 2023-05-16 Applied Materials, Inc. SNSPD with integrated aluminum nitride seed or waveguide layer
US11739418B2 (en) 2019-03-22 2023-08-29 Applied Materials, Inc. Method and apparatus for deposition of metal nitrides
US11788883B2 (en) 2020-02-03 2023-10-17 Applied Materials, Inc. SNSPD with integrated aluminum nitride seed or waveguide layer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
US10636867B2 (en) * 2018-07-11 2020-04-28 Globalfoundries Singapore Pte. Ltd. Metal-insulator-poly capacitor in a high-K metal gate process and method of manufacturing
US10867864B2 (en) 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102018130833B4 (de) * 2018-09-27 2022-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137703A1 (en) * 2003-01-15 2004-07-15 Sharp Laboratories Of America, Inc MOSFET threshold voltage tuning with metal gate stack control
JP2005244186A (ja) * 2004-02-23 2005-09-08 Sharp Corp 反応性ゲート電極導電性バリア
JP2011014690A (ja) * 2009-07-01 2011-01-20 Renesas Electronics Corp 半導体装置およびその製造方法
US20120261773A1 (en) * 2011-04-15 2012-10-18 Hitachi Kokusai Electric Inc. Semiconductor device, method of manufacturing semiconductor device and system of processing substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137703A1 (en) * 2003-01-15 2004-07-15 Sharp Laboratories Of America, Inc MOSFET threshold voltage tuning with metal gate stack control
JP2004221596A (ja) * 2003-01-15 2004-08-05 Sharp Corp 金属ゲートスタック制御を伴うｍｏｓｆｅｔしきい値電圧調整
JP2005244186A (ja) * 2004-02-23 2005-09-08 Sharp Corp 反応性ゲート電極導電性バリア
JP2011014690A (ja) * 2009-07-01 2011-01-20 Renesas Electronics Corp 半導体装置およびその製造方法
US20120261773A1 (en) * 2011-04-15 2012-10-18 Hitachi Kokusai Electric Inc. Semiconductor device, method of manufacturing semiconductor device and system of processing substrate
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049898A (ja) * 2016-09-21 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
CN107863289A (zh) * 2016-09-21 2018-03-30 株式会社日立国际电气 半导体装置的制造方法、基板处理装置和存储介质
CN107863289B (zh) * 2016-09-21 2021-09-28 株式会社国际电气 半导体装置的制造方法、基板处理装置和存储介质
WO2020197894A1 (en) * 2019-03-22 2020-10-01 Applied Materials, Inc. Method and apparatus for deposition of multilayer device with superconductive film
US11437559B2 (en) 2019-03-22 2022-09-06 Applied Materials, Inc. Method and apparatus for deposition of multilayer device with superconductive film
US11739418B2 (en) 2019-03-22 2023-08-29 Applied Materials, Inc. Method and apparatus for deposition of metal nitrides
US11778926B2 (en) 2019-03-22 2023-10-03 Applied Materials, Inc. Method and apparatus for deposition of multilayer device with superconductive film
US11653576B2 (en) 2020-02-03 2023-05-16 Applied Materials, Inc. SNSPD with integrated aluminum nitride seed or waveguide layer
US11788883B2 (en) 2020-02-03 2023-10-17 Applied Materials, Inc. SNSPD with integrated aluminum nitride seed or waveguide layer

Also Published As

Publication number Publication date
US20160093508A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
US9123644B2 (en) Semiconductor device, method of manufacturing semiconductor device and system of processing substrate
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101990051B1 (ko) 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
TWI411020B (zh) Ｐｍｏｓ金屬閘極結構製造方法
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
JP2009059882A (ja) 半導体装置
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
KR20080025198A (ko) Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
JP2010034440A (ja) 半導体装置及びその製造方法
KR101153310B1 (ko) Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
JP2015010247A (ja) 半導体装置の製造方法、基板処理装置及び基板処理プログラム
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2014135387A (ja) 半導体装置の製造方法、基板処理システムおよびプログラム
KR100755072B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
JP4220991B2 (ja) 半導体装置の製造方法
US10593542B2 (en) Manufacturing method of a semiconductor device
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100668753B1 (ko) 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100702133B1 (ko) 티타늄란탄옥사이드(ＴｉＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100721202B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100702130B1 (ko) 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100712988B1 (ko) 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR20080062743A (ko) 반도체소자 및 그 제조방법
KR100721208B1 (ko) 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180823