KR100668753B1 - 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 - Google Patents
고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 Download PDFInfo
- Publication number
- KR100668753B1 KR100668753B1 KR1020050092376A KR20050092376A KR100668753B1 KR 100668753 B1 KR100668753 B1 KR 100668753B1 KR 1020050092376 A KR1020050092376 A KR 1020050092376A KR 20050092376 A KR20050092376 A KR 20050092376A KR 100668753 B1 KR100668753 B1 KR 100668753B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- zirconium
- terbium
- gas supply
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- XVYRTNLEJUTMPB-UHFFFAOYSA-N [O-2].[Tb+3].[Zr+4] Chemical compound [O-2].[Tb+3].[Zr+4] XVYRTNLEJUTMPB-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- -1 silicon oxide nitride Chemical class 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 71
- 238000010926 purge Methods 0.000 claims description 24
- 229910052771 Terbium Inorganic materials 0.000 claims description 19
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 claims description 19
- 238000000231 atomic layer deposition Methods 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 239000012298 atmosphere Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000012495 reaction gas Substances 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000000376 reactant Substances 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 3
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 3
- 229910003451 terbium oxide Inorganic materials 0.000 abstract description 4
- HWQKBOCRKYUANM-UHFFFAOYSA-N [Zr].[Tb] Chemical compound [Zr].[Tb] HWQKBOCRKYUANM-UHFFFAOYSA-N 0.000 abstract 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- SCRZPWWVSXWCMC-UHFFFAOYSA-N terbium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Tb+3].[Tb+3] SCRZPWWVSXWCMC-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 고유전율(high-k)의 게이트절연막을 갖는 반도체소자는, 반도체기판 위에서 게이트절연막으로 배치되는 지르코늄테르븀옥사이드(ZrTbO)막과, 지르코늄테르븀옥사이드막 위에 배치되는 장벽금속막과, 그리고 장벽금속막 위에 배치되는 게이트전극막을 포함한다.
고유전율(high-k)의 절연막, 게이트산화막, 금속게이트
Description
도 1은 종래의 고유전율을 갖는 게이트절연막을 갖는 반도체소자를 나타내 보인 단면도이다.
도 2 및 도 3은 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 4는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 과정의 일 예를 설명하기 위하여 나타내 보인 도면이다.
도 5는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 과정의 다른 예를 설명하기 위하여 나타내 보인 도면이다.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 고유전율의 게 이트절연막을 갖는 반도체소자 및 그 제조방법에 관한 것이다.
최근 반도체소자의 집적도가 증가하면서, 선폭이 0.1㎛급 또는 그 이하의 소자에서는 숏채널효과(short channel effect)의 감소, 효과적인 채널 컨트롤 등을 위하여, 게이트절연막이 대략 40Å 이하의 전기적 두께를 갖는 것이 요구되고 있다. 그러나 이와 같은 두께에서는 반도체기판과 게이트전극 사이의 직접 터널링(direct tunneling)에 의해 누설전류가 증가하여 트랜지스터의 이상동작을 유발하며, 디램(DRAM)과 같은 반도체 메모리소자의 경우 커패시터와 관련된 리플래시 타임(refresh time)이 감소되는 등의 여러 가지 문제들이 발생한다. 따라서 최근에는 이와 같은 직접 터널링이 방지될 수 있을 정도로 충분한 물리적 두께를 유지하면서 전기적 두께를 감소시킬 수 있는 고유전율의 절연막(high-k dielectric)으로 게이트절연막을 형성하고자 하는 연구가 활발하게 진행되고 있다.
도 1은 종래의 고유전율을 갖는 게이트절연막을 갖는 반도체소자를 나타내 보인 단면도이다.
도 1을 참조하면, 반도체기판(100)은 소자분리막(110)에 의해 한정되는 활성영역(120)을 갖는다. 활성영역(120) 위에는 게이트스택(gate stack)이 배치되는데, 이 게이트스택은 실리콘옥사이드막(130), 고유전율의 금속산화막(140), 장벽금속막(150) 및 게이트전극막(160)이 순차적으로 배치된 구조를 갖는다. 실리콘옥사이드막(130) 대신에 실리콘옥사이드나이트라이드막(SiON)막이 사용될 수 있다. 고유전율의 금속산화막(140)은 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막으로 이루어질 수 있다. 장벽금속막(150)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 이루어질 수 있다. 그리고 게이트전극막(160)은 텅스텐실리사이드(WSi)막, 텅스텐(W)막 또는 티타늄실리사이드(TiSi2)막으로 이루어질 수 있다.
이와 같이 고유전율의 게이트절연막으로서 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막을 사용함으로써, 앞서 언급한 바와 같이, 충분한 물리적 두께를 유지하면서도 작은 전기적 두께를 얻을 수 있다. 이는 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막의 높은 유전율 때문이다. 하프늄옥사이드(HfO2)막의 유전율(ε)은 대략 20이고, 탄탈륨옥사이드(Ta2O5)막의 유전율(ε)은 대략 25인 것으로 알려져 있다.
그러나 금속게이트전극막을 사용하는 경우, 이와 같은 유전율의 크기만으로는 소자의 성능열화를 억제하는데 한계가 있다. 일 예로서 게이트절연막으로서 탄탈륨옥사이드(Ta2O5)막을 사용하고 게이트전극막으로서 금속막을 사용하는 구조에서는 금속게이트전극막의 일함수(work function)가 크고, 이로 인하여 n채널형 모스트랜지스터의 문턱전압이 대략 1V 이상으로 높게 측정되는 문제가 발생한다. 이와 같은 문제를 해결하기 위해서는, 높은 문턱전압을 감소시켜야 하고, 이에 따라 채널 이온주입시 기존의 보론(B) 대신 포스포러스(P)를 주입되는 불순물이온으로 사용하여야 하는데, 포스포러스(P)의 상대적으로 높은 확산속도로 인하여 채널이 표면 부근에서 형성되지 않고 상대적으로 매몰된 채널이 형성되어 소자의 성능을 열 화시킨다는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있고, 금속막을 게이트전극막으로 사용하더라도 금속게이트전극막의 높은 일함수로 인한 문턱전압 조절의 어려움을 해소할 수 있도록 하는 고유전율의 게이트절연막을 갖는 반도체소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 반도체소자를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자는, 반도체기판 위에서 게이트절연막으로 배치되는 지르코늄테르븀옥사이드(ZrTbO)막; 상기 지르코늄테르븀옥사이드막 위에 배치되는 장벽금속막; 및 상기 장벽금속막 위에 배치되는 게이트전극막을 포함하는 것을 특징으로 한다.
상기 반도체기판과 지르코늄테르븀옥사이드막 사이에 배치되는 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막을 더 구비할 수 있다.
이 경우, 상기 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막은 15Å보다 작은 두께를 갖는 것이 바람직하다.
상기 지르코늄테르븀옥사이드막은 20-500Å의 두께를 갖는 것이 바람직하다.
상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 이 루어질 수 있다.
상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 이루어질 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법은, 반도체기판 위에 버퍼절연막을 형성하는 단계; 상기 버퍼절연막 위에 지르코늄테르븀옥사이드막을 형성하는 단계; 상기 지르코늄테르븀옥사이드막 위에 장벽금속막을 형성하는 단계; 및 상기 장벽금속막 위에 게이트전극막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 버퍼절연막을 형성하는 단계는, 산소 분위기 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속열처리방법을 사용하여 수행할 수 있다.
상기 지르코늄테르븀옥사이드막은 원자층증착방법을 사용하여 수행할 수 있다.
이 경우, 상기 원자층증착방법은, 지르코늄성분의 소스가스로서 C16H36ZrO4를 사용하고, 테르븀성분의 소스가스로서 Tb(OC2H5)3 또는 Tb(CH3)3을 사용하며, 반응가스로서 오존, 플라즈마 산소 또는 H20 증기를 사용하여 수행할 수 있다.
상기 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 단계는, 지르코늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 테르븀 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수 행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 하는 것이 바람직하다.
상기 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 단계는, 지르코늄 소스가스 공급, 퍼지가스 공급, 테르븀 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 지르코늄 소스가스의 공급과 상기 테르븀 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 할 수도 있다.
상기 지르코늄테르븀옥사이드막을 형성한 후에 100 내지 500W의 바이어스, 200 내지 500℃의 저온 및 N2O 분위기에서 플라즈마 어닐링을 수행하는 단계를 더 포함할 수 있다.
상기 지르코늄테르븀옥사이드막을 형성한 후에 500 내지 900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서 어닐링을 수행하는 단계를 더 포함할 수도 있다.
상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 형성할 수 있다.
상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 형성할 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2 및 도 3은 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 3을 참조하면, 본 발명에 따른 반도체소자는, 소자분리막(210)에 의해 한정되는 활성영역(220)을 갖는 반도체기판(200)에 형성된다. 반도체기판(200)의 활성영역(220) 위에는 버퍼절연막(230)이 배치된다. 이 버퍼절연막(230)은 대략 15Å보다 작은 두께의 실리콘옥사이드(SiO2)막 또는 실리콘옥사이드나이트라이드(SiON)막으로 이루어진다. 상기 버퍼절연막(230)은 후속의 게이트절연막과 반도체기판(200) 사이의 계면특성을 향상시킨다.
버퍼절연막(230) 위에는 고유전율의 게이트절연막으로서 지르코늄테르븀옥사이드(ZrTbO)막(240)이 배치된다. 지르코늄테르븀옥사이드(ZrTbO)막(240)의 유전율(ε)은 대략 30-50으로, 일반적으로 게이트절연막으로서 사용되는 탄탈륨옥사이드(Ta2O5)막(ε=25), 하프늄옥사이드(HfO2)막(ε=20), 알루미늄옥사이드(Al2O3)막(ε=9)의 유전율보다 크다. 따라서 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있다. 지르코늄테르븀옥사이드(ZrTbO)막(240)은 대략 20-500Å의 두께를 갖는다.
상기 지르코늄테르븀옥사이드(ZrTbO)막(240) 위에는 장벽금속막(250) 및 게이트전극막(260)이 순차적으로 배치된다. 장벽금속막(250)은 티타늄나이트라이드 (TiN)막 또는 텅스텐나이트라이드(WN)막으로 형성할 수 있다. 게이트전극막(260)은 티타늄실리사이드(TiSix)막, 텅스텐실리사이드(WSi)막 또는 텅스텐(W)막과 같은 금속막으로 형성할 수 있으며, 경우에 따라서 폴리실리콘막으로 형성할 수도 있다. 비록 도면에 나타내지는 않았지만, 반도체기판(200)의 활성영역(220) 내에는 소스/드레인영역(미도시)이 배치된다.
이와 같은 본 발명에 따른 반도체소자를 제조하기 위해서는, 먼저 도 2에 나타낸 바와 같이, 소자분리막(210)에 의해 한정되는 활성영역(220)을 갖는 반도체기판(200) 위에 버퍼용 절연막(231), 지르코늄테르븀옥사이드(ZrTbO)막(241), 장벽금속용 물질막(251) 및 게이트전극용 물질막(261)을 순차적으로 형성한다. 장벽금속용 물질막(251)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 형성한다. 게이트전극용 물질막(261)은 티타늄실리사이드(TiSix)막, 텅스텐실리사이드(WSi)막 또는 텅스텐(W)막과 같은 금속막으로 형성하며, 경우에 따라서 폴리실리콘막으로도 형성한다.
상기 버퍼용 절연막(231)은, 실리콘옥사이드(SiO2)막이나 실리콘옥사이드나이트라이드(SiON)막으로 형성한다. 실리콘옥사이드(SiO2)막으로 형성하는 경우, 산소(O2) 분위기와, 대략 700-1100℃의 온도에서 급속열처리방법(RTP; Rapid Thermal Process)을 사용하여 형성한다. 실리콘옥사이드나이트라이드(SiON)막으로 형성하는 경우, 이산화질소(N2O) 분위기와, 대략 700-1100℃의 온도에서 급속열처리방법을 사 용하여 형성한다. 어느 경우이던지 버퍼용 절연막(231)의 두께가 두꺼운 경우에는 게이트절연막의 유전율특성이 저하되므로, 버퍼용 절연막(231)의 두께는 15Å 이하가 되도록 한다.
상기 지르코늄테르븀옥사이드(ZrTbO)막(241)은 원자층증착(ALD; Atomic Layer Deposition)방법을 사용하여 형성한다. 상기 원자층증착방법은, 지르코늄(Zr)성분의 소스가스로서 C16H36ZrO4를 사용하고, 테르븀(Tb)성분의 소스가스로서 Tb(OC2H5)3을 사용하며, 반응가스(reactants)로서 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하여 대략 20-500Å 두께의 지르코늄테르븀옥사이드(ZrTbO)막(241)이 형성되도록 수행된다.
도 4는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 과정의 일 예를 설명하기 위하여 나타내 보인 도면이다.
도 4를 참조하면, 먼저 버퍼용 절연막(231)이 형성된 반도체기판(200)을 원자층증착설비 내에 로딩한다. 그리고 지르코늄(Zr) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 그러면 지르코늄옥사이드 원자층이 형성되는 1 사이클(cycle)이 수행되는 것이다.
지르코늄(Zr) 소스가스로는 C16H36ZrO4를 사용하고, 반응가스(reactants gas)로는 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하며, 그리고 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다. 지르코늄(Zr) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다.
지르코늄옥사이드 원자층 형성을 위한 1 사이클이 수행된 후에는 테르븀옥사이드 원자층 형성을 위한 1 사이클이 수행한다. 즉 테르븀(Tb) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 테르븀(Tb) 소스가스로는 Tb(OC2H5)3 또는 Tb(CH3)3을 사용하고, 반응가스로는 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하며, 그리고 퍼지가스로는 질소(N2)가스 또는 아르콘(Ar)가스를 사용한다. 테르븀(Tb) 소스가스도 대략 50-500sccm만큼 공급한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다.
이와 같이 지르코늄옥사이드 원자층이 형성되는 1 사이클과 테르븀옥사이드 원자층이 형성되는 1 사이클이 수행되면, 버퍼용 절연막(231) 상에 원자층 단위의 지르코늄테르븀옥사이드(ZrTbO)막(241)이 만들어지며, 상기 과정을 반복적으로 수행함으로써 최종적으로 원하는 두께, 예컨대 대략 20-500Å 두께의 지르코늄테르븀옥사이드(ZrTbO)막(241)을 형성할 수 있다. 이때 지르코늄옥사이드 원자층이 형성되는 1 사이클과 테르븀옥사이드 원자층이 형성되는 1 사이클은 대략 9:1 이하의 비율이 되도록 수행하여 지르코늄(Zr)과 테르븀(Tb)의 상대적인 조성비를 조절한 다.
도 5는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 과정의 다른 예를 설명하기 위하여 나타내 보인 도면이다.
도 5를 참조하면, 먼저 버퍼용 절연막(231)이 형성된 반도체기판(200)을 원자층증착설비 내에 로딩한다. 그리고 지르코늄(Zr) 소스가스, 퍼지가스, 테르븀(Tb) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 그러면 지르코늄테르븀옥사이드(ZrTbO)막이 원자층 단위로 형성되는 1 사이클이 수행되는 것이다.
이 경우에도 지르코늄(Zr) 소스가스로는 C16H36ZrO4를 사용하고, 테르븀(Tb) 소스가스로는 Tb(OC2H5)3을 사용하고, 반응가스(reactants gas)로는 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하며, 그리고 퍼지가스로는 질소(N2)가스 또는 아르콘(Ar)가스를 사용한다. 지르코늄(Zr) 소스가스 및 테르븀(Tb) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 이때 지르코늄(Zb) 소스가스의 공급과 테르븀(Tb) 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 하여 지르코늄(Zr)과 테르븀(Tb)의 상대적인 조성비를 조절한다. 경우에 따라서는 지르코늄(Zb) 소스가스의 공급과 테르븀(Tb) 소스가스의 공급양을 조절할 수도 있다.
이와 같이 상기 지르코늄테르븀옥사이드막(241)을 형성한 후에는 대략 100- 500W의 바이어스, 대략 200-500℃의 저온 및 N2O 분위기에서의 플라즈마 어닐링을 수행하여, 증착된 지르코늄테르븀옥사이드(ZrTbO)막 내의 산소결핍부분에 산소를 공급하여 보이드를 제거하고, 증착과정에서 지르코늄테르븀옥사이드(ZrTbO)막 내에 포함된 유기물 및 질소성분을 제거한다. 상기 플라즈마 어닐링을 수행하는데 있어서, 챔버의 압력은 대략 0.1-10torr를 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 1-5분 정도로 설정한다.
상기 저온의 플라즈마 어닐링을 수행한 후에는, 대략 500-900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서의 고온어닐링을 수행할 수 있다. 이 경우는 지르코늄테르븀옥사이드(ZrTbO)막(241)을 비정질로 형성한 경우로서, 상기 고온어닐링에 의해 비정질 지르코늄테르븀옥사이드(ZrTbO)막(241)의 결정화가 이루어져 유전성이 향상되며, 또한 지르코늄테르븀옥사이드(ZrTbO)막(241) 내의 불순물도 제거된다. 상기 고온어닐링은 퍼니스(furnace)에서 수행될 수 있으며, 또는 급속열처리챔버내에서 수행될 수 있다. 상기 고온어닐링을 수행하는데 있어서, 퍼니스를 사용하는 경우 퍼니스 내의 온도는 대략 600-800℃가 되도록 하며, 급속열처리챔버를 사용하는 경우 급속열처리챔버 내의 온도는 대략 500-800℃가 되도록 한다. 어느 경우이던지 대략 700-760torr의 상압 또는 대략 1-100torr의 감압을 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 60초가 되도록 설정한다.
이와 같이 반도체기판(200) 위에 버퍼용 절연막(231), 지르코늄테르븀옥사이 드(ZrTbO)막(241), 장벽금속용 물질막(251) 및 게이트전극용 물질막(261)을 순차적으로 형성한 후에는, 통상의 패터닝을 수행하여, 도 3에 나타낸 바와 같이, 반도체기판(200) 위에 버퍼절연막(230), 게이트절연막으로서의 지르코늄테르븀옥사이드(ZrTbO)막(240), 장벽금속막(250) 및 게이트전극막(260)이 순차적으로 적층되는 구조체를 형성한다. 상기 패터닝을 수행한 후에는 통상의 열처리를 수행할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법에 의하면, 지르코늄테르븀옥사이드막을 게이트절연막으로 사용함으로써 금속게이트전극막 사용에 의한 문턱전압 조절의 어려움을 감소시킬 수 있으며, 후속의 열공정 및 산화분위기에 대한 저항성을 증대시킬 수 있다는 이점이 제공된다. 특히 금속게이트전극막 채용시 수행되는 선택적 산화공정에 의해 게이트절연막의 유효두께 증가 및 H2가 풍부한 분위기에서의 신뢰성 저하에 대한 저항성이 종래의 경우보다 커지므로, 공정마진이 증가하고 소자의 신뢰도를 향상시킬 수 있다는 이점도 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (16)
- 반도체기판 위에서 게이트절연막으로 배치되고, 원자층 증착법으로 형성된 지르코늄테르븀옥사이드막;상기 지르코늄테르븀옥사이드막 위에 배치되는 장벽금속막; 및상기 장벽금속막 위에 배치되는 게이트전극막을 포함하는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서,상기 반도체기판과 지르코늄테르븀옥사이드막 사이에 배치되는 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막을 더 구비하는 것을 특징으로 하는 반도체소자.
- 제2항에 있어서,상기 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막은 15Å보다 작은 두께를 갖는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서,상기 지르코늄테르븀옥사이드막은 20-500Å의 두께를 갖는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서,상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 이루어진 것을 특징으로 하는 반도체소자.
- 제1항에 있어서,상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 이루어진 것을 특징으로 하는 반도체소자.
- 반도체기판 위에 버퍼절연막을 형성하는 단계;상기 버퍼절연막 위에 원자층 증착법으로 지르코늄테르븀옥사이드막을 형성하는 단계;상기 지르코늄테르븀옥사이드막 위에 장벽금속막을 형성하는 단계; 및상기 장벽금속막 위에 게이트전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서, 상기 버퍼절연막을 형성하는 단계는,산소 분위기 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속열처리방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
- 삭제
- 제7항에 있어서,상기 원자층증착방법은, 지르코늄성분의 소스가스로서 C16H36ZrO4를 사용하고, 테르븀성분의 소스가스로서 Tb(OC2H5)3 또는 Tb(CH3)3을 사용하며, 반응가스로서 오존, 플라즈마 산소 또는 H20 증기를 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서,상기 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 단계는, 지르코늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 테르븀 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서,상기 원자층증착방법을 사용하여 지르코늄테르븀옥사이드막을 형성하는 단계는, 지르코늄 소스가스 공급, 퍼지가스 공급, 테르븀 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 지르코늄 소스가스의 공급과 상기 테르븀 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서,상기 지르코늄테르븀옥사이드막을 형성한 후에 100 내지 500W의 바이어스, 200 내지 500℃의 저온 및 N2O 분위기에서 플라즈마 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서,상기 지르코늄테르븀옥사이드막을 형성한 후에 500 내지 900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서,상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7항에 있어서,상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092376A KR100668753B1 (ko) | 2005-09-30 | 2005-09-30 | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092376A KR100668753B1 (ko) | 2005-09-30 | 2005-09-30 | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100668753B1 true KR100668753B1 (ko) | 2007-01-29 |
Family
ID=38013733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050092376A KR100668753B1 (ko) | 2005-09-30 | 2005-09-30 | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100668753B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270828A (ja) | 2001-03-09 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003017687A (ja) | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体装置 |
| JP2003124460A (ja) | 2001-10-15 | 2003-04-25 | Atsushi Ogura | ゲート酸化膜、素子、ゲート酸化膜形成方法、ゲート酸化膜形成材料 |
| JP2005044835A (ja) | 2003-07-22 | 2005-02-17 | Toshiba Corp | 半導体装置 |
-
2005
- 2005-09-30 KR KR1020050092376A patent/KR100668753B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270828A (ja) | 2001-03-09 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003017687A (ja) | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体装置 |
| JP2003124460A (ja) | 2001-10-15 | 2003-04-25 | Atsushi Ogura | ゲート酸化膜、素子、ゲート酸化膜形成方法、ゲート酸化膜形成材料 |
| JP2005044835A (ja) | 2003-07-22 | 2005-02-17 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101990051B1 (ko) | 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법 | |
| KR100640638B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 | |
| US9123644B2 (en) | Semiconductor device, method of manufacturing semiconductor device and system of processing substrate | |
| JP4712560B2 (ja) | 半導体装置の製造方法 | |
| US20070059447A1 (en) | Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same | |
| KR20020001337A (ko) | 반도체 소자의 게이트산화막 형성 방법 | |
| KR20030027180A (ko) | 고유전막을 구비한 반도체소자 및 그 제조 방법 | |
| JP2004111447A (ja) | 半導体装置及びその製造方法 | |
| KR100639673B1 (ko) | 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법 | |
| JP2016072454A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| KR20040000602A (ko) | 산화저항막을 구비한 캐패시터 및 그 제조 방법 | |
| KR20070059707A (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| US6448166B2 (en) | Method for forming a gate for semiconductor devices | |
| KR100755072B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100668753B1 (ko) | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100712988B1 (ko) | 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR100745073B1 (ko) | 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR100702130B1 (ko) | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100702133B1 (ko) | 티타늄란탄옥사이드(ＴｉＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR20080062743A (ko) | 반도체소자 및 그 제조방법 | |
| KR100721208B1 (ko) | 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법 | |
| KR100721202B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR20070044930A (ko) | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |