KR100640638B1 - 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 - Google Patents

원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100640638B1
KR100640638B1 KR1020050020134A KR20050020134A KR100640638B1 KR 100640638 B1 KR100640638 B1 KR 100640638B1 KR 1020050020134 A KR1020050020134 A KR 1020050020134A KR 20050020134 A KR20050020134 A KR 20050020134A KR 100640638 B1 KR100640638 B1 KR 100640638B1
Authority
KR
South Korea
Prior art keywords
dielectric film
high dielectric
gas
supplying
forming
Prior art date
Application number
KR1020050020134A
Other languages
English (en)
Other versions
KR20060099105A (ko
Inventor
박홍배
신유균
강상범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050020134A priority Critical patent/KR100640638B1/ko
Priority to US11/359,404 priority patent/US7521331B2/en
Publication of KR20060099105A publication Critical patent/KR20060099105A/ko
Application granted granted Critical
Publication of KR100640638B1 publication Critical patent/KR100640638B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

고유전막 내에 탄소 함량을 줄여주어 누설전류 특성을 개선할 수 있고, 고유전막 내에 질소의 양을 정밀하게 조절할 수 있는 원자층 증착법에 의한 고유전막 형성 방법, 고유전막을 갖는 반도체소자의 제조 방법 및 이러한 고유전막을 포함하는 반도체소자가 개시되어 있다. 본 발명의 고유전막 형성방법은 (a) 반응챔버내에 제1 소오스가스를 일정 시간 공급하는 단계 (b) 상기 제1 소오스가스를 공급한 후 제1 반응가스를 일정 시간 공급하는 단계 (c) 상기 제1 반응가스를 공급한 후 제2 소오스가스를 일정 시간 공급하는 단계 (d) 상기 제2 소오스가스를 공급한 후 제2 반응가스를 일정 시간 공급하는 단계 및 (e) 상기 (a) 내지 (d) 단계 사이에 적어도 1회 이상 질소 성분을 함유하는 첨가가스를 일정 시간 공급하는 단계를 포함한다.
고유전막, 원자층 증착법, 탄소, 질소, Hf 전구체, Si 전구체

Description

원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법{Method for forming high dielectric film by atomic layer deposition and method of fabricating semiconductor device having high dielectric film}
도 1은 본 발명의 일 실시예에 따라 형성된 HfSiON막을 게이트 절연막으로 사용하는 게이트 구조를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따라 형성된 HfSiON막을 커패시터 유전막으로 사용하는 커패시터 구조를 개략적으로 나타낸 단면도이다.
도 3 내지 도 10은 본 발명의 여러 가지 실시예들에 따라 원자층 증착법으로 고유전막을 형성하는 경우 공급되는 가스 펄싱 다이아그램들이다.
도 11은 본 발명의 일 실시예에 따라 형성된 고유전막내의 탄소함량과 종래 기술에 따라 형성된 고유전막내의 탄소함량을 비교한 그래프이다.
도 12는 본 발명의 일 실시예에 따라 형성된 고유전막내의 질소 분포와 종래 기술에 따라 형성된 고유전막내의 질소 분포를 비교한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 30 ; 반도체기판 12 ; 게이트 유전막
14 ; 게이트 전극 16 ; 게이트마스크층
18 ; 게이트 스페이서 32 ; 층간절연막
34 ; 도전층 플러그 36 ; 커패시터 하부전극
38 ; 커패시터 유전막 40 ; 커패시터 상부전극
본 발명은 반도체 소자에 사용되는 유전막에 관한 것으로, 보다 상세하게는 원자층 증착법(Atomic Layer Deposition : ALD)을 이용한 유전막 형성 방법, 이러한 유전막을 갖는 반도체소자의 제조 방법 및 이들 방법에 의해 제조되는 반도체소자에 관한 것이다.
최근 반도체 소자의 고집적화 및 대용량화의 경향에 따라 MOSFET의 게이트 유전막(절연막) 또는 커패시터 유전막에 고유전율의 물질을 적용하고자 하는 연구가 급속도로 이루어지고 있다. 고유전막을 게이트 절연막으로 사용할 경우, 동일한 등가 산화막 두께(Toxeq)를 갖는 고유전막은 일반적으로 사용되는 SiO2에 비하여 물리적인 두께가 두껍기 때문에 전자의 터널링으로 인한 누설 전류의 급격한 증가를 줄일 수 있다. 예를 들어, SiO2막을 게이트 절연막으로 사용할 경우 20Å 이하의 두께에서는 전자의 터널링으로 인해 누설 전류가 급격히 증가하지만, 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 타이타늄 산화막(TiO2) 등 의 고유전막을 게이트 절연막으로 사용할 경우에는 동일한 등가 산화막 두께에서도 누설 전류의 급격한 증가를 억제할 수 있다.
그러나, 고유전막을 MOSFET 소자의 게이트 절연막에 적용할 경우, 여러 가지 문제점들이 나타나고 있다. 예를 들어, HfO2 및 ZrO2 등의 고유전막을 게이트 절연막으로 사용할 경우, 상부의 폴리실리콘 게이트 전극으로부터의 B, P, As 등의 도펀트 확산으로 인하여, 채널(channel)에서의 캐리어 이동도(mobility)를 저하시키게 된다. 또한, HfO2 등의 고유전막은 후속의 열처리 공정에 의해 쉽게 결정화될 수 있는데, 이와 같은 결정화는 결정화된 계면을 통하여 누설 전류를 일으키게 하는 원인이 된다. 따라서, 게이트 절연막으로 고유전막을 사용할 경우, 상부의 폴리실리콘 게이트 전극으로부터의 도펀트 확산을 억제하고, 열처리 온도에 따른 열적 안정성을 확보할 필요가 있다.
이와 같은 도펀트 확산의 방지 및 열적 안정성의 확보를 위하여, HfO2 막 등 고유전율의 산화막 내에 Al2O3 또는 질소를 첨가하여 HfON 또는 HfAlO막 등의 고유전율의 질화산화막을 얻고자 하는 연구가 진행되고 있으나, HfO2 단일막에 비하여 특성이 일부 개선되고 있으나 초미세 소자의 트랜지스터에서 요구하는 특성을 만족시키기에는 한계를 드러내고 있다.
한편, HfO2 물질에 대한 대안으로 Si을 첨가한 Hf-실리케이트 물질인 HfSiO 물질은 하부 채널영역이 되는 실리콘 기판에 증착할 경우 이동도, 온-오프 전류 특 성등이 기존의 HfO2에 비하여 향상된 특성을 보이나 여전히 상부 게이트 폴리실리콘으로부터의 도펀트의 확산으로 인하여 채널에서의 이동도를 저하시키는 문제점이 여전히 남아있다.
이와 같은 도펀트의 확산의 방지 및 열적 안정성의 확보를 위하여 고유전율의 산화막 내에 질소를 첨가하여 고유전율의 질화산화막을 얻고자 하는 연구가 진행되고 있다. 즉, HfO2 또는 HfSiO 등의 고유전막 내에 질소를 첨가하여 고유전율의 질화산화막을 형성함으로써 상부의 전극으로부터 유래되는 불순물의 이동을 막아주고, 고유전막의 결정화 온도를 상승시켜 열적 안정성을 확보할 수 있게 된다. HfON 또는 HfSiON 등의 질화산화막을 제조하는 방법에는 산화막을 증착한 후 NH3 분위기에서 어닐링하는 질화 처리를 진행하는 방법이 있으나 고유전 박막 내에 원하는 질소(N)의 프로파일을 얻기 힘들고, 후속 질화 처리라는 새로운 공정이 추가되는 단점이 있다.
고유전율의 질화산화막을 얻기위해, N이 포함된 새로운 Hf 전구체(Hf precursor)와 Si 전구체를 이용하여 ALD 방식으로 HfSiON막을 증착하는 방법이 개발되고 있다. 그러나, 박막내에 N 결합을 갖는 HfSiON 박막을 증착하기 힘들며, 반대로 Hf[N(CH3)2]4 처럼 전구체에 N이 포함되어 있는 경우에는, 전구체 내의 질소와 탄소 간의 N-C 결합이 매우 강하기 때문에 H2O 등의 산화제를 사용하여 HfSiO막을 증착하더라도 막 내에는 탄소가 잔존하게 된다. HfSiO막 내에 잔존하는 탄소는 막의 전기적 특성을 저하시키는 요인이 된다.
한편, 반도체 메모리 소자가 고집적화됨에 따라 소자의 안정적인 구동을 위해 필요한 단위 셀당 커패시터의 정전 용량은 일정한 반면에 단위셀당 커패시터의 면적이 감소되므로 점차 고집적화의 한계에 접근해 가고 있다. 이를 해결하기 위해 커패시터의 정전 용량을 높여서 단위셀당 축적되는 전하량을 증가시킬 필요가 있다. 커패시터의 정전 용량을 높이는 방법에는, 커패시터 유전막의 유전율을 증가시킴으로써 정전 용량을 증가시키는 방법이 있다. 기존의 실리콘 산화막(SiO2;유전율 ~3.9)이나 실리콘 질화막(Si3N4;유전율 ~7.2) 또는 실리콘 질화막/실리콘 산화막의 복합막(ONO;유전율 3.9~7.2)을 고유전율의 유전막으로 대체하는 기술이 개발되고 있다. 따라서 커패시터 유전막에 대하여도 전술한 게이트 절연막으로서 고유전막을 사용하는 것과 동일한 문제가 대두된다.
즉, 고유전막 내에 탄소 등의 결함을 줄여주어 누설전류 특성을 개선할 수 있으며, 고유전막 내에 질소의 양을 정밀하게 조절할 수 있는 원자층 증착법에 대한 연구가 요구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위한 것으로서, 고유전막 내에 탄소 등 결함을 줄여주어 누설전류 특성을 개선할 수 있고, 고유전막 내에 N의 양을 정밀하게 조절할 수 있는 ALD에 의한 고유전막 형성 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 본 발명에 따른 고유전 막을 갖는 반도체소자의 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 방법에 의해 형성된 고유전막 및 이러한 고유전막을 포함하는 반도체소자를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 제 1 형태에 따르면, (a) 반응챔버내에 제1 소오스가스를 일정 시간 공급하는 단계; (b) 상기 제1 소오스가스를 공급한 후 제1 반응가스를 일정 시간 공급하는 단계; (c) 상기 제1 반응가스를 공급한 후 제2 소오스가스를 일정 시간 공급하는 단계; (d) 상기 제2 소오스가스를 공급한 후 제2 반응가스를 일정 시간 공급하는 단계; 및 (e) 상기 (a) 내지 (d) 단계 사이에 적어도 1회 이상 질소 성분을 함유하는 첨가가스를 일정 시간 공급하는 단계;를 포함하는 원자층 증착법에 의한 고유전막 형성방법이 제공된다.
상기 (e) 단계는 상기 (a) 단계와 상기 (b) 단계 사이, 상기 (b) 단계와 상기 (c) 단계 사이, 상기 (c) 단계와 상기 (d) 단계 사이, 또는 상기 (d) 단계 후에 수행될 수 있다. 또한, 상기 (e) 단계는 상기 (c) 단계 전후에 적어도 1회 이상, 바람직하게는 상기 (a) 단계와 상기 (b) 단계 사이 및 상기 (c) 단계와 상기 (d) 단계 사이, 상기 (a) 단계와 상기 (b) 단계 사이 및 상기 (d) 단계 후, 상기 (b) 단계와 상기 (c) 단계 사이 및 상기 (c) 단계와 상기 (d) 단계 사이, 또는 상기 (b) 단계와 상기 (c) 단계 사이 및 상기 (d) 단계 후에 수행될 수도 있다. 나아가, 상기 (e) 단계는 상기 (a) 단계 내지 상기 (d) 단계 중의 적어도 하나의 단계와 동시에 수행될 수도 있다. 한편, 상기 (a) 단계 내지 상기 (e) 단계 중 적어도 어느 한 단계를 수행한 후 상기 반응챔버내에 공급된 해당 가스를 퍼지가스를 사용하여 퍼지하는 단계를 더 포함할 수 있다.
상기 제1 소오스가스는 Hf, Zr, La, Ta, Sr, Ti 중 어느 하나를 포함하는 전구체를 사용하며, 상기 제1 및 제2 반응가스는 산소를 포함하는 산화성 가스로서 O3, H2O, H2O2, CH3OH, C2H5OH 또는 C3H7OH 중의 어느 하나를 사용하며, 상기 질소 성분을 포함하는 첨가가스는 NH3 가스, N2O 가스, NO 가스 또는 NH3 플라즈마 중의 어느 하나를 사용하며, 상기 제2 소오스가스는 Si, Ti, Al, 중 어느 하나를 포함하는 전구체를 사용하며, 상기 유전막 형성 방법에 의해 형성되는 고유전막은 HfSiO, ZrSiO, LaSiO, HfTaO, TaTiO, SrTiO3, TiAlO, HfAlO 또는 HfTiO 에 질소가 첨가된 단일막 또는 이들의 복합막으로 된다.
상기 본 발명의 다른 기술적 과제를 달성하기 위한 본 발명의 제2 형태에 따르면, 첨부하는 특허청구범위의 청구항 제1항 내지 청구항 제26항 중의 어느 한 항에 의한 고유전막 형성 방법에 의하여 상기 반도체기판 상에 고유전막을 형성하는 단계; 상기 고유전막 상에 게이트 전극 물질을 형성하는 단계; 및 상기 게이트 전극 물질 및 상기 고유전막을 식각하여 게이트 구조를 형성하는 단계를 포함하는 고유전막을 갖는 반도체소자의 제조 방법이 제공된다.
또한 상기 본 발명의 다른 기술적 과제를 달성하기 위한 본 발명의 제3 형태에 따르면, 반도체 기판 상에 하부 전극을 형성하는 단계; 첨부하는 특허청구범위의 청구항 제1항 내지 제26항 중의 어느 한 항의 유전막 형성 방법에 의해 상기 하 부 전극 상에 고유전막을 형성하는 단계; 및 상기 고유전막 상에 상부 전극을 형성하는 단계를 포함하는 고유전막을 갖는 반도체소자의 제조 방법이 제공된다.
또한 상기 본 발명의 또 다른 기술적 과제를 달성하기 위한 본 발명의 제4 형태에 따르면, 첨부하는 특허청구범위의 청구항 제1항 내지 제26항 중의 어느 한 항의 고유전막 형성 방법에 의해 형성된 고유전막이 제공된다.
또한 상기 본 발명의 또 다른 기술적 과제를 달성하기 위한 본 발명의 제5 형태에 따르면, 첨부하는 특허청구범위의 청구항 제27항 내지 제29항 중의 어느 한 항의 고유전막을 갖는 반도체소자의 제조 방법에 의해 제조된 반도체소자가 제공된다.
또한 상기 본 발명의 또 다른 기술적 과제를 달성하기 위한 본 발명의 제6 형태에 따르면, 첨부하는 특허청구범위의 청구항 제30항 및 제31항 중의 어느 한 항의 고유전막을 갖는 반도체소자의 제조방법 의해 형성된 반도체소자가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예들로 한정되는 것은 아니다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따라 제조된 게이트 구조를 갖는 반도체소자 의 단면도이다. 그 제조방법을 간략히 설명하면, 반도체기판(10) 예를 들어, 실리콘 단결정 기판상에 게이트 유전막(12)으로서 예를 들어, 고유전막인 HfSiON막을 후술하는 바와 같이 원자층 증착법에 의해 소정의 두께가 되도록 형성한다. 이어서 게이트전극 물질(14)로서 예를 들어, B, P, As 등의 도펀트가 주입된 폴리실리콘이 형성되며, 게이트 전극물질(14) 상에 게이트마스크층(16)으로서 예를 들어, 실리콘 나이트라이드가 형성된다. 이어서 도시되지 않은 마스크 패턴을 식각마스크로 이용하여 식각공정을 수행하여 반도체기판(10)을 노출시킴으로서 소정 폭의 게이트 패턴을 갖는 게이트 구조를 형성한다. 게이트 구조의 측벽에는 후속되어 형성되는 층들과의 절연을 위해 게이트 스페이서(18)로서 예를 들어, 실리콘 나이트라이드 또는 실리콘 옥사이드가 형성된다.
상기 게이트 구조의 하부 반도체기판(10)에는 채널영역이 형성되며, 게이트 구조의 양측벽 하부에는 소오스/드레인영역이 형성되어 전형적인 모스(M0S) 트랜지스터가 형성된다.
도 2는 본 발명의 일 실시예에 따라 제조된 커패시터 구조를 갖는 반도체소자의 단면도이다. 그 제조방법을 간략히 설명하면, 반도체기판(30) 예를 들어, 실리콘 단결정 기판상에 층간절연막(32)으로서 나이트라이드계 또는 옥사이드계 절연물질이 형성되며, 층간절연막(32)의 소정 위치에 형성된 콘택홀내에 반도체기판(30)과 전기적으로 연결되는 도전층 플러그(34)가 형성된다. 도전층 플러그(34)가 형성된 층간절연막(32) 상에 커패시터의 하부전극 물질이 형성된 후 패터닝되어 하부전극(36)이 형성된다. 하부전극(36) 및 노출된 층간절연막(32)에는 커패시터 유 전막(38)으로서 예를 들어, 고유전막인 HfSiON막을 후술하는 바와 같이 원자층 증착법에 의해 소정의 두께가 되도록 형성한다. 이어서 커패시터의 상부전극 물질(40)로서 예를 들어, B, P, As 등의 도펀트가 주입된 폴리실리콘 등을 형성함으로써 반도체 메모리소자에 적용되는 전형적인 커패시터가 형성된다.
도 3은 본 발명의 일 실시예에 따라 고유전막을 형성하기 위한 원자층 증착법에서의 공급되는 가스 펄싱 다이아그램이다. 본 실시예에서 형성되는 고유전막은 전술한 게이트 구조에서의 게이트 유전막 또는 커패시터 구조에서의 커패시터 유전막에 모두 적용될 수 있다. 본 실시예에서는 도 1에서 게이트 유전막(12)으로서 HfSiON 막을 형성하는 방법에 대하여 설명한다. 도 3을 참조하여 고유전막이 형성되는 대상, 즉 반도체기판 상에 HfSiON 막을 원자층 증착법에 의해 형성하는 과정을 설명한다.
먼저, 원자층 증착법을 수행할 수 있는 반응챔버내로 반도체기판을 로딩한 후, 제1 소오스가스로서 Hf 전구체인 TEMAH, 즉 Hf[N(C2H5)CH3]4를 일정 시간, 예를 들어 1초간 공급하여 Hf를 포함하는 화학 흡착층을 형성한다. 상기 제1 소오스가스로서는 Hf와 O, C, H, Cl 또는 N이 결합된 구조를 갖는 Hf 전구체를 사용할 수 있으며, 상기 TEMAH 외에도 Hf[N(CH3)2]4, Hf[N(C2H5)2]4, Hf[OC(CH3)3]4, 또는 HfCl4 중의 어느 하나를 사용할 수도 있다.
이어서, 질소 성분이 함유된 첨가가스로서 NH3 가스를 일정 시간, 예를 들어 1초간 공급한다. NH3 가스를 공급해줌으로써 Hf 전구체 내에 존재하는 CH기가 제거 되고 탈착되지 않고 잔존하는 상당량의 탄소가 제거되어 HfN과 같은 중간막이 형성된다. 본 실시예에서는 NH3 가스를 사용하였지만, NH3 가스 이외에도 N2O 가스, NO 가스 또는 NH3 플라즈마를 사용할 수 있다.
이어서 잔존하는 부산물 및 흡착되지 않은 Hf 전구체를 퍼지가스인 아르곤 가스를 예를 들어 1초간 공급하여 제거한다. 퍼지가스로서는 이외에도 He 가스, 질소 가스등을 사용할 수 있다.
그 다음에, 반도체 기판 상에 화합 흡착된 Hf 화합물, 즉 HfN을 산화시키기 위해 반응가스로서 산화제인 O3를 일정 시간, 예를 들어 3초간 공급한다. 이러한 O3의 공급에 의해 상기 HfN막은 산화되어 HfON막을 형성하게 된다. 상기 산화 단계에서 공급되는 산화제로는 O3 이외에 H2O, H2O2, CH3OH, C2H5OH 또는 C3H7OH를 사용할 수도 있다.
이어서, 상기 산화 단계 후에는, 잔존하는 부산물 및 산화되지 않은 산화제를 퍼지가스인 아르곤 가스를 예를 들어 3초간 공급하여 제거한다. 퍼지가스로서는 이외에도 He 가스, 질소 가스등을 사용할 수 있다.
이어서, 제2 소오스가스로서 Si와 O, C, H 또는 N이 결합된 구조를 갖는 Si 전구체인 H2N(CH2)3Si(OC2H5)3 을 일정 시간, 예를 들어 1초간 공급하여 Si을 포함하는 화학 흡착층을 HfON층 위에 형성한다. 본 실시예에서는 Si 전구체로서 APTES인 H2N(CH2)3Si(OC2H5)3 를 사용하였지만, 이외에도 SiH[N(CH3)2]3, Si[N(CH3)2]4, Si[N(CH3)C2H5]4, HSi[N(C2H5)2]3 등의 어느 하나를 사용할 수 있다. 이어서, 잔존하는 부산물을 제거하기 위해 퍼지가스인 아르곤 가스를 예를 들어 1초간 공급한다.
이어서, Si을 포함한 Si 화합물을 산화시키기 위해 반응가스로서 산화제인 O3를 일정 시간, 예를 들어 3초간 공급한다. 이어서, 잔존하는 부산물 및 산화되지 않은 산화제를 퍼지가스인 아르곤 가스를 예를 들어 3초간 공급하여 제거한다.
이로써 본 실시예에 의한 HfSiON막 형성 공정의 1 사이클이 종료된다. 이러한 사이클을 계속 반복함으로써 원하는 두께의 HfSiON막을 형성할 수 있다.
전술한 바와 같이, 본 실시예에서는 ALD 방식에 의해 Hf 전구체를 공급한 후, NH3 가스 공급을 수행함으로써 HfSiO막 내에 잔존하는 탄소량를 감소시킬 뿐만 아니라 HfSiO 박막내에 N을 첨가하여 HfSiON 박막을 형성함으로써 열적 안정성을 향상시키게 된다. 또한, NH3 가스의 공급량을 공급시간, 공급횟수 및 공급량을 조절함으로써 HfSiON막 내에 존재하는 질소량을 각각의 공정 조건에 알맞게 정밀하게 조절할 수 있게 된다. 이에 따라, 본 실시예에 의해 형성되는 HfSiON 박막내에 전기적 특성에 악 영향을 미치는 탄소함량이 감소하게 되며, 열적 안정성을 향상시키는 N의 함량이 증가하게 된다.
도 11은 본 실시예에 따라 형성된 HfSiON막과 종래 방법에 따라 형성된 HfSiO막의 박막내의 탄소 함유량을 토프-심스(Tof- SIMS) 비교하여 나타낸 그래프이다. 토프-심스(Secondary Ion Mass Spectrometer) 분석은 원소의 정성적 분석 및 정량적 분석에 사용되는 분석 방법의 하나이다. 종래 방법에 따라 형성된 HfSiO막 은, Hf 전구체로서 TEMAH를 1초간 공급한 후 아르곤 가스를 사용하여 1초간 퍼지하고, O3를 3초간 공급한 후 아르곤 가스를 사용하여 3초간 퍼지하고, Si 전구체로서 APTES를 1초간 공급한 후, 아르곤 가스를 사용하여 1초간 퍼지하고, O3를 3초간 공급한 후 아르곤 가스를 사용하여 3초간 퍼지하여 1 사이클을 종료하는 원자층 증착법에 의해 형성된 것이다.
도 11을 참조하면, 그래프의 가로축은 형성된 고유전막인 HfSiON막을 상측으로부터 스퍼터링하여 식각함에 있어서 그 식각시간을 나타내며, 세로축은 HfSiON 박막으로부터 분석되는 탄소함량에 대한 인텐시티로서 상대적인 값이다. 도 11에서 NH3 가스를 사용하지 않은 종래 방법(□)에 비하여 NH3 가스를 첨가가스로 사용하는 본 발명(○)의 경우 누설전류에 악 영향을 미치는 탄소 함량이 현저히 감소하였음을 알 수 있다.
도 12는 본 실시예에 따라 형성된 HfSiON막과 종래 방법에 따라 형성된 HfSiO막의 박막내의 질소 함유량을 토프-심스(Tof- SIMS) 비교하여 나타낸 그래프이다. 종래 방법에 따라 형성된 HfSiO막은, 도 11과 관련하여 전술한 바의 원자층 증착법에 의해 형성된 것이다.
도 13를 참조하면, 그래프의 가로축은 형성된 고유전막인 HfSiON막을 상측으로부터 스퍼터링하여 식각함에 있어서 그 식각시간을 나타내며, 세로축은 HfSiON 박막으로부터 분석되는 질소 함량에 대한 인텐시티로서 상대적인 값이다. 도 12에서 NH3 가스를 사용하지 않은 종래 방법(□)에 비하여 NH3 가스를 첨가가스로 사용 하는 본 발명(○)의 경우 외부의 별도의 열처리 공정 없이도 적당량의 질소가 함유되어 있는 것을 볼 수 있다. 일부 두께에서는 종래 방법에 비하여 3배 이상의 질소 함량을 포함하고 있음을 알 수 있다.
도 4 내지 도 10은 본 발명의 다른 실시예들에 따라 원자층 증착법으로 고유전막을 형성하는 경우 공급되는 가스 펄싱 다이아그램들이다. 각 실시예들에 대하여는 도 3의 실시예와 비교하여 간략히 설명한다. 본 발명의 각 실시예에서는 기본적으로 원자층 증착법의 1 사이클 내에 제1 소오스가스(TEMAH) 공급 단계 - 제1 반응가스(O3) 공급 단계 - 제2 소오스가스(APTES) 공급 단계 - 제2 반응가스(O3) 공급 단계를 포함하며, 각 실시예는 첨가가스(NH3) 공급 단계의 시기와 퍼지 단계의 여부 및 시기등에 따라서 다양하게 구성할 수 있다.
즉, 첨가가스의 공급 단계를 제1 소오스가스(TEMAH) 공급 단계와 제1 반응가스(O3) 공급 단계 사이, 제1 반응가스 공급 단계와 제2 소오스가스(APTES) 공급 단계 사이, 제2 소오스가스 공급 단계와 제2 반응가스(O3) 공급 단계 사이, 제2 반응가스 공급 단계와 2번 째 사이클의 제1 소오스가스 공급 단계 사이 중에서 1 사이클당 적어도 1회이상 수행할 수 있다.
또한, 첨가가스 공급 단계는 제2 소오스가스 공급 단계의 전후에 적어도 1회 이상 수행할 수 있으며, 보다 구체적으로는 제1 소오스가스 공급 단계와 제1 반응가스 공급 단계 사이 및 제2 소오스가스 공급 단계와 제2 반응가스 공급 단계 사이에서 수행하거나, 제1 소오스가스 공급 단계와 제1 반응가스 공급 단계 사이 및 제 2 반응가스 공급 단계 후에 수행하거나, 제1 반응가스 공급 단계와 제2 소오스가스 공급 단계 사이 및 상기 제2 소오스가스 공급 단계와 제2 반응가스 공급 단계 사이에서 수행하거나, 제1 반응가스 공급 단계와 제2 소오스가스 공급 단계 사이 및 제2 반응가스 공급 단계 후에 수행할 수 있다.
또한, 본 발명에서 첨가가스 공급 단계는 원자층 증착법의 1 사이클 내의 각 단계, 즉 제1 소오스가스(TEMAH) 공급 단계, 제1 반응가스(O3) 공급 단계, 제2 소오스가스(APTES) 공급 단계, 제2 반응가스(O3) 공급 단계 중의 적어도 하나의 단계와 동시에 수행할 수 있으며, 모든 단계에서 수행할 수도 있다.
한편, 본 발명의 실시예들에서 퍼지 단계는 원자층 증착법의 1 사이클 내의 제1 소오스가스 공급 단계, 제1 반응가스 공급 단계, 제2 소오스가스 공급 단계, 제2 반응가스 공급 단계 등의 각 단계를 수행한 후에 모두 수행할 수 있으며, 첨가가스 공급 단계 수행후에도 수행할 수 있다. 또한 첨가가스의 수행 단계가 바로 이어지는 제1 소오스가스 공급 단계 또는 제1 반응가스 공급 단계 등에서는 퍼지 단계를 생략할 수도 있다.
도 4를 참조하면, 제1 소오스가스(TEMAH) 공급 - 퍼지가스(Ar) 공급 - 첨가가스(NH3) 공급 - 제1 반응가스(O3) 공급 - 퍼지가스(Ar) 공급 - 제2 소오스가스(APTES) 공급 - 퍼지가스(Ar) 공급 - 제2 반응가스(O3) 공급 - 퍼지가스(Ar) 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 3의 실시예와 비교하여 제1 소오스가스를 공급한 후 퍼지 단계가 추가된 반면에 첨가가스를 공급한 후 퍼지 단계를 수행하지 않고 바로 반응가스를 공급한다는 점에서 차이가 있다.
도 5를 참조하면, 제1 소오스가스 공급 - 첨가가스 공급 - 제1 반응가스 공급 - 퍼지가스 공급 - 제2 소오스가스 공급 - 퍼지가스 공급 - 제2 반응가스 공급 - 퍼지가스 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 3의 실시예와 비교하여 제1 소오스가스를 공급한 후 퍼지 단계가 추가되지 않고 바로 첨가가스를 공급하며, 제1 반응가스를 공급한 후 퍼지 단계를 수행한다는 점에서 차이가 있다.
도 6을 참조하면, 제1 소오스가스 공급 - 첨가가스 공급 - 제1 반응가스 공급 - 퍼지가스 공급 - 제2 소오스가스 공급 - 첨가가스 공급 - 퍼지가스 공급 - 제2 반응가스 공급 - 퍼지가스 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 5의 실시예와 비교하여 첨가가스를 공급하는 단계가 제2 소오스가스 공급후에 한 번 더 추가된다는 점에서 차이가 있다.
도 7을 참조하면, 제1 소오스가스 공급 - 퍼지가스 공급 - 제1 반응가스 공급 - 첨가가스 공급 - 퍼지가스 공급 - 제2 소오스가스 공급 - 퍼지가스 공급 - 제2 반응가스 공급 - 퍼지가스 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 3의 실시예와 비교하여 첨가가스를 공급하는 단계가 제1 반응가스 공급 단계 수행된다는 점에서 차이가 있다.
도 8을 참조하면, 제1 소오스가스 공급/첨가가스 공급 - 퍼지가스 공급 - 제1 반응가스 공급 - 퍼지가스 공급 - 제2 소오스가스 공급 - 퍼지가스 공급 - 제2 반응가스 공급 - 퍼지가스 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 3의 실시예와 비교하여 첨가가스를 공급하는 단계가 제1 소오스가스 공급 단계와 동시에 수행된다는 점에서 차이가 있다.
도 9를 참조하면, 제1 소오스가스 공급 - 퍼지가스 공급 -첨가가스 공급/제1반응가스 공급 - 퍼지가스 공급 - 제2 소오스가스 공급 - 퍼지가스 공급 - 제2 반응가스 공급 - 퍼지가스 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 8의 실시예와 비교하여 첨가가스를 공급하는 단계가 제1 반응가스 공급 단계와 동시에 수행된다는 점에서 차이가 있다.
도 10을 참조하면, 제1 소오스가스 공급 - 퍼지가스 공급 - 제1 반응가스 공급 - 퍼지가스 공급 - 제2 소오스가스 공급/첨가가스 공급 - 퍼지가스 공급 - 제2 반응가스 공급 - 퍼지가스 공급을 1 사이클로 하여 원자층 증착법을 수행하여 HfSiON 막을 형성하는 것을 나타낸다. 도 8의 실시예와 비교하여 첨가가스를 공급하는 단계가 제2 소오스가스 공급 단계와 동시에 수행된다는 점에서 차이가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 즉, 상기 제1 소오스가스는 Hf를 포함하는 Hf 전구체에 대하여 설명하였지만 Zr, La, Ta, Sr, Ti 중 어느 하나를 포함하는 전구체를 사용할 수 있음은 물론이며, 상기 제2 소오스가스는 Si 전구체를 예로 들어 설명하였지만, Ti, Al, 중 어느 하나를 포함하는 전구체를 사용할 수 있다. 따라 서, 본 발명에 따른 고유전막 형성 방법에 의해 형성되는 고유전막은 HfSiON 뿐만아니라 ZrSiO, LaSiO, HfTaO, TaTiO, SrTiO3, TiAlO, HfAlO 또는 HfTiO 에 질소가 첨가된 단일막 또는 이들의 복합막일 수 있다.
또한, 도 12에서 보여지는 고유전막 내에 첨가된 질소의 함량의 조절은 원자층 증착법의 1사이클당 상기 질소 성분을 함유한 첨가가스의 공급 횟수, 공급시간 및 공급량 중의 적어도 하나를 조절함으로써 수행될 수 있다.
한편, 본 발명의 실시예는 게이트구조의 유전막으로 사용하는 고유전막에 관하여 상술하였지만, 반도체 메모리 소자에서 커패시터의 유전막으로 사용되는 고유전막에 대하여도 동일하게 적용할 수 있음은 물론이다.
본 발명에 따르면, 도 11에서 알 수 있듯이, 종래 기술과 비교하여 형성된 고유전막내에 탄소의 함량이 현격히 감소되어 소자의 누설전류 특성이 매우 향상되었다.
또한, 도 12에서 알 수 있듯이, 종래기술과 비교하여 고유전막 내의 질소 함량이 매우 증가하였으며, 질소 함량 및 분포를 매우 정밀하게 조절할 수 있어서 채널 이동도 등의 소자의 특성을 향상시킬 수 있으며, 고유전막의 열적 안정성이 향상되었다.

Claims (40)

  1. (a) 반응챔버내에 제1 소오스가스를 일정 시간 공급하는 단계;
    (b) 상기 제1 소오스가스를 공급한 후 제1 반응가스를 일정 시간 공급하는 단계;
    (c) 상기 제1 반응가스를 공급한 후 제2 소오스가스를 일정 시간 공급하는 단계;
    (d) 상기 제2 소오스가스를 공급한 후 제2 반응가스를 일정 시간 공급하는 단계; 및
    (e) 상기 (a) 내지 (d) 단계 사이에 1회 이상 질소 성분을 함유하는 첨가가스를 일정 시간 공급하는 단계; 를 포함하는 원자층 증착법에 의한 고유전막 형성방법.
  2. 제1항에 있어서, 상기 (e) 단계는 상기 (a) 단계와 상기 (b) 단계 사이에서 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  3. 제1항에 있어서, 상기 (e) 단계는 상기 (b) 단계와 상기 (c) 단계 사이에서 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  4. 제1항에 있어서, 상기 (e) 단계는 상기 (c) 단계와 상기 (d) 단계 사이에서 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  5. 제1항에 있어서, 상기 (e) 단계는 상기 (d) 단계 후에 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  6. 제1항에 있어서, 상기 (e) 단계는 상기 (c) 단계 전후에 1회 이상 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  7. 제6항에 있어서, 상기 (e) 단계는 상기 (a) 단계와 상기 (b) 단계 사이 및 상기 (c) 단계와 상기 (d) 단계 사이에서 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  8. 제6항에 있어서, 상기 (e) 단계는 상기 (a) 단계와 상기 (b) 단계 사이 및 상기 (d) 단계 후에 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  9. 제6항에 있어서, 상기 (e) 단계는 상기 (b) 단계와 상기 (c) 단계 사이 및 상기 (c) 단계와 상기 (d) 단계 사이에서 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  10. 제6항에 있어서, 상기 (e) 단계는 상기 (b) 단계와 상기 (c) 단계 사이 및 상기 (d) 단계 후에 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  11. 제1항에 있어서, 상기 (e) 단계는 상기 (a) 단계 내지 상기 (d) 단계 중의 하나 이상의 단계와 동시에 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  12. 제1항에 있어서, 상기 (a) 단계 내지 상기 (e) 단계 중 적어도 어느 한 단계를 수행한 후 상기 반응챔버내에 공급된 해당 가스를 퍼지가스를 사용하여 퍼지하는 단계를 더 포함하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  13. 제12항에 있어서, 상기 퍼지하는 단계는 상기 (c) 단계를 수행하기 전에 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  14. 제12항에 있어서, 상기 퍼지하는 단계는 상기 (a) 단계 내지 상기 (e) 단계의 각 단계를 수행한 후 마다 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  15. 제1항에 있어서, 상기 제1 소오스가스는 Hf, Zr, La, Ta, Sr, Ti 중 어느 하나를 포함하는 전구체인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  16. 제1항에 있어서, 상기 제1 소오스가스는 Hf와 O, C, H, Cl 또는 N이 결합된 구조를 갖는 Hf 전구체인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  17. 제16항에 있어서, 상기 Hf 전구체는, Hf[N(CH3)2]4, Hf[N(C2H5)2]4, Hf[N(C2H5)CH3]4, Hf[OC(CH3)3]4, 또는 HfCl4 중의 어느 하나임을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  18. 제1항에 있어서, 상기 제1 및 제2 반응가스는 산소를 포함하는 산화성 가스임을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  19. 제18항에 있어서, 상기 제1 및 제2 반응가스는 O3, H2O, H2O2, CH3OH, C2H5OH 또는 C3H7OH 중의 어느 하나인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  20. 제1항에 있어서, 상기 질소 성분을 포함하는 첨가가스는 NH3 가스, N2O 가스, NO 가스 또는 NH3 플라즈마인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  21. 제1항에 있어서, 상기 제2 소오스가스는 Si, Ti, Al, 중 어느 하나를 포함하는 전구체인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  22. 제21항에 있어서, 상기 제2 소오스가스는 Si와 O, C, H 또는 N이 결합된 구조를 갖는 Si 전구체인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  23. 제22항에 있어서, 상기 Si 전구체는, SiH[N(CH3)2]3, Si[N(CH3)2]4, H2N(CH2)3Si(OC2H5)3, Si[N(CH3)C2H5]4, HSi[N(C2H5)2]3 중의 어느 하나임을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  24. 제12항에 있어서, 상기 퍼지가스는 Ar, He 또는 N2 가스중의 어느 하나를 사용하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  25. 제1항에 있어서, 상기 유전막 형성 방법에 의해 형성되는 고유전막은 HfSiO, ZrSiO, LaSiO, HfTaO, TaTiO, SrTiO3, TiAlO, HfAlO 또는 HfTiO 에 질소가 첨가된 단일막 또는 이들의 복합막인 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  26. 제25항에 있어서, 상기 고유전막 내에 첨가된 질소의 함량의 조절은 원자층 증착법의 1사이클당 상기 질소 성분을 함유한 첨가가스의 공급 횟수, 공급시간 및 공급량 중의 적어도 하나를 조절함으로써 수행하는 것을 특징으로 하는 원자층 증착법에 의한 고유전막 형성 방법.
  27. 청구항 제1항 내지 청구항 제26항 중의 어느 한 항에 의한 고유전막 형성 방법에 의하여 상기 반도체기판 상에 고유전막을 형성하는 단계;
    상기 고유전막 상에 게이트 전극 물질을 형성하는 단계; 및
    상기 게이트 전극 물질 및 상기 고유전막을 식각하여 게이트 구조를 형성하는 단계;를 포함하는 고유전막을 갖는 반도체소자의 제조 방법.
  28. 제27항에 있어서, 상기 게이트 전극 물질은 불순물 이온이 도핑된 도전층임을 특징으로 하는 고유전막을 갖는 반도체소자의 제조 방법.
  29. 제28항에 있어서, 상기 게이트 전극 물질은 폴리실리콘층임을 특징으로 하는 고유전막을 갖는 반도체소자의 제조 방법.
  30. 반도체 기판 상에 하부 전극을 형성하는 단계;
    청구항 제1항 내지 제26항 중의 어느 한 항의 유전막 형성 방법에 의해 상기 하부 전극 상에 고유전막을 형성하는 단계; 및
    상기 고유전막 상에 상부 전극을 형성하는 단계;를 포함하는 고유전막을 갖는 반도체소자의 제조 방법.
  31. 제30항에 있어서, 상기 상부 전극 및 하부 전극은 불순물 이온이 도핑된 도전층임을 특징으로 하는 고유전막을 갖는 반도체소자의 제조 방법.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR1020050020134A 2005-03-10 2005-03-10 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 KR100640638B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050020134A KR100640638B1 (ko) 2005-03-10 2005-03-10 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US11/359,404 US7521331B2 (en) 2005-03-10 2006-02-23 High dielectric film and related method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020134A KR100640638B1 (ko) 2005-03-10 2005-03-10 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060099105A KR20060099105A (ko) 2006-09-19
KR100640638B1 true KR100640638B1 (ko) 2006-10-31

Family

ID=36971572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020134A KR100640638B1 (ko) 2005-03-10 2005-03-10 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법

Country Status (2)

Country Link
US (1) US7521331B2 (ko)
KR (1) KR100640638B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960032B2 (en) 2015-08-24 2018-05-01 Samsung Electronics Co., Ltd. Methods of forming thin films and methods of fabricating integrated circuit devices using the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722843B1 (ko) * 2005-11-30 2007-05-30 주식회사 아이피에스 박막 증착 방법
KR100942958B1 (ko) * 2006-09-29 2010-02-17 주식회사 하이닉스반도체 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
KR101377069B1 (ko) 2008-05-23 2014-03-24 삼성전자주식회사 반도체 장치 및 그 형성방법
US8507389B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Methods for forming dielectric layers
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US9123530B2 (en) * 2011-03-23 2015-09-01 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
TWI541377B (zh) * 2011-11-04 2016-07-11 Ａｓｍ國際股份有限公司 形成摻雜二氧化矽薄膜的方法
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
KR102106885B1 (ko) 2013-03-15 2020-05-06 삼성전자 주식회사 실리콘 산화막 증착용 전구체 조성물 및 상기 전구체 조성물을 이용한 반도체 소자 제조 방법
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
CN109390394B (zh) * 2017-08-03 2022-08-02 联华电子股份有限公司 穿隧场效晶体管及其制作方法
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR102079177B1 (ko) * 2018-05-18 2020-02-19 서울대학교산학협력단 하프늄 옥시나이트라이트 막의 형성 방법 및 이를 이용한 반도체 소자
CN111201602B (zh) * 2019-11-22 2021-04-27 长江存储科技有限责任公司 存储器件以及其混合间隔物
JP2022094106A (ja) * 2020-12-14 2022-06-24 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001303251A (ja) 2000-04-20 2001-10-31 Samsung Electronics Co Ltd 原子層蒸着方法を利用した障壁金属膜の製造方法
JP2003347297A (ja) 2002-05-27 2003-12-05 Kojundo Chem Lab Co Ltd 原子層吸着堆積法によるハフニウムシリケート薄膜の製造方法
JP2004244661A (ja) 2003-02-12 2004-09-02 Denso Corp 薄膜の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721503B1 (ko) 2000-06-08 2007-05-23 에이에스엠지니텍코리아 주식회사 박막 형성 방법
KR100396694B1 (ko) 2000-07-27 2003-09-02 주식회사 하이닉스반도체 원자층 증착법을 이용한 박막 제조 방법
KR100418569B1 (ko) 2001-12-10 2004-02-14 주식회사 하이닉스반도체 단원자층증착을 이용한 고유전체 박막 형성방법
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001303251A (ja) 2000-04-20 2001-10-31 Samsung Electronics Co Ltd 原子層蒸着方法を利用した障壁金属膜の製造方法
JP2003347297A (ja) 2002-05-27 2003-12-05 Kojundo Chem Lab Co Ltd 原子層吸着堆積法によるハフニウムシリケート薄膜の製造方法
JP2004244661A (ja) 2003-02-12 2004-09-02 Denso Corp 薄膜の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
1020040057753
1020040059878
1020050020134 - 684703
1020050020134 - 684708
미국공개특허 제2004198069호 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960032B2 (en) 2015-08-24 2018-05-01 Samsung Electronics Co., Ltd. Methods of forming thin films and methods of fabricating integrated circuit devices using the same

Also Published As

Publication number Publication date
KR20060099105A (ko) 2006-09-19
US20060205186A1 (en) 2006-09-14
US7521331B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US8168547B2 (en) Manufacturing method of semiconductor device
KR101990051B1 (ko) 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US7563729B2 (en) Method of forming a dielectric film
US20050233598A1 (en) Method of fabricating high-k dielectric layer having reduced impurity
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
KR20140028992A (ko) 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법
KR100639673B1 (ko) 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
KR20050033831A (ko) 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치
KR100729354B1 (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
KR20050031851A (ko) 원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법
KR100593659B1 (ko) 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR100754012B1 (ko) 고유전율 박막 형성방법
US20070221968A1 (en) Transistor of semiconductor device and method for manufacturing the same
KR100755072B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100721202B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100702133B1 (ko) 티타늄란탄옥사이드(ＴｉＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100712988B1 (ko) 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR20050092368A (ko) 유전체막의 형성 방법
KR100668753B1 (ko) 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee