JP2022094106A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022094106A
JP2022094106A JP2020206928A JP2020206928A JP2022094106A JP 2022094106 A JP2022094106 A JP 2022094106A JP 2020206928 A JP2020206928 A JP 2020206928A JP 2020206928 A JP2020206928 A JP 2020206928A JP 2022094106 A JP2022094106 A JP 2022094106A
Authority
JP
Japan
Prior art keywords
insulating film
layer
film
semiconductor device
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020206928A
Other languages
English (en)
Inventor
将也 戸田
Masaya Toda
恒太 高橋
Kota Takahashi
和展 松尾
Kazunori Matsuo
優太 神谷
Yuta Kamiya
伸二 森
Shinji Mori
健一郎 虎谷
Kenichiro Toraya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020206928A priority Critical patent/JP2022094106A/ja
Priority to TW110124271A priority patent/TWI817151B/zh
Priority to CN202110804572.5A priority patent/CN114628398A/zh
Priority to US17/410,895 priority patent/US20220189989A1/en
Publication of JP2022094106A publication Critical patent/JP2022094106A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

【課題】金属元素を含む2つの膜を近接して好適に配置可能な半導体装置を提供する。【解決手段】一の実施形態によれば、半導体装置は、複数の電極層と複数の絶縁層とを交互に含む積層膜と、前記積層膜内に第1絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層内に第2絶縁膜を介して設けられた半導体層と、前記電極層と前記絶縁層との間と、前記電極層と前記第1絶縁膜との間とで、前記絶縁膜および前記第1絶縁膜の表面に第3絶縁膜を介して設けられた第1部分とを備える。前記第3絶縁膜は、第1金属元素と第1元素とを含み、前記第1部分は、第2元素と第3元素とを含む。前記電極層は、第2金属元素を含み、前記第1部分側に設けられた第1電極層と、第3金属元素を含み、前記第1部分の逆側に設けられた第2電極層とを備え、前記第2元素と前記第3元素との電気陰性度の差は、前記第1金属元素と前記第1元素との電気陰性度の差よりも大きい。【選択図】図6

Description

本発明の実施形態は、半導体装置に関する。
半導体装置では例えば、ブロック絶縁膜内のアルミニウム酸化膜と、電極層内のチタン窒化膜(バリアメタル層)のように、金属元素を含む2つの膜が近接して配置される場合がある。この場合、一方の膜が他方の膜に悪影響を及ぼすおそれがある。
特開2017-168527号公報
金属元素を含む2つの膜が近接して配置される場合において、これらの膜を好適に配置することが可能な半導体装置を提供する。
一の実施形態によれば、半導体装置は、複数の電極層と複数の絶縁層とを交互に含む積層膜と、前記積層膜内に第1絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層内に第2絶縁膜を介して設けられた半導体層と、前記電極層と前記絶縁層との間と、前記電極層と前記第1絶縁膜との間とで、前記絶縁膜および前記第1絶縁膜の表面に第3絶縁膜を介して設けられた第1部分とを備える。前記第3絶縁膜は、第1金属元素と第1元素とを含み、前記第1部分は、第2元素と第3元素とを含む。前記電極層は、第2金属元素を含み、前記第1部分側に設けられた第1電極層と、第3金属元素を含み、前記第1部分の逆側に設けられた第2電極層とを備え、前記第2元素と前記第3元素との電気陰性度の差は、前記第1金属元素と前記第1元素との電気陰性度の差よりも大きい。
第1実施形態の半導体装置の構造を示す斜視図である。 第1実施形態の半導体装置の製造方法を示す断面図(1/4)である。 第1実施形態の半導体装置の製造方法を示す断面図(2/4)である。 第1実施形態の半導体装置の製造方法を示す断面図(3/4)である。 第1実施形態の半導体装置の製造方法を示す断面図(4/4)である。 第1実施形態の吸着促進層について説明するための模式図である。 第2実施形態の吸着促進層について説明するための模式図である。 第2実施形態の吸着促進層について説明するための別の模式図である。 第2実施形態の吸着促進層について説明するための別の模式図である。 第3実施形態の吸着促進層について説明するための模式図である。
以下、本発明の実施形態を、図面を参照して説明する。図1~図10において、同一の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す斜視図である。図1の半導体装置は、例えば3次元型のNANDメモリである。
図1の半導体装置は、コア絶縁膜1と、チャネル半導体層2と、トンネル絶縁膜3と、電荷蓄積層4と、ブロック絶縁膜5と、吸着促進層6と、電極層7とを備えている。ブロック絶縁膜5は、絶縁膜5aと、絶縁膜5bとを含んでいる。電極層7は、バリアメタル層7aと、電極材層7bとを含んでいる。絶縁膜5aは第1絶縁膜の例であり、トンネル絶縁膜3は第2絶縁膜の例であり、絶縁膜5bは第3絶縁膜の例である。吸着促進層6は第1部分の例であり、バリアメタル層7aは第1電極層の例であり、電極材層7bは第2電極層の例である。
図1では、基板上に複数の電極層と複数の絶縁層とが交互に積層されており、これらの電極層および絶縁層内にメモリホールH1が設けられている。図1は、これらの電極層のうちの1つの電極層7を示している。これらの電極層は例えば、NANDメモリのワード線として機能する。図1は、基板の表面に平行で互いに垂直なX方向およびY方向と、基板の表面に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、-Z方向を下方向として取り扱う。-Z方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
コア絶縁膜1、チャネル半導体層2、トンネル絶縁膜3、電荷蓄積層4、および絶縁膜5aは、メモリホールH1内に形成されており、NANDメモリのメモリセルを構成している。絶縁膜5aは、メモリホールH1内の電極層および絶縁層の表面に形成され、電荷蓄積層4は、絶縁膜5aの表面に形成されている。電荷蓄積層4は、外側の側面と内側の側面との間に電荷を蓄積することが可能である。トンネル絶縁膜3は、電荷蓄積層4の表面に形成され、チャネル半導体層2は、トンネル絶縁膜3の表面に形成されている。チャネル半導体層2は、メモリセルのチャネルとして機能する。コア絶縁膜1は、チャネル半導体層2内に形成されている。
絶縁膜5aは、例えばSiO膜(シリコン酸化膜)である。電荷蓄積層4は、例えばSiN膜(シリコン窒化膜)である。トンネル絶縁膜3は例えば、SiO膜、SiON膜(シリコン酸窒化膜)、または両者を含む積層膜である。チャネル半導体層2は、例えばポリシリコン層である。コア絶縁膜1は、例えばSiO膜である。
絶縁膜5b、吸着促進層6、バリアメタル層7a、および電極材層7bは、互いに隣接する絶縁層間に形成されており、上側の絶縁層の下面と、下側の絶縁層の上面と、絶縁膜5aの側面とに順に形成されている。
絶縁膜5bは例えば、Al膜(アルミニウム酸化膜)などの金属絶縁膜である。本実施形態では、絶縁膜5bの誘電率が、絶縁膜5aの誘電率と異なっており、好ましくは絶縁膜5aの誘電率よりも高くなっている。これにより、消去時の電界を緩和することが可能となり、リーク電流を低減することが可能となる。絶縁膜5b内のAl元素とO元素はそれぞれ、第1金属元素と第1元素の例である。
絶縁膜5bは、高い誘電率と高いホールバリアハイトとを有することが望ましい。これにより、書込時や消去時のリーク電流を低減することが可能となる。また、絶縁膜5bの厚さは、1.5nm以上とすることが望ましい。これにより、バリアハイトの効果が十分に得られるバンドギャップを実現することが可能となる。また、絶縁膜5bは、Alのホールバリアハイト以上のホールバリアハイトを有する絶縁材料により形成することが望ましい。絶縁膜5bは例えば、LaF膜(ランタンフッ化膜)などの金属フッ化膜でもよい。
吸着促進層6は例えば、HfO膜(ハフニウム酸化膜)などの金属絶縁膜である。本実施形態の吸着促進層6は、絶縁膜5bの形成後にバリアメタル層7aを形成する際に、バリアメタル層7aのソースガスが絶縁膜5bの表面に吸着されやすくなるために設けられている。本実施形態では、絶縁膜5bの表面に吸着促進層6を介してソースガスを吸着させることで、絶縁膜5bの表面にソースガスを直接吸着させる場合に比べ、ソースガスが吸着されやすくなる。本実施形態の吸着促進層6は、絶縁膜5bの上面、下面、および側面に形成されており、絶縁膜5bに接している。吸着促進層6内のHf元素とO元素はそれぞれ、第2元素と第3元素の例である。
吸着促進層6の厚さは、0.1nm以上かつ0.5nm以下とすることが望ましい。吸着促進層6の厚さを0.1nm以上とすることで、吸着促進層6にソースガスを吸着する機能を持たせることが可能となる。また、吸着促進層6の厚さを0.5nm以下とすることで、電極層7の薄膜化に起因する電極層7の高抵抗化を抑制することが可能となる。本実施形態の吸着促進層6は、層とは呼べないほどの薄い厚さや小さいサイズで、絶縁膜5bとバリアメタル層7aとの間に設けられていてもよい。吸着促進層6のさらなる詳細については、後述する。
バリアメタル層7aは、電極層7内にて吸着促進層6側に設けられている。バリアメタル層7aは、例えばTiN膜(チタン窒化膜)である。本実施形態では、バリアメタル層7aの電気抵抗率は、電極材層7bの電気抵抗率よりも高くなっているが、バリアメタル層7aの厚さが2.0nm以下となっているため、バリアメタル層7aに起因する電極層7の過度の高抵抗化を抑制することが可能となる。本実施形態のバリアメタル層7aは、吸着促進層6の上面、下面、および側面に形成されており、吸着促進層6に接している。バリアメタル層7a内のTi元素は、第2金属元素の例である。
電極材層7bは、電極層7内にて吸着促進層6の逆側に設けられている。電極材層7bは、例えばW(タングステン)層である。電極材層7b内のW元素は、第3金属元素の例である。
なお、バリアメタル層7aは、TiN膜以外でもよく、例えばTaN膜(タンタル窒化膜)やWN膜(タングステン窒化膜)でもよい。この場合、バリアメタル層7a内のTa元素やW元素は、第2金属元素の例である。また、電極材層7bは、W層以外でもよく、例えばAl(アルミニウム)層やCu(銅)層やMo(モリブデン)層でもよい。この場合、電極材層7b内のAl元素やCu元素やMo元素は、第3金属元素の例である。
図2~図5は、第1実施形態の半導体装置の製造方法を示す断面図である。
まず、基板11上に下地層12を形成し、下地層12上に複数の犠牲層13と複数の絶縁層14とを交互に形成する(図2)。その結果、下地層12上に、複数の犠牲層13と複数の絶縁層14とを交互に含む積層膜15が形成される。次に、積層膜15と下地層12とを貫通するメモリホールH1を形成する(図2)。その結果、基板11の上面が、メモリホールH1内に露出する。
基板11は例えば、Si(シリコン)基板などの半導体基板である。下地層12は例えば、基板11上に順に形成された絶縁膜12a、半導体層12b、および絶縁膜12cを含む積層膜である。絶縁膜12aは例えば、SiO膜、またはSiO膜とその他の絶縁膜とを含む積層膜である。半導体層12bは、例えばポリシリコン層である。絶縁膜12cは例えば、SiO膜、またはSiO膜とその他の絶縁膜とを含む積層膜である。犠牲層13は、例えばSiN膜である。絶縁層14は、例えばSiO膜である。
次に、メモリホールH1内の基板11、下地層12、および積層膜15の表面に、絶縁膜5a、電荷蓄積層4、およびトンネル絶縁膜3を順に形成する。次に、メモリホールH1の底部から、絶縁膜5a、電荷蓄積層4、およびトンネル絶縁膜3をエッチングにより除去する。その結果、基板11の上面が、メモリホールH1内に再び露出する。次に、メモリホールH1内の基板11およびトンネル絶縁膜3の表面に、チャネル半導体層2とコア絶縁膜1とを順に形成する(図3)。その結果、メモリホールH1内の下地層12および積層膜15の側面に、絶縁膜5a、電荷蓄積層4、トンネル絶縁膜3、チャネル半導体層2、およびコア絶縁膜1が順に形成される。
次に、積層膜15内に不図示のスリットを形成し、このスリットを利用してリン酸などの薬液により犠牲層13を除去する。その結果、絶縁層14間に複数の空洞H2が形成される(図4)。
次に、これらの空洞H2内の絶縁層14および絶縁膜5aの表面に、絶縁膜5b、吸着促進層6、バリアメタル層7a、および電極材層7bを順に形成する(図5)。その結果、絶縁膜5aと絶縁膜5bとを含むブロック絶縁膜5が形成される。さらには、各空洞H2内に、バリアメタル層7aと電極材層7bとを含む電極層7が形成される。さらには、下地層12上に、複数の電極層7と複数の絶縁層14とを交互に含む積層膜16が形成される。本実施形態のバリアメタル層7aは例えば、TiN膜であり、ソースガスとしてTiCl(四塩化チタン)ガスを用いて形成される。
各空洞H2内では、絶縁膜5b、吸着促進層6、バリアメタル層7a、および電極材層7bが、上側の絶縁層14と下側の絶縁層14との間に形成される。よって、各空洞H2内の絶縁膜5bと吸着促進層6は、上側の絶縁層14の下面、下側の絶縁層14の上面、および絶縁膜5aの側面に形成され、上側の絶縁層14、下側の絶縁層14、および絶縁膜5aと、バリアメタル層7aとの間に挟まれる。本実施形態では、絶縁膜5bが絶縁膜5a側に形成され、吸着促進層6がバリアメタル層7a側に形成される。
このようにして、本実施形態の半導体装置が製造される(図5)。図1は、図5に示す半導体装置の一部を示している。
なお、本実施形態の半導体装置を製造する際には、図2から図5に示す工程や、これらの前後の工程にて、さらなる処理を行ってもよい。例えば、各金属層を結晶化する結晶化アニールや、積層膜15または積層膜16の上方または下方にさらなる層を形成する処理を行ってもよい。
図6は、第1実施形態の吸着促進層6について説明するための模式図である。
図6(a)は、TiCl分子21とSiO膜22とを示している。TiCl分子21内のTi元素とCl元素との電気陰性度の差は1.62であり、SiO膜22内のSi元素とO元素との電気陰性度の差は1.54である。図6(a)は、TiClガスをソースガスとして用いて、SiO膜22の表面にバリアメタル層7a(例えばTiN膜)を形成する過程を示している。
SiO膜22の表面にバリアメタル層7aを形成しようとする際には、TiCl分子21とSiO膜22との間に引力が作用し、TiCl分子21がSiO膜22の表面に接近する。その結果、TiCl分子21からCl原子が脱離して、TiCl分子21がTiCl イオンに変化し、TiCl イオンがSiO膜22の表面のダングリングボンドに結合する。このようにして、SiO膜22の表面にバリアメタル層7aが形成される。なお、TiCl分子21から生じるイオンは、TiCl イオン以外のイオンでもよい。また、バリアメタル層7aが例えばTiN膜である場合には、TiClガスと共に例えばNHガスがソースガスとして使用される。
TiCl分子21とSiO膜22との間の引力は例えば、SiO膜22内のSi元素とO元素との電気陰性度の差が大きいほど大きくなる。理由は、SiO膜22内の双極子モーメントが大きくなるからである。上記電気陰性度の差が大きいと、上記引力が大きくなり、バリアメタル層7aの形成がより促進される。しかしながら、Si元素とO元素との電気陰性度の差は、1.54と小さい。そのため、SiO膜22の表面にはバリアメタル層7aが形成されにくい。
図6(b)は、TiCl分子21と、本実施形態の吸着促進層6の一例であるハフニウム酸化膜(HfO膜)23とを示している。図6(b)は、TiClガスをソースガスとして用いて、吸着促進層6(HfO膜23)の表面にバリアメタル層7a(例えばTiN膜)を形成する過程を示している。
HfO膜23内のHf元素とO元素との電気陰性度の差は、2.14と大きい。そのため、吸着促進層6の表面にはバリアメタル層7aが形成されやすい。さらに、HfO膜23内のHf元素とO元素との電気陰性度の差(2.14)は、本実施形態の絶縁膜5bの一例であるアルミニウム酸化膜(AlO膜)内のAl元素とO元素との電気陰性度の差(1.83)よりも大きい。そのため、バリアメタル層7aは、絶縁膜5bの表面よりも吸着促進層6の表面に形成されやすい。よって、本実施形態によれば、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを形成することで、絶縁膜5bの表面にバリアメタル層7aを直接形成する場合に比べ、バリアメタル層7aを容易に形成することが可能となる。
例えば、絶縁膜5bの表面にバリアメタル層7aを直接形成する場合には、バリアメタル層7aが形成されにくいことから、本来1つの層になるはずのバリアメタル層7aが、2つ以上の層に分断されるおそれがある。本実施形態によれば、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを形成することで、このような分断を抑制することが可能となる。本実施形態によれば、バリアメタル層7aを平滑に形成することが可能となり、メモリセルの信頼性を向上させることが可能となる。
本実施形態では、以上のような効果を得るために、吸着促進層6内の2つの元素間の電気陰性度の差を大きくすることが望ましく、例えば絶縁膜5b内の2つの元素間の電気陰性度の差よりも大きくすることが望ましい。この場合、吸着促進層6は、HfO膜23以外の膜でもよい。
例えば、吸着促進層6は、TiO膜(チタン酸化膜)、ZrO膜(ジルコニウム酸化膜)、YO膜(イットリウム酸化膜)、ScO膜(スカンジウム酸化膜)、LaO膜(ランタン酸化膜)、TaO膜(タンタル酸化膜)などの酸化膜でもよい。
また、吸着促進層6は、ZrCl膜(ジルコニウム塩化膜)、HfCl膜(ハフニウム塩化膜)、YCl膜(イットリウム塩化膜)、LaCl膜(ランタン塩化膜)などの塩化膜でもよい。
また、吸着促進層6は、SiF膜(シリコンフッ化膜)、TiF膜(チタンフッ化膜)、ZrF膜(ジルコニウムフッ化膜)、HfF膜(ハフニウムフッ化膜)、YF膜(イットリウムフッ化膜)、ScF膜(スカンジウムフッ化膜)、LaF膜(ランタンフッ化膜)、TaF膜(タンタルフッ化膜)、VF膜(バナジウムフッ化膜)などのフッ化膜でもよい。
また、吸着促進層6は、これらの例の2つ以上を組み合わせた材料で形成されていてもよい。例えば、吸着促進層6は、TiO膜とZrCl膜とを含む積層膜でもよいし、Ti元素、O元素、Zr元素、およびCl元素を含む膜でもよい。
以上のように、本実施形態では、吸着促進層6内の元素間の電気陰性度の差を、絶縁膜5b内の元素間の電気陰性度の差よりも大きく設定する。よって、本実施形態によれば、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを好適に形成することが可能となる。
なお、本実施形態の吸着促進層6は、Hf元素などの金属元素と、O元素などの非金属元素に加え、その他の元素も含んでいてもよい。例えば、吸着促進層6は、Al元素と、O元素と、H(水素)元素と、B(ボロン)、C(炭素)、N(窒素)、Ga(ガリウム)、Ge(ゲルマニウム)、またはAs(ヒ素)元素とを含んでいてもよい。また、吸着促進層6は、Al元素と、O元素と、希ガス元素であるHe(ヘリウム)、Ne(ネオン)、またはAr(アルゴン)元素とを含んでいてもよい。このような吸着促進層6の例について、第2および第3実施形態で説明する。
(第2実施形態)
本実施形態の半導体装置は、図1に示す構造を有し、図2から図5に示す方法で製造される。ただし、本実施形態の吸着促進層6は、第1実施形態の吸着促進層6と異なる材料で形成される。
図7は、第2実施形態の吸着促進層6について説明するための模式図である。
図7(a)は、TiCl イオン24と、HCl分子25と、本実施形態の絶縁膜5bの一例であるアルミニウム酸化膜(AlO膜)26と、AlO膜26の表面のダングリングボンド26aとを示している。図7(a)は、TiClガスをソースガスとして用いて、絶縁膜5b(AlO膜26)の表面にバリアメタル層7a(例えばTiN膜)を形成する過程を示している。
図7(a)では、TiClガス内のTiCl分子と、AlO膜26のダングリングボンド26aに結合しているH(水素)原子とが反応し、TiCl イオン24と、HCl分子25とが生じている。これにより、TiCl イオン24がAlO膜26のダングリングボンド26aに結合可能となり、AlO膜26の表面にバリアメタル層7aが形成される。
図7(b)は、図7(a)と同様に、TiCl イオン24と、HCl分子25と、本実施形態の絶縁膜5bの一例であるAlO膜26と、AlO膜26の表面のダングリングボンド26aとを示している。ただし、図7(b)に示すAlO膜26は、図7(a)に示すAlO膜26よりも多くのダングリングボンド26aを有している。これにより、TiCl イオン24がAlO膜26に結合されやすくなり、AlO膜26の表面にバリアメタル層7aが形成されやすくなる。
このように、本実施形態のバリアメタル層7aは、ダングリングボンドの個数を増加させることで形成されやすくなる。そこで、本実施形態では、後述する方法でダングリングボンドの個数を増加させる。
図8は、第2実施形態の吸着促進層6について説明するための別の模式図である。
図8(a)、図8(b)、図8(c)はそれぞれ、BH(モノボラン)分子27、CH(メタン)分子28、NH(アンモニア)分子29を示している。B(ボロン)などの13族元素や、C(炭素)などの14族元素や、N(窒素)などの15族元素は、各原子が不対電子を多く含んでいる。そのため、BH分子27や、CH分子28や、NH分子29は、後述するように多くのダングリングボンドをもらたすことができる。
図9は、第2実施形態の吸着促進層6について説明するための別の模式図である。
図9(a)は、本実施形態の絶縁膜5bの一例であるAlO膜26と、AlO膜26の表面のダングリングボンド26aとを示している。図9(a)はさらに、BH イオンに変化してAlO膜26のダングリングボンド26aと結合したBH分子27と、CH イオンに変化してAlO膜26のダングリングボンド26aと結合したCH分子28と、NH イオンに変化してAlO膜26のダングリングボンド26aと結合したNH分子29とを示している。
本実施形態では、図5に示す工程で絶縁膜5b(AlO膜26)の表面に、図9(a)に示すような態様でBH分子27、CH分子28、およびNH分子29の少なくともいずれかを吸着(結合)させる。その結果、絶縁膜5bの表面に、H元素と、B、C、およびN元素の少なくともいずれかとを含む吸着促進層6が形成される。H元素は第2元素の例であり、B、C、およびN元素は第3元素の例である。
なお、本実施形態の吸着促進層6は、H元素と、B、C、およびN元素の少なくともいずれかに加え、Al元素などの金属元素と、O元素などの非金属元素とを含んでいてもよい。例えば、AlO膜26の表面付近でAlO膜26内にBH分子27が取り込まれて吸着促進層6が形成される場合には、吸着促進層6は、AlO膜26内に形成されることになるから、H元素、B元素、Al元素、およびO元素を含むことになる。
図9(b)は、TiCl イオン24と、HCl分子25と、本実施形態の絶縁膜5bの一例であるAlO膜26と、AlO膜26の表面のダングリングボンド26aとを示している。図9(b)はさらに、BH イオンに変化してAlO膜26のダングリングボンド26aと結合したBH分子27と、CH イオンに変化してAlO膜26のダングリングボンド26aと結合したCH分子28と、NH イオンに変化してAlO膜26のダングリングボンド26aと結合したNH分子29とを示している。
図9(b)では、TiCl イオン24が、BH分子27に由来するダングリングボンド27aや、CH分子28に由来するダングリングボンド28aや、NH分子29に由来するダングリングボンド(不図示)に結合することができる。すなわち、TiCl イオン24が、吸着促進層6のダングリングボンドと結合することができる。これにより、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aが形成される。
図9(b)では、各BH分子27が最大で2つのダングリングボンドをもたらすことができ、各CH分子28が最大で3つのダングリングボンドをもたらすことができ、各NH分子29が最大で2つのダングリングボンドをもたらすことができる。よって、本実施形態によれば、絶縁膜5b(AlO膜26)の表面にBH分子27、CH分子28、またはNH分子29を結合させることで、絶縁膜5b(AlO膜26)の表面にBH分子27、CH分子28、またはNH分子29を介してTiCl イオン24を容易に結合させることが可能となる。すなわち、本実施形態によれば、絶縁膜5bの表面に吸着促進層6を形成することで、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを容易に形成することが可能となる。
なお、AlO膜26の表面に結合される分子は、B元素、C元素、およびN元素以外の13~15族元素を含んでいてもよい。例えば、AlO膜26の表面に結合される分子は、Ga(ガリウム)元素、Ge(ゲルマニウム)元素、およびAs(ヒ素)元素の少なくともいずれかを含んでいてもよい。これにより、図9(b)に示す場合と同様の効果を得ることが可能となる。ただし、B元素、C元素、またはN元素を使用する場合には、これらの元素の原子半径が小さいことから、原子を高密度に含む吸着促進層6を形成することが可能となる。一方、Ga元素、Ge元素、またはAs元素を使用する場合には、これらの元素の原子量が大きいことから、吸着促進層6内の原子の拡散を抑制することが可能となる。
また、本実施形態の吸着促進層6内のB、C、N、Ga、Ge、またはAs元素(原子)のドーズ量は、1.0×1013atoms/cm以上かつ1.0×1016atoms/cm以下とすることが望ましい。ドーズ量を1.0×1013atoms/cm以上とすることで、吸着促進層6にソースガスを吸着する機能を持たせることが可能となる。また、ドーズ量を1.0×1016atoms/cm以下とすることで、吸着促進層6に起因するリーク電流の増加を抑制することが可能となる。
また、B、C、N、Ga、Ge、またはAs元素は、吸着促進層6内だけでなく、絶縁膜5b内にも含まれていてもよい。この場合、吸着促進層6内のB、C、N、Ga、Ge、またはAs元素の原子濃度(atoms/cm)は、絶縁膜5b内のB、C、N、Ga、Ge、またはAs元素の原子濃度よりも高くすることが望ましい。これにより、絶縁膜5bに起因するリーク電流の増加を抑制することが可能となる。
以上のように、本実施形態の吸着促進層6は、B元素、C元素、N元素、Ga元素、Ge元素、As元素などの13~15族元素を含んでいる。よって、本実施形態によれば、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを好適に形成することが可能となる。
なお、本実施形態の吸着促進層6はさらに、He(ヘリウム)元素、Ne(ネオン)元素、Ar(アルゴン)元素などの希ガス元素を含んでいてもよい。希ガス元素を含む吸着促進層6の例については、第3実施形態で説明する。
(第3実施形態)
本実施形態の半導体装置は、図1に示す構造を有し、図2から図5に示す方法で製造される。ただし、本実施形態の吸着促進層6は、第1および第2実施形態の吸着促進層6と異なる材料で形成される。
図10は、第3実施形態の吸着促進層6について説明するための模式図である。
図10(a)は、本実施形態の絶縁膜5bの一例であるAlO膜31と、希ガス原子であるAr(アルゴン)原子32とを示している。AlO膜31内の円は、Al原子およびO原子を示している。図10(a)は、AlO膜31内に不純物原子としてAr原子32が注入される過程を示している。
図10(b)は、Ar原子32が注入されたAlO膜31を示している。本実施形態の半導体装置を製造する際には、図5に示す工程において、AlO膜31の表面付近でAlO膜31内にAr原子32を注入する。その結果、Al元素、O元素、およびAr元素を含む吸着促進層6が、AlO膜31の表面付近でAlO膜31内に形成される。このようにして、絶縁膜5bの表面に吸着促進層6が形成される。Al元素、O元素、およびAr元素はそれぞれ、第2、第3、および第4元素の例である。
Ar原子32は、希ガス原子であるため、不対電子を有していない。よって、Ar原子32がAlO膜31内に注入されると、Ar原子32に隣接する原子の不対電子が余ることになり、この不対電子がAlO膜31の表面にダングリングボンド31aをもたらすことになる。これにより、吸着促進層6の表面にダングリングボンド31aが生じ、このダングリングボンド31aにTiCl イオン24が結合する。よって、本実施形態によれば、AlO膜31内にAr原子32を注入することで、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを容易に形成することが可能となる。
AlO膜31内に注入される原子は、Ar原子32以外の希ガス原子でもよく、例えばHe(ヘリウム)原子またはNe(ネオン)原子でもよい。He原子またはNe原子を使用する場合には、これらの原子半径が小さいことから、希ガス原子を高密度に含み、ダングリングボンドを多く含む吸着促進層6を形成することが可能となる。一方、Ar原子32を使用する場合には、その原子量が大きいことから、吸着促進層6内のAr原子32の拡散を抑制し、吸着促進層6内のダングリングボンドを維持することが可能となる。
以上のように、本実施形態の吸着促進層6は、He元素、Ne元素、Ar元素などの希ガス元素を不純物元素として含んでいる。よって、本実施形態によれば、絶縁膜5bの表面に吸着促進層6を介してバリアメタル層7aを好適に形成することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:コア絶縁膜、2:チャネル半導体層、3:トンネル絶縁膜、
4:電荷蓄積層、5:ブロック絶縁膜、5a:絶縁膜、5b:絶縁膜、
6:吸着促進層、7:電極層、7a:バリアメタル層、7b:電極材層、
11:基板、12:下地層、12a:絶縁膜、12b:半導体層、12c:絶縁膜、
13:犠牲層、14:絶縁層、15:積層膜、16:積層膜、
21:TiCl分子、22:SiO膜、23:HfO膜、
24:TiCl イオン、25:HCl分子、26:AlO膜、
26a:ダングリングボンド、27:BH分子、27a:ダングリングボンド、
28:CH分子、28a:ダングリングボンド、29:NH分子、
31:AlO膜、31a:ダングリングボンド、32:Ar原子

Claims (20)

  1. 複数の電極層と複数の絶縁層とを交互に含む積層膜と、
    前記積層膜内に第1絶縁膜を介して設けられた電荷蓄積層と、
    前記電荷蓄積層内に第2絶縁膜を介して設けられた半導体層と、
    前記電極層と前記絶縁層との間と、前記電極層と前記第1絶縁膜との間とで、前記絶縁膜および前記第1絶縁膜の表面に第3絶縁膜を介して設けられた第1部分とを備え、
    前記第3絶縁膜は、第1金属元素と第1元素とを含み、
    前記第1部分は、第2元素と第3元素とを含み、
    前記電極層は、第2金属元素を含み、前記第1部分側に設けられた第1電極層と、第3金属元素を含み、前記第1部分の逆側に設けられた第2電極層とを備え、
    前記第2元素と前記第3元素との電気陰性度の差は、前記第1金属元素と前記第1元素との電気陰性度の差よりも大きい、半導体装置。
  2. 前記第1電極層は、前記第1部分に接している、請求項1に記載の半導体装置。
  3. 前記第1金属元素は、Al(アルミニウム)であり、前記第2金属元素は、Ti(チタン)である、請求項1または2に記載の半導体装置。
  4. 前記第2元素は、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Y(イットリウム)、Sc(スカンジウム)、La(ランタン)、またはTa(タンタル)であり、前記第3元素は、O(酸素)である、請求項1から3のいずれか1項に記載の半導体装置。
  5. 前記第2元素は、Zr(ジルコニウム)、Hf(ハフニウム)、Y(イットリウム)、またはLa(ランタン)であり、前記第3元素は、Cl(塩素)である、請求項1から4のいずれか1項に記載の半導体装置。
  6. 前記第2元素は、Si(シリコン)、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Y(イットリウム)、Sc(スカンジウム)、La(ランタン)、Ta(タンタル)、またはV(バナジウム)であり、前記第3元素は、F(フッ素)である、請求項1から5のいずれか1項に記載の半導体装置。
  7. 前記第1部分の厚さは、0.1nm以上かつ0.5nm以下である、請求項1から6のいずれか1項に記載の半導体装置。
  8. 前記第1電極層の電気抵抗率は、前記第2電極層の電気抵抗率よりも高く、
    前記第1電極層の厚さは、2.0nm以下である、
    請求項1から7のいずれか1項に記載の半導体装置。
  9. 前記第3絶縁膜の誘電率は、前記第1絶縁膜の誘電率よりも高い、請求項1から8のいずれか1項に記載の半導体装置。
  10. 前記第3元素は、B(ボロン)、C(炭素)、N(窒素)、Ga(ガリウム)、Ge(ゲルマニウム)、またはAs(ヒ素)である、請求項1から9のいずれか1項に記載の半導体装置。
  11. 前記第1部分はさらに、希ガス元素である第4元素を含む、請求項1から10のいずれか1項に記載の半導体装置。
  12. 複数の電極層と複数の絶縁層とを交互に含む積層膜と、
    前記積層膜内に第1絶縁膜を介して設けられた電荷蓄積層と、
    前記電荷蓄積層内に第2絶縁膜を介して設けられた半導体層と、
    前記電極層と前記絶縁層との間と、前記電極層と前記第1絶縁膜との間とで、前記絶縁膜および前記第1絶縁膜の表面に第3絶縁膜を介して設けられた第1部分とを備え、
    前記第3絶縁膜は、第1金属元素と第1元素とを含み、
    前記第1部分は、第2元素と第3元素とを含み、
    前記電極層は、第2金属元素を含み、前記第1部分側に設けられた第1電極層と、第3金属元素を含み、前記第1部分の逆側に設けられた第2電極層とを備え、
    前記第3元素は、B(ボロン)、C(炭素)、N(窒素)、Ga(ガリウム)、Ge(ゲルマニウム)、またはAs(ヒ素)である、半導体装置。
  13. 前記第2元素は、H(水素)である、請求項12に記載の半導体装置。
  14. 前記第1部分内の前記第3元素のドーズ量は、1.0×1013atoms/cm以上かつ1.0×1016atoms/cm以下である、請求項12または13に記載の半導体装置。
  15. 前記第1部分内の前記第3元素の原子濃度は、前記第3絶縁膜内の前記第3元素の原子濃度よりも高い、請求項12から14のいずれか1項に記載の半導体装置。
  16. 前記第1部分はさらに、希ガス元素である第4元素を含む、請求項12から15のいずれか1項に記載の半導体装置。
  17. 複数の電極層と複数の絶縁層とを交互に含む積層膜と、
    前記積層膜内に第1絶縁膜を介して設けられた電荷蓄積層と、
    前記電荷蓄積層内に第2絶縁膜を介して設けられた半導体層と、
    前記電極層と前記絶縁層との間と、前記電極層と前記第1絶縁膜との間とで、前記絶縁膜および前記第1絶縁膜の表面に第3絶縁膜を介して設けられた第1部分とを備え、
    前記第3絶縁膜は、第1金属元素と第1元素とを含み、
    前記第1部分は、第2元素と第3元素とを含み、
    前記電極層は、第2金属元素を含み、前記第1部分側に設けられた第1電極層と、第3金属元素を含み、前記第1部分の逆側に設けられた第2電極層とを備え、
    前記第1部分はさらに、希ガス元素である第4元素を含む、半導体装置。
  18. 前記第2元素は、金属元素である、請求項17に記載の半導体装置。
  19. 前記第3元素は、酸素である、請求項17または18に記載の半導体装置。
  20. 前記第4元素は、He(ヘリウム)、Ne(ネオン)、またはAr(アルゴン)である、請求項17から19のいずれか1項に記載の半導体装置。
JP2020206928A 2020-12-14 2020-12-14 半導体装置 Pending JP2022094106A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020206928A JP2022094106A (ja) 2020-12-14 2020-12-14 半導体装置
TW110124271A TWI817151B (zh) 2020-12-14 2021-07-01 半導體裝置
CN202110804572.5A CN114628398A (zh) 2020-12-14 2021-07-16 半导体装置
US17/410,895 US20220189989A1 (en) 2020-12-14 2021-08-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020206928A JP2022094106A (ja) 2020-12-14 2020-12-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2022094106A true JP2022094106A (ja) 2022-06-24

Family

ID=81897563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020206928A Pending JP2022094106A (ja) 2020-12-14 2020-12-14 半導体装置

Country Status (4)

Country Link
US (1) US20220189989A1 (ja)
JP (1) JP2022094106A (ja)
CN (1) CN114628398A (ja)
TW (1) TWI817151B (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060257563A1 (en) * 2004-10-13 2006-11-16 Seok-Joo Doh Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
KR100640638B1 (ko) * 2005-03-10 2006-10-31 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
KR101417728B1 (ko) * 2008-03-12 2014-07-11 삼성전자주식회사 지르코늄 유기산질화막 형성방법 및 이를 이용하는 반도체장치 및 그 제조방법
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8241401B2 (en) * 2010-11-02 2012-08-14 Mitsubishi Polycrystalline Silicon America Corporation (MIPSA) Apparatus and method for producing purified hydrogen gas by a pressure swing adsorption processes
US9397046B1 (en) * 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
JP2018163963A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019102684A (ja) * 2017-12-05 2019-06-24 東芝メモリ株式会社 半導体装置及びその製造方法
US11631695B2 (en) * 2020-10-30 2023-04-18 Sandisk Technologies Llc Three-dimensional memory device containing composite word lines containing metal and silicide and method of making thereof

Also Published As

Publication number Publication date
US20220189989A1 (en) 2022-06-16
TWI817151B (zh) 2023-10-01
CN114628398A (zh) 2022-06-14
TW202238962A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US11943924B2 (en) Void formation for charge trap structures
CN103681285B (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
CN103843144B (zh) 用于半导体应用的含正电性金属的层
US9972635B2 (en) Semiconductor memory device and method for manufacturing same
US11335699B2 (en) Semiconductor device and method of manufacturing the same
US11322512B2 (en) Semiconductor device and method for manufacturing the same
US8987804B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
JP2019102530A (ja) 半導体装置およびその製造方法
US11769838B2 (en) Semiconductor device with change storage layer
CN112510013B (zh) 半导体装置的制造方法
US11222901B2 (en) Semiconductor device and method of fabricating the same
US20210083128A1 (en) Semiconductor device and manufacturing method thereof
JP2022094106A (ja) 半導体装置
TW201724180A (zh) 含鋁介電層之形成方法
US20210083069A1 (en) Semiconductor device and method for manufacturing the same
JP2018050009A (ja) 半導体装置およびその製造方法
JP2021174905A (ja) 半導体装置の製造方法
CN113270420B (zh) 半导体装置及其制造方法
JP2006161061A (ja) 薄膜の形成方法および半導体装置の製造方法
US11758728B2 (en) Semiconductor device and method of manufacturing the same
US20220302160A1 (en) Semiconductor storage device and method for fabricating the same
US11862696B2 (en) Semiconductor storage device
JP2022144088A (ja) 半導体記憶装置およびその製造方法
JP2024042440A (ja) 半導体装置およびその製造方法