JP2006161061A - 薄膜の形成方法および半導体装置の製造方法 - Google Patents
薄膜の形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006161061A JP2006161061A JP2004349368A JP2004349368A JP2006161061A JP 2006161061 A JP2006161061 A JP 2006161061A JP 2004349368 A JP2004349368 A JP 2004349368A JP 2004349368 A JP2004349368 A JP 2004349368A JP 2006161061 A JP2006161061 A JP 2006161061A
- Authority
- JP
- Japan
- Prior art keywords
- source gas
- gas
- trench
- forming
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 基板11に形成されたトレンチ13の内壁に、少なくともキャパシタ絶縁膜14および上部電極を下層から順に積層してなるトレンチキャパシタを備え、原子層蒸着法により、トレンチ13の内壁を覆う状態でキャパシタ絶縁膜14を形成する薄膜の形成方法および半導体装置の製造方法であって、キャパシタ絶縁膜14を形成する工程では、原子層を形成するソースガスのキャリアガスとして水素ガスを用いることを特徴とする薄膜の形成方法および半導体装置の製造方法である。
【選択図】図1
Description
本発明の第1の薄膜の形成方法および第1の半導体装置の製造方法に係わる実施の形態の一例を、図1〜図3の製造工程断面図によって説明する。本実施形態の構成は単に例示であり、本発明をこの実施形態の構成にのみ限定することを意図するものではない。
次に、本発明の第2の半導体装置の製造方法について説明する。
Claims (14)
- 原子層蒸着法により、凹凸を有する基板の表面を覆う状態で、薄膜を形成する方法であって、
原子層を形成するソースガスのキャリアガスとして水素ガスを用いる
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記ソースガスのパージガスとして水素ガスを用いる
ことを特徴とする薄膜の形成方法。 - 基板に形成されたトレンチの内壁に、少なくともキャパシタ絶縁膜および上部電極を下層から順に積層してなるトレンチキャパシタを備え、原子層蒸着法により、前記トレンチの内壁を覆う状態でキャパシタ絶縁膜を形成する半導体装置の製造方法であって、
前記キャパシタ絶縁膜を形成する工程では、
原子層を形成するソースガスのキャリアガスとして水素ガスを用いる
ことを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記ソースガスのパージガスとして水素ガスを用いる
ことを特徴とする半導体装置の製造方法。 - 原子層蒸着法により、凹凸を有する基板の表面を覆う状態で、薄膜を形成する方法であって、
原子層を形成する第1のソースガスを成膜雰囲気に供給する工程と、
パージガスの供給と真空引きとを行うことで、成膜雰囲気から前記第1のソースガスを除去するパージ工程と、
前記第1のソースガスとは異なる原子層を形成する第2のソースガスを成膜雰囲気に供給する工程とを有し、
前記パージ工程を複数回行う
ことを特徴とする薄膜の形成方法。 - 請求項5記載の薄膜の形成方法において、
複数回の前記パージ工程を連続して行う
ことを特徴とする薄膜の形成方法。 - 請求項5記載の薄膜の形成方法において、
複数回の前記パージ工程の間に、前記第1のソースガスを成膜雰囲気に供給する工程を行う
ことを特徴とする薄膜の形成方法。 - 請求項5記載の薄膜の形成方法において、
前記パージガスとして水素ガスを用いる
ことを特徴とする薄膜の形成方法。 - 請求項5記載の薄膜の形成方法において、
前記第1のソースガスおよび前記第2のソースガスの少なくとも一方をキャリアガスとともに供給し、
前記キャリアガスとして水素ガスを用いる
ことを特徴とする薄膜の形成方法。 - 基板に形成されたトレンチの内壁に、少なくともキャパシタ絶縁膜および上部電極を下層から順に積層してなるトレンチキャパシタを備え、原子層蒸着法により、前記トレンチの内壁を覆う状態でキャパシタ絶縁膜を形成する半導体装置の製造方法であって、
前記キャパシタ絶縁膜を形成する工程は、
原子層を形成する第1のソースガスを成膜雰囲気に供給する工程と、
パージガスの供給と真空引きとを行うことで、成膜雰囲気から前記第1のソースガスを除去するパージ工程と、
前記第1のソースガスとは異なる原子層を形成する第2のソースガスを成膜雰囲気に供給する工程とを有しており、
前記パージ工程を複数回行う
ことを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
複数回の前記パージ工程を連続して行う
ことを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
複数回の前記パージ工程の間に前記第1のソースガスを成膜雰囲気に供給する工程を行う
ことを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記パージガスとして水素ガスを用いる
ことを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記第1のソースガスおよび前記第2のソースガスの少なくとも一方をキャリアガスとともに供給し、
前記キャリアガスとして水素ガスを用いる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004349368A JP2006161061A (ja) | 2004-12-02 | 2004-12-02 | 薄膜の形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004349368A JP2006161061A (ja) | 2004-12-02 | 2004-12-02 | 薄膜の形成方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006161061A true JP2006161061A (ja) | 2006-06-22 |
Family
ID=36663415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004349368A Pending JP2006161061A (ja) | 2004-12-02 | 2004-12-02 | 薄膜の形成方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006161061A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339371A (ja) * | 2005-06-01 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法 |
WO2008010546A1 (fr) * | 2006-07-20 | 2008-01-24 | Hitachi Kokusai Electric Inc. | Procédé de fabrication de dispositif semiconducteur et appareil de traitement de substrat |
JP2008053326A (ja) * | 2006-08-23 | 2008-03-06 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2009076542A (ja) * | 2007-09-19 | 2009-04-09 | Tokyo Electron Ltd | 成膜方法および成膜装置 |
WO2012141031A1 (ja) * | 2011-04-11 | 2012-10-18 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
CN112614855A (zh) * | 2020-12-07 | 2021-04-06 | 长江存储科技有限责任公司 | 半导体刻蚀孔内膜层及三维存储器结构的制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03218621A (ja) * | 1989-11-30 | 1991-09-26 | Toshiba Corp | 薄膜の選択成長方法及び薄膜の選択成長装置 |
JP2003051450A (ja) * | 2002-06-27 | 2003-02-21 | Inst Of Physical & Chemical Res | 原子層成長による薄膜形成方法 |
JP2003138378A (ja) * | 2001-10-30 | 2003-05-14 | Anelva Corp | 薄膜形成方法 |
JP2004096060A (ja) * | 2002-07-12 | 2004-03-25 | Tokyo Electron Ltd | 成膜方法 |
JP2004193396A (ja) * | 2002-12-12 | 2004-07-08 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
WO2004061154A1 (ja) * | 2002-12-27 | 2004-07-22 | Ulvac Inc. | 窒化タングステン膜の成膜方法 |
JP2004281832A (ja) * | 2003-03-18 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体製造装置内での半導体基板搬送方法および半導体製造装置 |
JP2004319694A (ja) * | 2003-04-15 | 2004-11-11 | Hitachi Kokusai Electric Inc | 基板処理装置 |
-
2004
- 2004-12-02 JP JP2004349368A patent/JP2006161061A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03218621A (ja) * | 1989-11-30 | 1991-09-26 | Toshiba Corp | 薄膜の選択成長方法及び薄膜の選択成長装置 |
JP2003138378A (ja) * | 2001-10-30 | 2003-05-14 | Anelva Corp | 薄膜形成方法 |
JP2003051450A (ja) * | 2002-06-27 | 2003-02-21 | Inst Of Physical & Chemical Res | 原子層成長による薄膜形成方法 |
JP2004096060A (ja) * | 2002-07-12 | 2004-03-25 | Tokyo Electron Ltd | 成膜方法 |
JP2004193396A (ja) * | 2002-12-12 | 2004-07-08 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
WO2004061154A1 (ja) * | 2002-12-27 | 2004-07-22 | Ulvac Inc. | 窒化タングステン膜の成膜方法 |
JP2004281832A (ja) * | 2003-03-18 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体製造装置内での半導体基板搬送方法および半導体製造装置 |
JP2004319694A (ja) * | 2003-04-15 | 2004-11-11 | Hitachi Kokusai Electric Inc | 基板処理装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339371A (ja) * | 2005-06-01 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法 |
JP5171625B2 (ja) * | 2006-07-20 | 2013-03-27 | 株式会社日立国際電気 | 半導体デバイスの製造方法及び基板処理装置 |
WO2008010546A1 (fr) * | 2006-07-20 | 2008-01-24 | Hitachi Kokusai Electric Inc. | Procédé de fabrication de dispositif semiconducteur et appareil de traitement de substrat |
US7981815B2 (en) | 2006-07-20 | 2011-07-19 | Hitachi Kokusai Electric Inc. | Semiconductor device producing method and substrate processing apparatus |
KR101060633B1 (ko) * | 2006-07-20 | 2011-08-31 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반도체 디바이스의 제조 방법 및 기판 처리 장치 |
JP2008053326A (ja) * | 2006-08-23 | 2008-03-06 | Elpida Memory Inc | 半導体装置の製造方法 |
US7576016B2 (en) | 2006-08-23 | 2009-08-18 | Elpida Memory, Inc. | Process for manufacturing semiconductor device |
JP2009076542A (ja) * | 2007-09-19 | 2009-04-09 | Tokyo Electron Ltd | 成膜方法および成膜装置 |
WO2012141031A1 (ja) * | 2011-04-11 | 2012-10-18 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
JPWO2012141031A1 (ja) * | 2011-04-11 | 2014-07-28 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
US9196803B2 (en) | 2011-04-11 | 2015-11-24 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
JP6007897B2 (ja) * | 2011-04-11 | 2016-10-19 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
CN112614855A (zh) * | 2020-12-07 | 2021-04-06 | 长江存储科技有限责任公司 | 半导体刻蚀孔内膜层及三维存储器结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420230B1 (en) | Capacitor fabrication methods and capacitor constructions | |
US7972977B2 (en) | ALD of metal silicate films | |
KR100390831B1 (ko) | 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 | |
US20070059447A1 (en) | Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same | |
US6930013B2 (en) | Method of forming a capacitor of an integrated circuit device | |
KR100587686B1 (ko) | 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법 | |
US10170359B2 (en) | Diffusion barrier layer formation | |
KR100693890B1 (ko) | 반응 장벽막을 갖는 반도체 장치의 제조 방법 | |
US20040125541A1 (en) | Capacitor having oxygen diffusion barrier and method for fabricating the same | |
US20110312148A1 (en) | Chemical vapor deposition of ruthenium films containing oxygen or carbon | |
US6855594B1 (en) | Methods of forming capacitors | |
US7923343B2 (en) | Capacitor of semiconductor device and method for forming the same | |
JP2006161061A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
US20120273921A1 (en) | Semiconductor device and method for fabricating the same | |
KR20070106286A (ko) | 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법 | |
KR20050056408A (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2006147896A (ja) | 薄膜の製造方法および半導体装置の製造方法 | |
KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
KR100624927B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100604672B1 (ko) | 하프늄질화막을 구비한 캐패시터 및 그 제조 방법 | |
KR100646923B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
JP4220991B2 (ja) | 半導体装置の製造方法 | |
KR101016952B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100745068B1 (ko) | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101228 |