KR100745068B1 - 금속막전극을 갖는 반도체소자의 커패시터 형성방법 - Google Patents
금속막전극을 갖는 반도체소자의 커패시터 형성방법 Download PDFInfo
- Publication number
- KR100745068B1 KR100745068B1 KR1020050052526A KR20050052526A KR100745068B1 KR 100745068 B1 KR100745068 B1 KR 100745068B1 KR 1020050052526 A KR1020050052526 A KR 1020050052526A KR 20050052526 A KR20050052526 A KR 20050052526A KR 100745068 B1 KR100745068 B1 KR 100745068B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- capacitor
- forming
- lower electrode
- semiconductor device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 238000003860 storage Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005121 nitriding Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 41
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 16
- 229910010037 TiAlN Inorganic materials 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 229910021627 Tin(IV) chloride Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- HPGGPRDJHPYFRM-UHFFFAOYSA-J tin(iv) chloride Chemical compound Cl[Sn](Cl)(Cl)Cl HPGGPRDJHPYFRM-UHFFFAOYSA-J 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- KPZGRMZPZLOPBS-UHFFFAOYSA-N 1,3-dichloro-2,2-bis(chloromethyl)propane Chemical compound ClCC(CCl)(CCl)CCl KPZGRMZPZLOPBS-UHFFFAOYSA-N 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 abstract description 4
- 230000008595 infiltration Effects 0.000 abstract description 2
- 238000001764 infiltration Methods 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract 1
- -1 infiltration Substances 0.000 abstract 1
- 238000010926 purge Methods 0.000 description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- ATYCFPYEKYTCCV-UHFFFAOYSA-J tetrachlorotitanium titanium Chemical compound [Ti].Cl[Ti](Cl)(Cl)Cl ATYCFPYEKYTCCV-UHFFFAOYSA-J 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- WQKWNXSKQLVRHK-UHFFFAOYSA-N CC[Hf](C)N Chemical compound CC[Hf](C)N WQKWNXSKQLVRHK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명인 금속전극을 갖는 반도체소자의 커패시터 형성방법은 반도체 기판 상에 스토리지노드콘택을 갖는 절연막을 형성하는 단계와, 절연막 위에 식각방지막 및 커패시터용 절연막을 순차 형성하는 단계와, 스토리지노드콘택의 상부표면 일부가 노출되도록 커패시터용 산화막 및 식각방지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계와, 커패시터용 트렌치 및 커패시터용 절연막 위에 하부전극막을 형성하고, 노드분리하는 단계와, 노드분리된 커패시터용 절연막을 제거하는 단계와, 하부전극막의 노출면을 일정두께 만큼 질화처리하여 상기 하부전극막을 덮는 금속질화막을 형성하는 단계와, 금속질화막을 갖는 결과물 전면에 고유전체막을 증착하는 단계와, 그리고 고유전체막 전면에 상부전극막을 형성하는 단계를 포함한다.
금속질화막층, 입계, 세정액, 침투, 커패시터, 충전용량, 티타늄알루미늄
Description
도 1은 종래기술에 따른 금속전극을 갖는 반도체소자의 커패시터 형성방법을 설명하기 위해 나타내보인 도면이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 금속전극들을 갖는 반도체소자의 커패시터 형성방법을 설명하기 위해 나타내보인 도면들이다.
-도면의 주요부분에 대한 부호의 설명-
200 : 반도체 기판 210 : 절연막
215 : 스토리지노드콘택 220 : 식각방지막
225 : 커패시터용 절연막 230 : 커패시터용 트렌치
240 : 티타늄알루미늄막 250 : 금속질화막층
260 : 고유전체막
본 발명은 반도체소자의 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 하부전극막을 입계가 없는 비정질층으로 형성하여, 후속의 식각공정으로부터 세정 액 침투를 막고, 또한 고유전율을 갖는 유전체막을 얇게 증착하여 높은 충전용량을 확보하기 위한 금속전극들을 갖는 반도체소자의 커패시터 형성방법에 관한 것이다.
반도체소자들은 트랜지스터들, 저항체들 및 커패시터들을 포함한다. 이 중 커패시터는 상부전극 및 하부전극과 이들 사이에 위치하는 유전체막으로 이루어진다. 일반적으로 종래에는 커패시터를 형성하기 위해 도핑된 폴리실리콘막을 커패시터의 상부전극막 및 하부전극막으로 사용하는 폴리실리콘막-절연체막-폴리실리콘막(PIP; Polysilicon-Insulator-Polysilicon)구조의 커패시터를 사용하였다.
그런데, 최근 반도체소자가 고집적화 되면서 메모리 소자의 집적도가 증가하게 되었다. 이에 따라 작아진 소자 내에서 커패시터의 충전용량을 확보하기 위해서 실린더(cylinder) 구조의 커패시터 및 금속막을 상부전극막 및 하부전극막으로 사용하는 금속막-절연체막-금속막 구조의 엠아이엠(MIM; Metal Insulator Metal)커패시터를 제조하는 방법이 도입되었다. 엠아이엠커패시터의 하부전극막 및 상부전극막으로는 사염화틴탄-티타늄나이트라이드막(TiCl4)을 사용하고, 절연체막으로는 하프늄옥사이드막(HfO2)을 사용하고 있다.
도 1은 상기한 바와 같은 금속막으로 이루어진 종래기술에 따른 금속전극들을 갖는 반도체소자의 형성방법을 설명하기 위해 나타내보인 도면이다.
도 1을 참조하면, 반도체 기판(100) 상에 스토리지노드콘택(115)을 갖는 절연막(110)을 형성한 다음에 그 위에 식각방지막(120) 및 커패시터용 절연막(미도시)을 순차 형성한다. 식각방지막(120)은, 절연막을 사용하여 형성할 수 있다. 다 음에 커패시터용 절연막 및 식각방지막(120)을 순차 식각하여 스토리지노드콘택(115)의 일부표면을 노출시키는 커패시터용 트렌치(미도시)를 형성한다.
다음에 커패시터용 절연막의 상부 및 커패시터용 트렌치의 측벽과 바닥면에 하부전극막(130)으로서 사염화틴탄-티타늄나이트라이드막(TiCl4-TiN)을 증착한다. 하부전극막(130)은, 원자층증착방법(ALD; Atomic Laer Deposition)으로 형성할 수 있다. 다음에 노드분리를 위해 커패시터용 절연막의 상부가 노출되도록 하부전극막(130)을 제거한다. 다음에 노드분리된 커패시터용 절연막을 제거한다. 커패시터용 절연막은, 불산용액을 세정액으로 사용한 습식식각공정을 수행하여 제거할 수 있으며, 이로써 실린더구조의 하부전극막 전극(135), 즉 사염화틴탄-티타늄나이트라이드막 전극이 형성된다.
다음에 도면에서 나타내지는 않았지만, 후속공정으로 원차층증착방법(ALD)을 사용하여 하부전극막(130) 위에 유전체막 및 상부전극막을 순차 형성한다. 유전체 막은 하프늄옥사이드막(HfO2)을 사용하여 형성할 수 있고, 상부전극막은, 사염화틴탄-티타늄나이트라이드막(TiCl4-TiN)을 사용하여 형성할 수 있다.
그런데, 실린더구조의 하부전극막 전극(135)을 형성하기 위해 습식세정공정을 수행하여 커패시터용 절연막을 제거하는 과정에서, 식각액인 불산(HF)용액이 하부전극막(130)의 계면을 침투경로로 커패시터용 절연막의 표면에 용이하게 침투하여 커패시터용 절연막을 손상시킨다는 문제가 있다. 이는, 하부전극막(130)인 사염화틴탄-티타늄나이트라이드막이 주상구조로 이루어져 있기 때문이다. 주상구조는, 금속을 성장시킬 때 벽면을 중심으로 금속결정이 성장하며, 성장할 때 입계에 불순물이 중심적으로 형성되어 있기 때문에 강도가 약하여 잘 깨지는 등의 문제점이 있다.
이와 같은 문제를 해결하기 위해서, 최근 입계가 없는 비정질의 3상계 재료인 티타늄질화알루미늄(TiAlN)막을 하부전극막으로 사용하고 있다. 티타늄질화알루미늄막은, 우수한 스텝커버리지(Step coverage)와 비정질 특성 그리고 후속의 산소분위기에서 내산화성이 뛰어나기 때문에 기생커패시턴스가 생기지 않아 높은 충전용량의 확보가 가능하다. 그러나 티타늄질화알루미늄막의 경우에는 높은 필름(Film)저항으로 인하여 공정 적용에 어려움이 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 하부전극막을 입계가 없는 비정질층으로 형성하여, 후속의 식각공정으로부터 세정액 침투를 막고, 또한 고유전율을 갖는 유전체막을 얇게 증착하여 높은 충전용량을 확보하기 위한 금속전극들을 갖는 반도체소자의 커패시터 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성 방법은 반도체 기판 상에 스토리지노드콘택을 갖는 절연막을 형성하는 단계; 상기 절연막 위에 식각방지막 및 커패시터용 절연막을 순차 형성하는 단계; 상기 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 커패시터용 산화 막 및 식각방지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계; 상기 커패시터용 트렌치 및 커패시터용 절연막 위에 하부전극막을 형성하고, 노드분리하는 단계; 상기 노드분리된 커패시터용 절연막을 제거하는 단계; 상기 하부전극막의 노출면을 일정두께 만큼 질화처리하여 상기 하부전극막을 덮는 금속질화막을 형성하는 단계; 상기 금속질화막을 갖는 결과물 전면에 고유전체막을 증착하는 단계; 및 상기 고유전체막 전면에 상부전극막을 형성하는 단계를 포함한다.
상기 하부전극막은, 플라즈마 원자층증착 방법을 사용하여 티타늄알루미늄막으로 형성할 수 있다.
이 경우 상기 플라즈마 원자층증착 방법은, 소스가스를 플로우 시키고 플라즈마를 여기시켜 티타늄알루미늄막을 형성하는 것을 다수번 반복하여 티타늄알루미늄막을 형성할 수 있다.
또한 상기 플라즈마 원자층증착방법은, TMA를 알루미늄소스가스로 이용하고, 사염화틴탄을 티타늄 소스가스로 이용하고, 수소를 플라즈마 가스로 이용할 수 있다.
상기 하부전극막의 노출면을 일정두께 만큼 질화처리하는 단계는, 전자사이클로트론 공진플라즈마 방법을 사용할 수 있다.
상기 전자사이클로트론 공진 플라즈마는, 650 내지 700W의 마이크로웨이브 전압을 인가할 수 있다.
상기 금속질화막은, TiAlN막으로 이루어질 수 있다.
상기 고유전체막은, 원자층증착방법을 사용하여 HfXAlyOz계열막으로 증착할 수 있다.
이 경우 상기 원자층증착방법은, TEMAH를 하프늄 소스가스로 이용하고, TEA를 알루미늄 소스가스로 이용할 수 있다.
상기 상부전극막은, 사염화틴탄막 및 폴리실리콘막이 순차 적층되어 이루어질 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2 내지 도 5는 본 발명의 실시예에 따른 금속전극들을 갖는 반도체소자의 커패시터 형성 방법을 설명하기 위해 나타내보인 단면도들이다.
먼저 도 2를 참조하면, 반도체 기판(200) 상에 스토리지노드콘택(215)을 갖는 절연막(210)을 형성한다. 도면에서 타나내지는 않았지만, 반도체 기판(200) 내에는 활성영역을 한정하는 소자분리막(미도시) 및 불순물 영역인 소스/드레인 영역(미도시)이 형성되어 있으며, 스토리지노드콘택(215)의 하부에는 이러한 불순물 영역과 스토리지노드콘택(215)을 전기적으로 연결하는 컨택플러그(미도시)가 형성되어있다.
다음에 스토리지노드콘택(215)이 형성된 절연막(210) 위에 식각방지막(220) 및 커패시터용 절연막(225)을 순차 형성한 다음에 커패시터용 절연막(225)의 일부를 순차 식각하여 스토리지노드콘택(215)의 일부표면을 노출시키는 커패시터용 트렌치(230)를 형성한다. 식각방지막(220)은, 질화막으로 형성할 수 있다.
다음에 도 3을 참조하면, 커패시터용 절연막(220)의 상부 및 커패시터용 트렌치(230)의 측벽과 바닥면에 하부전극막으로서 티타늄알루미늄막(TiAl)(240)을 증착한다. 티타늄알루미늄막(240)을 증착하는 방법에는 제한이 없으나, 본 발명에서는 플라즈마 원자층증착방법(PEALD; Plasma Enhanced Atomic Layer Deposition)을 수행한다.
보다 구체적으로 설명하자면 먼저 알루미늄(Al) 소스가스를 공급하여 알루미늄막을 커패시터용 절연막(225)의 상부 및 커패시터용 트렌치(230)의 측벽과 바닥면에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가스를 퍼지(purging)시킨다. 다음에 플라즈마(plasma)를 수소가스(H2)로 여기 시켜서 원자층 단위의 알루미늄막을 형성한다. 다음에 다시 퍼징가스를 공급하여 여분의 수소가스 및 반응부산물을 퍼지시킨다.
다음에 티타늄(Ti) 소스가스를 공급하여 알루미늄막(Al) 위에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가스를 퍼지시킨다. 다음에 플라즈마를 수소가스로 여기 시켜서 원자층 단위의 티타늄막을 형성한다. 다음에 다시 퍼징가스를 공급하여 여분의 수소가스 및 반응부산물을 퍼지시킨다. 위와 같이 알루미늄 소스가스 공급, 퍼지, 플라즈마 수소가스 여기, 퍼지 및 티타늄 소스가스 공급, 퍼지, 플라즈마 수소가스 여기, 퍼지를 공정의 한 주기로 하고, 이를 반복수행하여 원하는 두께의 티타늄알루미늄막(TiAl)(240)을 형성한다. 알루미늄 소스가스는, TMA(Tri Methyl Aluminum)로 이루어진 알루미늄 함유가스를 이용할 수 있으며, 티타늄소스가스는, 사염화틴탄을 이용할 수 있다. 또한, 퍼징가스로는 아르곤(Ar)을 이용할 수 있다. 이로써 대략 150 내지 200Å두께의 티타늄알루미늄막(240)을 형성할 수 있다.
다음에 노드분리를 위하여 커패시터용 절연막(220)의 상부면에 형성되어 있는 티타늄알루미늄막(240)을 제거한다. 그러면, 커패시터용 절연막(220) 상부에 형성된 티타늄알루미늄막(240)이 선택적으로 제거되어 커패시터용 트렌치(230) 내벽에만 티타늄알루미늄막(240)이 형성된다.
다음에 도 4를 참조하면, 커패시터용 절연막(225)을 제거하여 티타늄알루미늄막(240)으로 이루어진 하부전극막을 형성한 다음에 티타늄알루미늄막(240)의 노출면 위에 금속질화막층(250)을 생성시킨다. 금속질화막층(250)은 TiAlN막으로 이루어지며, 이를 생성시키는 방법에는 제한이 없으나 본 발명에서는 전자사이클로트론 공진 플라즈마방법(Electron Cyclotron Resonance Plasma)을 수행한다.
전자사이클로트론 공진 플라즈마는, 금속막의 표면을 질화물막화(nitridation) 시킬 수 있는 저온공정으로서, 이를 보다 구체적으로 설명하자면 도 4의 구조체에 대략 650 내지 700 마이크로웨이브(microwave)의 전압을 인가한다. 그러면, 티타늄알루미늄막(240)의 표면이 질화물막화 되어 TiAlN막이 생성된다. 이와 같이 티타늄알루미늄막(240)의 표면에 생성된 TiAlN막은, 종래의 TiCl4-TiN막과는 달리 3상계의 비정질 구조층의 특성을 가지고 있다. 따라서 입계가 존재하지 않기 때문에 후속공정인 습식식각공정에서 식각액이 커패시터용 산화막의 하부로 침투하는 것을 막을 수 있다. 금속질화막(250)은, 하부전극막의 저항을 유발시킬 수 있기 때문에 대략 50Å이하의 얇은 두께로 형성해야 한다.
다음에 도 5를 참조하면, 금속질화막층(250)으로 TiAlN막이 생성된 티타늄알루미늄막(240)을 갖는 결과물 전면에 고유전체막(260)을 증착한다. 고유전체막(260)을 증착하는 방법에는 제한이 없으나, 본 발명에서는 원자층증착방법(ALD; Atomic Layer Deposition)을 사용하여 HfxAlYOZ계열의 고유전체막(260)을 증착한다.
보다 구체적으로 설명하자면, 먼저 하프늄(Hf) 소스가스를 공급하여 표면에 금속질화막층(250)이 생성된 티타늄알루미늄막(240) 및 스토리지노드콘택(215)이 형성된 절연막(210) 위에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가스를 퍼지시킨다. 다음에 산화제로서 오존(O3) 및 질소(N2)를 순차 공급하여 원차층단위의 하프늄막을 증착한다. 다음에 다시 퍼징가스를 공급하여 반응부산물을 퍼지시킨다.
다음에 알루미늄(Al) 소스가스를 공급하여 하프늄막 위에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가스를 퍼지시킨다. 다음에 산화제로서 질소 및 오존을 순차 공급하여 원자층단위의 알루미늄막을 증착한다. 다음에 다시 퍼징가스를 공급하여 부산물을 퍼지시킨다. 위와 같이 하프늄막 소스가스 공급, 퍼지, 산화제 공급, 퍼지 및 알루미늄 소스가스 공급, 퍼지, 산화제 공급, 퍼지를 공정의 한 주기로 하고, 이를 반복수행하여 원하는 두께의 HfxAlYOZ계열의 고유전체막(260)을 증착한다. 하프늄막 소스가스는, TEMAH(Tetrakis Ethyl Methyl Amino Hafnium)로 이루어진 하프늄막 함유가스를 이용할 수 있으며, 알루미늄 소스가스는 TMA로 이루어진 알루미늄 함유가스를 이용할 수 있다. 또한 퍼징가스로는 질소를 이용할 수 있다.
상술한 바와 같이 하부전극막인 티타늄알루미늄막(240)의 표면을 질화물막화 하여 TiAlN막을 생성시킨 다음에, 그 위에 HfxAlYOZ계열의 고유전체막(260)을 증착하였기 때문에 고유전체막(260) 형성 시 티타늄나이트라이드의 표면에 산화막이 생성되는 것을 방지할 수 있다. 따라서 고유전체막(260)의 높은 유전상수와 비정질 특성을 향상시킬 수 있다.
다음에 도면에서 나타내지는 않았지만, 후속공정으로 상부전극막을 형성한다. 상부전극막은, 사염화틴탄막 및 폴리실리콘막을 순차 적층하여 형성할 수 있으며, 이 경우 사염화틴탄막은 300Å의 두께로 형성할 수 있고, 폴리실리콘막은 1500Å의 두께로 형성할 수 있다.
상기한 바와 같이 본 발명에 따른 금속전극들을 갖는 반도체소자의 커패시터 제조방법을 적용하게 되면, 하부전극막인 티타늄알루미늄막의 표면에 입계가 없는 TiAlN막을 생성시킴으로써, 후속공정인 습식식각공정에서 식각액의 침투경로를 차단하여 커패시터용 절연막이 손상되는 것을 방지하였다.
또한, 표면에 TiAlN막이 생성된 티타늄알루미늄막 전극 위에 HfxAlYOZ계열의 고유전체막을 형성함으로써 산화막의 생성을 방지할 수 있기 때문에 높은 유전율과 전기적특성이 우수한 커패시터를 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리보호 범위에 속하는 것이다.
Claims (10)
- 반도체 기판 상에 스토리지노드콘택을 갖는 절연막을 형성하는 단계;상기 절연막 위에 식각방지막 및 커패시터용 절연막을 순차 형성하는 단계;상기 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 커패시터용 산화막 및 식각방지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계;상기 커패시터용 트렌치 및 커패시터용 절연막 위에 하부전극막을 형성하고, 노드분리하는 단계;상기 노드분리된 커패시터용 절연막을 제거하는 단계;상기 하부전극막의 노출면을 일정두께 만큼 질화처리하여 상기 하부전극막을 덮는 금속질화막을 형성하는 단계;상기 금속질화막을 갖는 결과물 전면에 고유전체막을 증착하는 단계; 및상기 고유전체막 전면에 상부전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속전극막을 갖는 반도체소자의 커패시터 형성방법.
- 제1항에 있어서,상기 하부전극막은, 플라즈마 원자층증착 방법을 사용하여 티타늄알루미늄막으로 형성하는 것을 특징으로 하는 금속전극막을 갖는 반도체소자의 커패시터 형성방법.
- 제2항에 있어서,상기 플라즈마 원자층증착 방법은, 소스가스를 플로우 시키고 플라즈마를 여기시켜 티타늄알루미늄막을 형성하는 것을 다수번 반복하여 티타늄알루미늄막을 형성하는 것을 특징으로 하는 금속막전극을 갖는 반도체소자의 커패시터 형성방법.
- 제3항에 있어서,상기 플라즈마 원자층증착방법은, TMA를 알루미늄소스가스로 이용하고, 사염화틴탄을 티타늄 소스가스로 이용하고, 수소를 플라즈마 가스로 이용하는 것을 특징으로 하는 금속막전극을 갖는 반도체소자의 커패시터 형성방법.
- 제1항에 있어서,상기 하부전극막의 노출면을 일정두께 만큼 질화처리하는 단계는, 전자사이클로트론 공진플라즈마 방법을 사용하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법.
- 제5항에 있어서,상기 전자사이클로트론 공진 플라즈마는, 650 내지 700W의 마이크로웨이브 전압을 인가하는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 형성 방법.
- 제1항에 있어서,상기 금속질화막은, TiAlN막으로 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법.
- 제1항에 있어서,상기 고유전체막은, 원자층증착방법을 사용하여 HfXAlyOz계열막으로 증착하는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 형성방법.
- 제8항에 있어서,상기 원자층증착방법은, TEMAH를 하프늄 소스가스로 이용하고, TEA를 알루미늄 소스가스로 이용하는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 형성방법.
- 제1항에 있어서,상기 상부전극막은, 사염화틴탄막 및 폴리실리콘막이 순차 적층되어 이루어지는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050052526A KR100745068B1 (ko) | 2005-06-17 | 2005-06-17 | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050052526A KR100745068B1 (ko) | 2005-06-17 | 2005-06-17 | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060132270A KR20060132270A (ko) | 2006-12-21 |
| KR100745068B1 true KR100745068B1 (ko) | 2007-08-01 |
Family
ID=37811865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050052526A KR100745068B1 (ko) | 2005-06-17 | 2005-06-17 | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100745068B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045865A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 플러그를 갖는 커패시터의 하부전극 형성방법 |
| KR20030002905A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR20050040160A (en) * | 2003-10-27 | 2005-05-03 | Samsung Electronics Co Ltd | Capacitor, memory device provided with the same and method for manufacturing thereof |
-
2005
- 2005-06-17 KR KR1020050052526A patent/KR100745068B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045865A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 플러그를 갖는 커패시터의 하부전극 형성방법 |
| KR20030002905A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR20050040160A (en) * | 2003-10-27 | 2005-05-03 | Samsung Electronics Co Ltd | Capacitor, memory device provided with the same and method for manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060132270A (ko) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622609B1 (ko) | 박막 형성 방법 | |
| US7153786B2 (en) | Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same | |
| US7382014B2 (en) | Semiconductor device with capacitor suppressing leak current | |
| US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
| US10854709B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20070066012A1 (en) | Semiconductor device and method for fabricating the same | |
| US6410381B2 (en) | Method for forming capacitor of semiconductor device | |
| KR100693890B1 (ko) | 반응 장벽막을 갖는 반도체 장치의 제조 방법 | |
| US20040125541A1 (en) | Capacitor having oxygen diffusion barrier and method for fabricating the same | |
| KR100695887B1 (ko) | 티타늄질화막 형성 방법 및 상기 티타늄질화막을 이용한금속-절연체-금속 커패시터의 하부전극 형성 방법 | |
| US6855594B1 (en) | Methods of forming capacitors | |
| US20100164064A1 (en) | Capacitor and Method for Manufacturing the Same | |
| KR100384851B1 (ko) | 원자층 증착법에 의한 캐패시터 제조 방법 | |
| KR101234690B1 (ko) | 유전막을 갖는 반도체 소자 및 그 형성방법 | |
| KR100809336B1 (ko) | 메모리 소자의 제조 방법 | |
| KR20100078496A (ko) | 반도체 소자의 커패시터 형성 방법 | |
| US20070264770A1 (en) | Capacitor forming method | |
| KR100745068B1 (ko) | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 | |
| KR100826978B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US20240234489A1 (en) | Semiconductor device and method for manufacturing the same | |
| US11973106B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100551884B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20070045661A (ko) | 캐패시터 제조 방법 | |
| KR100646923B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100414868B1 (ko) | 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |