KR20030002905A - 캐패시터의 제조 방법 - Google Patents
캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20030002905A KR20030002905A KR1020010038735A KR20010038735A KR20030002905A KR 20030002905 A KR20030002905 A KR 20030002905A KR 1020010038735 A KR1020010038735 A KR 1020010038735A KR 20010038735 A KR20010038735 A KR 20010038735A KR 20030002905 A KR20030002905 A KR 20030002905A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- oxide film
- heat treatment
- seconds
- manufacturing
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 12
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 39
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000007669 thermal treatment Methods 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 239000012159 carrier gas Substances 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 238000001179 sorption measurement Methods 0.000 claims 3
- 238000006557 surface reaction Methods 0.000 claims 3
- 229910010037 TiAlN Inorganic materials 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 229920005591 polysilicon Polymers 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- YDKGTAIMRZEYGE-UHFFFAOYSA-N [CH2]C[Ta] Chemical group [CH2]C[Ta] YDKGTAIMRZEYGE-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 금속 하부전극(TiN)내 잔류하는 불순물이 탄탈륨산화막으로 침투함에 따른 누설전류 증가를 억제하도록 한 캐패시터의 제조 방법을 제공하기 위한 것으로, 소정 소정 공정이 완료된 반도체기판상에 캐패시터산화막을 증착하는 단계, 상기 캐패시터산화막을 선택적으로 식각하여 상기 반도체기판의 표면을 노출시키는 오목부를 형성하는 단계, 상기 오목부를 포함한 전면에 티타늄알루미늄나이트라이드를 원자층 단위로 증착하는 단계, 상기 캐패시터산화막이 드러날때까지 상기 티타늄알루미늄나이트라이드를 식각하여 상기 오목부내에만 상기 티타늄알루미늄나이트라이드를 잔류시키는 단계, 및 상기 잔류하는 티타늄알루미늄나이트라이드상에 유전막, 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체소자의 캐패시터 제조 방법에 관한 것으로, 특히 MIM 구조의 탄탈륨산화막을 이용한 캐패시터의 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2나 Si3N4에 비해 유전상수가 큰 Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO등의 고유전물질에 대한 연구가 활발히 진행되고 있다.
특히, 저압화학적기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용한 탄탈륨산화막(Ta2O5)은 비교적 유전율이 높아 적용 가능성이 높은 것으로 알려졌다.
최근에, 소자의 집적화에 의해 소자 크기가 감소함에 따라 유효산화막두께의 감소가 요구되며, 보다 신뢰성있는 소자를 제조하기 위해서는 바이어스전압(Bias voltage)에 따른 ΔC의 감소 및 누설전류와 같은 전기적 특성을 개선시키는 것이 필요하다.
이러한 특성 개선을 위해서 통상 폴리실리콘대신 금속막을 상하부전극으로 이용하는 MIM(Metal-Insulator-Metal) 캐패시터가 연구되고 있으며, MIM 캐패시터 제조시 캐패시터의 유효산화막두께(Tox), 누설전류 특성이 개선된 신뢰성 있는 소자를 제조하기 위해서는 양질의 캐패시터 유전막을 증착하는 공정이 매우 중요하다 할 것이다.
특히, 탄탈륨산화막을 유전막으로 이용하는 MIM 캐패시터 제조시, 금속전극의 배향성에 따라 탄탈륨산화막이 방향성을 나타내어 유전상수가 증가하며, 금속전극은 폴리실리콘과의 전기적 에너지장벽(Energy barrier)(또는 일함수)이 크므로 유효산화막두께(Tox)를 감소시킬 수 있어 동일한 유효산화막 두께에서의 누설전류를 감소시키는 장점이 있다.
도 1은 종래기술에 따라 제조된 MIM구조의 탄탈륨산화막 캐패시터를 도시한 도면이다.
도 1을 참조하면, 소스/드레인(12)을 포함한 트랜지스터 제조 공정이 완료된 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(13)을 형성한 다음, 층간절연막(13)을 선택적으로 식각하여 소스/드레인(12)의 소정 부분이 노출되는 콘택홀을 형성한다.
계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back)공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(14)를 형성한 다음, 폴리실리콘플러그(14)상에 티타늄실리사이드(15)와 티타늄나이트라이드(16)의 적층막을 형성한다.
이 때, 티타늄실리사이드(15)는 폴리실리콘플러그(14)와 후속 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 주고, 티타늄나이트라이드(16)는 후속 탄탈륨산화막의 열처리공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(14) 또는 반도체기판(11)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.
다음으로, 티타늄나이트라이드(16)를 포함한 층간절연막(13)상에 질화물계 식각정지막(17)과 캐패시터산화막(18)을 형성한 후, 스토리지노드마스크로 캐패시터산화막(18)과 식각정지막(17)을 순차적으로 식각하여 폴리실리콘플러그(14)에 정렬되는 오목부를 형성한다.
계속해서, 오목부가 형성된 캐패시터산화막(18)의 표면을 따라 하부전극으로서 TiN을 화학기상증착법(CVD)으로 증착한 다음, 에치백 또는 화학적기계적연마를 통해 오목부내에만 TiN을 잔류시켜 이웃한 셀간 서로 격리되는 TiN-하부전극(19)을 형성한다.
계속해서, TiN-하부전극(19)을 포함한 전면에 탄탈륨산화막(21)을 증착한 후, 산소결핍을 제거하기 위한 열처리와 탄탈륨산화막(21)내 잔류하는 불순물을 제거하기 위한 열처리를 순차적으로 진행한다.
다음으로, 탄탈륨산화막(21)상에 상부전극(22)으로서 TiN을 증착한다.
상술한 종래기술에서는 화학기상증착법(CVD)을 이용하여 증착된 TiN을 하부전극으로 이용하고, 유전막으로 탄탈륨산화막을 이용하였다.
그러나, 종래기술은 탄탈륨산화막 증착 및 후속 열공정을 진행하면서 TiN이 산화되어 누설전류 특성에 영향을 주며, 또한 TiN 박막내에 염소기(Cl)가 탄탈륨산화막내에 침투하여 전기적 특성에 열화를 가져온다.
또한 정전용량을 확보하기 위해 캐패시터의 높이를 증가시킬 경우, 화학기상증착법의 단차피복성(step coverage) 한계를 극복하기 어려운 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 금속 하부전극내 잔류하는 불순물이 탄탈륨산화막으로 침투함에 따른 누설전류 증가를 억제하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 제조된 MIM 구조의 탄탈륨산화막 캐패시터를 도시한 도면,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 MIM 구조의 탄탈륨산화막 캐패시터의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 34 : 폴리실리콘플러그
35 : 티타늄실리사이드 36 : 티타늄나이트라이드
38 : 캐패시터산화막 39 : TiAlN
41 : 탄탈륨산화막 42 : 상부전극
상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 소정 공정이 완료된 반도체기판상에 캐패시터산화막을 증착하는 단계, 상기 캐패시터산화막을 선택적으로 식각하여 상기 반도체기판의 표면을 노출시키는 오목부를 형성하는 단계, 상기 오목부를 포함한 전면에 티타늄알루미늄나이트라이드를 원자층 단위로 증착하는 단계, 상기 캐패시터산화막이 드러날때까지 상기 티타늄알루미늄나이트라이드를 식각하여 상기 오목부내에만 상기 티타늄알루미늄나이트라이드를 잔류시키는 단계, 및 상기 잔류하는 티타늄알루미늄나이트라이드상에 유전막, 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 MIM 구조의 탄탈륨산화막 캐패시터의 제조 방법을 도시한 공정 단면도로서, 캐패시터의 유전막으로 탄탈륨산화막을 이용하고, 하부전극으로 TiAlN을, 상부전극으로 TiN 또는 루테늄막을 이용한 경우를 도시하고 있다.
도 2a에 도시된 바와 같이, 소스/드레인(32)을 포함한 트랜지스터 제조 공정이 완료된 반도체기판(31)상에 층간절연막(ILD)(33)을 형성한 다음, 층간절연막(33)상에 통상의 노광 및 현상을 통해 콘택마스크를 형성한 후, 콘택마스크로 층간절연막(33)을 식각하여 소스/드레인(32)의 소정 부분이 노출되는 콘택홀을 형성하고, 콘택마스크를 제거한다.
계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(34)를 형성한다.
그리고, 전면에 티타늄(Ti)을 증착한 후, 급속열처리(RTP)하여 폴리실리콘 플러그(34)의 실리콘(Si) 원자와 티타늄(Ti)의 반응을 유발시켜 폴리실리콘플러그 (34)상에 티타늄실리사이드(35)를 형성한다. 이 때, 티타늄실리사이드(35)는 폴리실리콘플러그(34)와 후속 하부전극과의 접촉저항을 개선시키기 위한 오믹 콘택층이다.
계속해서, 티타늄실리사이드(35)상에 티타늄나이트라이드(TiN)(36)를 형성한 후, 층간절연막(33)의 표면이 노출될때까지 티타늄나이트라이드(36)를 화학적기계적연마(CMP) 또는 에치백하여 콘택홀내에 매립시킨다.
여기서, 티타늄나이트라이드(36)는 후속 탄탈륨산화막의 열처리공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(34) 또는 반도체기판(31)으로 확산하는 것을 방지하는 확산방지막의 역할을 한다.
도 2b에 도시된 바와 같이, 티타늄나이트라이드(36)를 포함한 층간절연막(33)상에 질화물계 식각정지막(37)과 캐패시터산화막(38)을 형성한 후,스토리지노드마스크로 캐패시터산화막(38)과 식각정지막(37)을 순차적으로 식각하여 폴리실리콘플러그(34)에 정렬되는 하부전극이 형성될 영역(이하 '오목부'라 약칭함)을 형성한다.
계속해서, 오목부가 형성된 캐패시터산화막(38)의 표면을 따라하부전극으로서 원자층증착법(Atomic Layer Deposition; ALD)에 의한 TiAlN(39)을 증착한다.
TiAlN(39)의 원자층 증착법에 대해 설명하면 다음과 같다.
먼저 반응챔버내에 스토리지노드콘택홀이 형성된 반도체기판(31)을 로딩시킨 후, 반응챔버내로 제 1 소스 가스인 TMA(TriMethylAluminum; Al(CH3)3) 소스를 0.1초∼10초동안 플로우시킨다. TMA 소스를 반응챔버내로 운반시키는 운반가스로는 아르곤이나 질소(N2) 가스를 이용한다.
이 때, 반응챔버는 0.1torr∼1torr의 압력을 유지하고, 기판은 200℃∼450℃로 가열되어 있다.
전술한 바와 같은 조건하에서 TMA 소스를 반응챔버내에 공급하면, 스토리지노드 콘택홀을 따라 TMA 소스가 표면 흡착된다.
계속해서, 미반응 TMA 소스 및 반응부산물을 제거하기 위해 질소 또는 아르곤 가스를 0.1초∼10초 동안 반응챔버내에 흘려준다.
다음으로, 반응챔버내에 산소원인 H2O를 0.1초∼10초동안 플로우시킨 후, 제 2 소스가스로서 Ti(OC2H5)4를 0.1초∼10초동안 플로우시킨다. 따라서, 이미 표면흡착된 TMA소스와 Ti(OC2H5)4소스가 표면반응한다.
다시 반응챔버내에 산소원인 H2O를 0.1초∼10초동안 플로우시킨 후 1초∼10초동안 질소 가스로 퍼지한다.
전술한 제 1 소스가스 공급, H2O 공급, 제 2 소스가스 공급, H2O 공급의 과정을 반복하고, 원자층 증착 공정중에 암모니아 플라즈마(NH3plasma)를 여기시키므로써 원하는 두께의 TiAlN(39)을 증착시킨다.
이 때, 암모니아 플라즈마를 여기시키는 이유는, TiAlN(39)내에 잔류하는 산소 및 탄소를 제거하기 위함이다.
암모니아 플라즈마 처리는 TiAlN(39)내 산소 및 탄소를 제거하기 위해 원자층 증착이 이루어지는 과정중에 실시하는데, 암모니아 가스를 30sccm∼1000sccm으로 플로우시키고, 플라즈마를 발생시키기 위한 전력으로서 30W∼400W의 RF파워를 인가하며, 플라즈마처리가 이루어지는 반응챔버(원자층 증착이 이루어지는 반응챔버)의 압력을 0.1torr∼2torr로 유지하면서 5초∼300초동안 진행한다.
전술한 바와 같이, TiAlN(39)의 원자층 증착시 공정 과정중에 암모니아 플라즈마를 여기시키므로써 TiAlN(39)내 산소나 탄소를 제거한다.
다음으로, 에치백 또는 화학적기계적연마를 통해 스토리지노드콘택홀내에만 TiAlN(39)를 잔류시킨다. 즉, 이웃한 셀간 서로 격리되는 TiAlN(39)을 형성한다.
도 2c에 도시된 바와 같이, TiAlN(39)을 포함한 전면에 전면에 탄탈륨산화막(40)을 저압화학기상증착법으로 증착한다.
탄탈륨산화막(40)의 저압화학기상증착법에 대해 설명하면 다음과 같다.
먼저 반응챔버내에 원료물질로서 탄탈륨에칠레이트[Ta(OC2H5)5]를 운반가스인 질소(N2)를 통해 플로우시킨다. 이 때, 질소의 유량은 350sccm∼450sccm을 유지한다.
그리고, 반응챔버내에 반응가스(또는 산화제)로서 산소를 20sccm∼50sccm의 유량으로 플로우시킨 후, 300℃∼450℃의 온도로 가열된 기판상에서 공급된 탄탈륨에칠레이트를 열분해시켜 기판상에 탄탈륨산화막을 증착한다. 이 때, 반응챔버는 0.1torr∼2torr의 압력을 유지한다.
한편, 탄탈륨산화막을 형성하기 위한 소스로 널리 사용되는 탄탈륨에칠레이트는 실온에서 액체 상태이며, 145℃ 온도에서 기화하는 특성을 가지고 있으므로, 탄탈륨에칠레이트를 용이하게 반응시키기 위하여 액상인 소스를 기상으로 만들어야 한다. 예컨대, 탄탈륨에칠레이트를 170℃∼190℃로 유지되는 기화기에서 기상상태로 변화시킨 후, 질소가스에 실어 반응챔버내로 공급시킨다.
상기한 바와 같이 탄탈륨산화막(40)을 증착한 후, 탄탈륨산화막내 산소 공공을 제거하기 위해 저온에서 플라즈마 열처리 또는 UV/O3열처리를 실시한다.
이 때, 플라즈마열처리는 산소(O2), N2O 또는 N2+O2의 혼합 가스분위기에서 300℃∼500℃의 온도로 30초∼120초동안 200W∼500W의 파워로 진행된다.
그리고, UV/O3열처리는 300℃∼500℃의 온도로 2분∼10분동안 램프의 강도를 15㎽/cm2∼30㎽/cm2로 유지하면서 진행된다.
이와 같이, 탄탈륨산화막(40)을 저온(300℃∼500℃)에서 플라즈마열처리하거나 또는 UV/O3열처리하면, 탄탈륨산화막내 산소결핍을 충분히 제거할 수 있다.
다음으로, 탄탈륨산화막(40)내 산소결핍을 제거한 후, 유전특성을 얻기 위해 고온에서 급속열처리(RTP) 또는 노열처리(Furnace anneal)를 실시한다.
이 때, 급속열처리는 질소(N2), 아르곤(Ar) 또는 헬륨(He) 중 어느 하나의 비활성가스와 산소가스의 혼합 가스분위기에서 500℃∼650℃의 온도로 30초∼60초 동안 진행된다.
그리고, 노열처리는 질소(N2), 아르곤(Ar) 또는 헬륨(He) 중 어느 하나의 비활성가스와 산소가스의 혼합 분위기에서 500℃∼600℃의 온도로 10분∼30분동안 진행된다.
상기한 급속열처리 및 노열처리 공정시, 산소와 비활성가스의 혼합비는 1:10∼10:10으로 유지한다.
이와 같이, 탄탈륨산화막(40)내 산소결핍을 제거한 후, 고온(500℃∼700℃)에서 열처리를 실시하면, 탄탈륨산화막(41)내에 잔류하는 탄소, 수소 등의 불순물을 제거할 수 있다.
다음으로, 탄탈륨산화막(40)상에 상부전극(41)으로서 티타늄나이트라이드 또는 루테늄막을 증착한다.
전술한 공정을 완료하면 오목(Concave) 구조의 캐패시터가 형성되며, 캐패시터산화막을 딥아웃(dip out)하여 실린더형(Cylinder) 캐패시터를 형성할 수도 있다.
본 발명은 탄탈륨산화막을 유전막으로 이용하고, 상하부전극으로 금속을 이용하는 캐패시터에 적용가능하며, 아울러 BST[(BaxSr1-x)TiO3]와 같은 고유전체를 유전막으로 사용하는 모든 DRAM 및 PZT와 같은 강유전체를 유전막으로 사용하는 모든 강유전체 메모리(FeRAM)에 적용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 하부전극으로 내산화성이 우수한 TiAlN을 원자층증착법으로 증착하므로써, 후속 탄탈륨산화막 증착 및 열공정에 따른 하부전극의 산화와 전극내 불순물의 탄탈륨산화막으로의 확산을 방지할 수 있는 효과가 있다.
또한, 하부전극을 원자층 증착법으로 증착하므로 캐패시터의 높이 증가시 단차피복성을 확보할 수 있는 효과가 있다.
Claims (16)
- 캐패시터의 제조 방법에 있어서,소정 공정이 완료된 반도체기판상에 캐패시터산화막을 증착하는 단계;상기 캐패시터산화막을 선택적으로 식각하여 상기 반도체기판의 표면을 노출시키는 오목부를 형성하는 단계;상기 오목부를 포함한 전면에 티타늄알루미늄나이트라이드를 원자층 단위로 증착하는 단계;상기 캐패시터산화막이 드러날때까지 상기 티타늄알루미늄나이트라이드를 식각하여 상기 오목부내에만 상기 티타늄알루미늄나이트라이드를 잔류시키는 단계; 및상기 잔류하는 티타늄알루미늄나이트라이드상에 유전막, 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 티타늄알루미늄나이트라이드를 원자층 단위로 증착하는 단계는,상기 스토리지노드 콘택홀이 형성된 상기 반도체기판을 원자층 증착챔버내에 로딩시키는 단계;상기 증착챔버내에 TMA 소스를 공급하여 상기 캐패시터산화막상에 표면흡착시키는 단계; 및상기 증착챔버내에 Ti(OC2H5)4소스를 공급하여 상기 표면흡착된 TMA소스와 표면반응시키는 단계를 포함하되,상기 표면흡착 또는 표면반응시에 암모니아 플라즈마를 여기시키는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
- 제 2 항에 있어서,상기 TMA소스 및 Ti(OC2H5)4소스는 각각 아르곤 또는 질소를 운반가스로 하여 0.1초∼10초동안 플로우되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 2 항에 있어서,상기 증착챔버는 0.1torr∼1torr의 압력을 유지하고, 상기 반도체기판은 200℃∼450℃로 가열되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 2 항에 있어서,상기 표면흡착 및 표면반응후, 미반응 소스 및 반응부산물을 제거하기 위해 질소 또는 아르곤 가스를 0.1초∼10초 동안 증착챔버내에 흘려주는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
- 제 2 항에 있어서,상기 표면흡착 및 표면반응후, 상기 증착챔버내에 H2O를 0.1초∼10초동안 플로우시키는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
- 제 2 항에 있어서,상기 암모니아 플라즈마를 여기시키는 단계는,암모니아 가스를 30sccm∼1000sccm으로 플로우시키고, 플라즈마를 발생시키기 위한 전력으로서 30W∼400W의 RF파워를 인가하며, 상기 증착챔버의 압력을 0.1torr∼2torr로 유지하면서 5초∼300초동안 진행되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 유전막을 형성하는 단계는,상기 하부전극상에 저압화학기상증착법으로 탄탈륨산화막을 증착하는 단계;상기 탄탈륨산화막을 300℃∼500℃에서 1차 열처리하는 단계; 및상기 1차 열처리된 탄탈륨산화막을 500℃∼700℃에서 2차 열처리하는 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제 8 항에 있어서,상기 탄탈륨산화막을 2차 열처리하는 단계는,급속열처리 또는 노열처리 중 어느 하나에 의해 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 9 항에 있어서,상기 급속열처리는, 산소와 비활성가스의 혼합 분위기에서 30초∼60초 동안 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 9 항에 있어서,상기 노열처리는 산소와 비활성가스의 혼합 분위기에서 10분∼30분 동안 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 10 항 또는 제 11 항에 있어서,상기 산소와 비활성가스의 혼합비는 1:10∼10:10을 유지하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 8 항에 있어서,상기 탄탈륨산화막을 1차 열처리하는 단계는,플라즈마열처리 또는 UV/O3열처리 중 어느 하나의 열처리를 통해 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 13 항에 있어서,상기 플라즈마열처리는, 산소 또는 N2O 중 어느 하나의 가스와 N2+O2의 혼합분위기에서 30초∼120초 동안 200W∼500W의 파워로 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 13 항에 있어서,상기 UV/O3열처리는, 2분∼10분 동안 15㎽/cm2∼30㎽/cm2의 강도로 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 상부전극은 티타늄나이트라이드 또는 루테늄막 중 어느 하나를 이용함을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038735A KR100772531B1 (ko) | 2001-06-30 | 2001-06-30 | 캐패시터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038735A KR100772531B1 (ko) | 2001-06-30 | 2001-06-30 | 캐패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002905A true KR20030002905A (ko) | 2003-01-09 |
| KR100772531B1 KR100772531B1 (ko) | 2007-11-01 |
Family
ID=27712655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038735A KR100772531B1 (ko) | 2001-06-30 | 2001-06-30 | 캐패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100772531B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604923B1 (ko) * | 2005-01-04 | 2006-07-28 | 삼성전자주식회사 | 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자 |
| KR100745068B1 (ko) * | 2005-06-17 | 2007-08-01 | 주식회사 하이닉스반도체 | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
| KR100818267B1 (ko) * | 2003-10-27 | 2008-03-31 | 삼성전자주식회사 | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 |
| US7514315B2 (en) | 2006-05-03 | 2009-04-07 | Samsung Electronics Co., Ltd. | Methods of forming capacitor structures having aluminum oxide diffusion barriers |
| US9540325B2 (en) | 2011-08-08 | 2017-01-10 | ImmunoMet Therapeutics, Inc. | N1-cyclic amine-N5-substituted phenyl biguanide derivatives, methods of preparing the same and pharmaceutical composition comprising the same |
| KR20170133693A (ko) * | 2016-05-26 | 2017-12-06 | 세메스 주식회사 | 기판 처리 장치 및 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766369A (ja) * | 1993-08-26 | 1995-03-10 | Nec Corp | 半導体装置の製造方法 |
| KR100492992B1 (ko) * | 1997-12-01 | 2006-04-21 | 삼성전자주식회사 | 반도체장치의커패시터형성방법 |
| KR100504430B1 (ko) * | 1998-12-30 | 2006-05-17 | 주식회사 하이닉스반도체 | 플러그를갖는커패시터의하부전극형성방법 |
-
2001
- 2001-06-30 KR KR1020010038735A patent/KR100772531B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818267B1 (ko) * | 2003-10-27 | 2008-03-31 | 삼성전자주식회사 | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 |
| KR100604923B1 (ko) * | 2005-01-04 | 2006-07-28 | 삼성전자주식회사 | 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자 |
| KR100745068B1 (ko) * | 2005-06-17 | 2007-08-01 | 주식회사 하이닉스반도체 | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 |
| US7514315B2 (en) | 2006-05-03 | 2009-04-07 | Samsung Electronics Co., Ltd. | Methods of forming capacitor structures having aluminum oxide diffusion barriers |
| US9540325B2 (en) | 2011-08-08 | 2017-01-10 | ImmunoMet Therapeutics, Inc. | N1-cyclic amine-N5-substituted phenyl biguanide derivatives, methods of preparing the same and pharmaceutical composition comprising the same |
| KR20170133693A (ko) * | 2016-05-26 | 2017-12-06 | 세메스 주식회사 | 기판 처리 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100772531B1 (ko) | 2007-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030052374A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20040093255A (ko) | Ａｌｄ에 의한 금속 박막 형성 방법, 란탄 산화막 형성방법 및 반도체 소자의 고유전막 형성 방법 | |
| KR100507860B1 (ko) | 산화저항막을 구비한 캐패시터 및 그 제조 방법 | |
| KR100540474B1 (ko) | 산소확산방지막을 구비한 캐패시터 및 그의 제조 방법 | |
| US6486022B2 (en) | Method of fabricating capacitors | |
| US6656788B2 (en) | Method for manufacturing a capacitor for semiconductor devices | |
| KR20030083442A (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| KR100772531B1 (ko) | 캐패시터의 제조 방법 | |
| KR100818652B1 (ko) | 산소포획막을 구비한 캐패시터 및 그의 제조 방법 | |
| KR100406546B1 (ko) | 캐패시터의 제조 방법 | |
| KR100519514B1 (ko) | ＴａＯＮ박막을 갖는 커패시터 제조방법 | |
| KR100422596B1 (ko) | 캐패시터의 제조 방법 | |
| KR100780631B1 (ko) | 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법 | |
| KR100414868B1 (ko) | 캐패시터의 제조 방법 | |
| KR100454256B1 (ko) | 루테늄 하부전극을 구비한 캐패시터의 제조 방법 | |
| KR100761406B1 (ko) | 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법 | |
| KR100384868B1 (ko) | 캐패시터의 제조 방법 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100533981B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100925028B1 (ko) | 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법 | |
| KR100772685B1 (ko) | 캐패시터 형성 방법 | |
| KR100443356B1 (ko) | 루테늄막의 단원자층 증착법 | |
| KR20010065179A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100538808B1 (ko) | 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |