KR100780631B1 - 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법 - Google Patents

티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법 Download PDF

Info

Publication number
KR100780631B1
KR100780631B1 KR1020040113715A KR20040113715A KR100780631B1 KR 100780631 B1 KR100780631 B1 KR 100780631B1 KR 1020040113715 A KR1020040113715 A KR 1020040113715A KR 20040113715 A KR20040113715 A KR 20040113715A KR 100780631 B1 KR100780631 B1 KR 100780631B1
Authority
KR
South Korea
Prior art keywords
titanium oxide
oxide film
capacitor
lower electrode
atomic layer
Prior art date
Application number
KR1020040113715A
Other languages
English (en)
Other versions
KR20060075145A (ko
Inventor
우현경
염승진
길덕신
홍권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113715A priority Critical patent/KR100780631B1/ko
Priority to US11/150,421 priority patent/US20060141702A1/en
Publication of KR20060075145A publication Critical patent/KR20060075145A/ko
Application granted granted Critical
Publication of KR100780631B1 publication Critical patent/KR100780631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 막내 탄소, 수소 등의 불순물을 잔류시키지 않으면서 양산성 측면에서 유리한 프리커서를 이용한 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 제조 방법은 웨이퍼 상부에 하부전극을 형성하는 단계; 상기 하부전극 상에 TiH2를 프리커서로 이용한 원자층증착방식(ALD)으로 티타늄산화막을 증착하는 단계; 상기 티타늄산화막의 유전특성 향상을 위해 후처리를 진행하는 단계; 및 상기 후처리된 티타늄산화막 상에 상부전극을 형성하는 단계를 포함하고, 이와 같이 본 발명은 티타늄산화막 증착시 프리커서로 탄소(C) 및 산소(O) 성분이 없고 상대적으로 수소(H)의 함량이 적은 TiH2를 이용하므로써, 불순물 오염으로 인한 캐패시터의 누설전류특성 악화를 방지하여 캐패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.
캐패시터, 티타늄산화막, 프리커서, 티타늄하이드라이드, ALD, 누설전류

Description

티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의 제조 방법{METHOD FOR DEPOSITION TITANIUM OXIDE AND METHOD FOR MANUFACTURING CAPACITOR USING THE SAME}
도 1은 종래기술에 따른 캐패시터의 구조를 도시한 구조 단면도,
도 2는 본 발명의 실시예에 따른 티타늄산화막의 원자층증착 메카니즘을 도시한 도면,
도 3a 내지 도 3d는 도 2에 도시된 티타늄산화막을 유전막으로 이용하는 캐패시터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 식각배리어막
25 : 스토리지노드산화막 27 : 티타늄실리사이드
28 : 하부전극 29 : ALD-TiO2
30 : 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
반도체메모리장치의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 유전용량을 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 유전용량을 가지는 캐패시터를 형성하기 위해, 유전막의 두께를 낮추거나 유전상수가 큰 물질을 적용하여야 한다.
현재 60nm 이하급의 DRAM에서는 하프늄산화막(HfO2)과 같은 고유전체막을 사용하여 유전막의 두께를 낮추어 유전용량을 확보하는 방법은 점차 한계에 이르고 있다.
따라서, 하프늄산화막(HfO2)보다 유전상수가 큰 물질을 적용하여 캐패시터를 형성하려는 연구가 진행되고 있다.
도 1은 종래기술에 따른 캐패시터의 구조를 도시한 구조 단면도이다.
도 1에 도시된 바와 같이, 종래 캐패시터는 하부전극(11), 하부전극(11) 상의 티타늄산화막(12) 및 티타늄산화막(12) 상의 상부전극(13)으로 구성된다.
도 1에서, 캐패시터의 유전막으로 사용된 티타늄산화막(12)은 유전상수가 100 정도로 매우 높다.
그러나, 티타늄산화막(TiO2)을 유전막으로 이용하는 캐패시터는, 티타늄산화막과 하부전극의 계면의 결함 농도가 매우 높아 누설전류특성이 매우 열악한 특성을 가지고 있어 캐패시터에 적용하지 못하고 있는 실정이다.
이러한 열악한 누설전류 특성은 티타늄산화막 형성시 화학기상증착(CVD) 또는 원자층증착(ALD) 방식을 이용할 때 프리커서(Precursor)로 사용하는 티타늄 유기 프리커서(Ti organic precursor), 예를 들면, Ti(OC3H7)4, Ti(O3 H7)2(C11H19O2)2 등과 같은 티타늄 유기 프리커서 중에서 티타늄 리간드들(Ti ligands)의 불완전 분해에 의해 초래된 탄소(Carbon), 수소(Hydrogen)와 같은 불순물에 기인한다고 볼 수 있다.
이와 같이 티타늄산화막(TiO2) 막내에 잔류하고 있는 불순물들은 티타늄산화막(TiO2)이 갖고 있는 우수한 물성을 악화시킬 뿐만 아니라 막 내에서 결함소스(defect source)로 작용하여 누설전류특성을 나쁘게 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 막내 탄소, 수소 등의 불순물을 잔류시키지 않으면서 양산성 측면에서 유리한 프리커서를 이용한 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
삭제
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 웨이퍼 상부에 하부전극을 형성하는 단계; 상기 하부전극 상에 TiH2를 프리커서로 이용한 원자층증착방식(ALD)으로 티타늄산화막을 증착하는 단계; 상기 티타늄산화막의 유전특성 향상을 위해 후처리를 진행하는 단계; 및 상기 후처리된 티타늄산화막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 티타늄산화막을 증착하는 단계는 원자층증착 방식으로 진행하는 것을 특징으로 하며, 상기 티타늄산화막을 증착하는 단계는 상기 하부전극이 형성된 웨이퍼를 챔버 내부에 로딩하는 단계, 상기 챔버 내부에 티타늄하이드라이드를 공급하여 상기 하부전극 표면에 티타늄하이드라이드를 흡착시키는 단계, 상기 챔버 내부를 퍼지하는 단계, 상기 챔버 내부에 반응가스인 산소원을 공급하여 티타늄하이드라이드와 산소원의 반응을 유도하여 상기 하부전극 표면 상에 티타늄산화막을 원자층 박막으로 형성하는 단계, 및 상기 챔버 내부를 퍼지하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는 티타늄산화막(TiO2) 증착을 위해 종래 사용하던 금속유기소스인Ti(OC3H7)4, Ti(O3H7)2(C11 H19O2)2과 달리 탄소(C) 및 산소(O) 성분이 없고 상대적으로 수소(H)의 함량이 적은 TiH2(Titanium hydride; 티타늄하이드라이드)를 이용하여 DRAM의 캐패시터용으로 티타늄산화막(TiO2)을 형성하는 방법을 제공한다.
TiH2 프리커서를 이용하면 다음의 [화학식1]과 같은 분해 과정을 통해 티타늄산화막이 증착된다.
TiH2+O3 → TiO2 + H2O
[화학식1]에서 TiH2는 티타늄프리커서이고 O3는 반응가스이며, 반응부산물인 H2O는 휘발된다.
위와 같이 TiH2를 이용하여 티타늄산화막(TiO2)을 증착하는 방법은 원자층증 착(Atomic Layer Deposition; ALD) 방식을 이용한다.
원자층증착(ALD) 방식은, 챔버내에 웨이퍼를 로딩시킨 후 챔버내에 프리커서를 주입하여 웨이퍼 상에 프리커서를 화학흡착(Chemical absorption)시키는 과정을 수행한 후, 비활성가스(inert gas) 등의 퍼지(Purge)가스를 주입하여 여분의 프리커서를 배출시키는 과정을 수행하며, 연속해서 반응가스를 주입하여 웨이퍼 상에 화학흡착된 프리커서와 반응가스의 표면반응을 유도하여 원자층 박막을 증착하는 과정을 수행한 후, 다시 비활성가스 등의 퍼지가스를 주입하여 여분의 반응가스 및 반응부산물을 배출시키는 과정을 수행한다. 위와 같은 원자층증착방식은 화학기상증착법(Chemical Vapor Deposition; CVD)이 갖는 큰 종횡비(Aspect ratio)에서의 단차피복성(Step coverage) 한계를 극복하는 것으로, 원자층증착 방식을 이용하면, 모노레이어(Mono layer)씩 증착되므로 단차피복성이 우수하며, 낮은 온도에서 증착이 이루어지기 때문에 하부 구조물에 대한 열적 부담(Thermal budget)을 줄일 수 있는 장점이 있다.
도 2는 본 발명의 실시예에 따른 티타늄산화막의 원자층증착을 위한 메카니즘을 도시한 도면이다.
도 2에 도시된 바와 같이, ALD 챔버 내에 하부구조물이 형성된 웨이퍼를 로딩시킨 후, ALD 챔버 내부로 티타늄프리커서인 TiH2를 0.1초∼10초동안 플로우시킨다(T1). 이때, TiH2는 ALD 챔버 내부로 운반시킬 때 운반가스로 아르곤(Ar)이나 질소(N2) 가스를 이용한다.
상기한 TiH2를 플로우킬 때, ALD 챔버는 0.1torr∼1torr의 압력을 유지하고, 웨이퍼는 200℃∼350℃의 저온으로 가열되어 있다. 즉, 티타늄산화막은 200℃∼350℃의 저온에서 증착한다.
전술한 바와 같은 조건하에서 TiH2를 ALD 챔버 내부에 공급하면, 하부구조물의 표면에 TiH2가 화학적으로 흡착된다.
계속해서, 미반응 TiH2 및 반응부산물을 제거하기 위해 퍼지가스(질소 또는 아르곤)를 0.1초∼10초 동안 ALD 챔버 내부에 흘려준다(T2).
다음으로, ALD 챔버 내부에 산소원인 O3를 0.1초∼10초동안 플로우시킨다(T3). 따라서, 이미 하부구조물의 표면에 화학적으로 흡착되어 있는 TiH2와 O3가 전술한 [화학식1]과 같은 반응식처럼 표면반응하여 원자층 단위의 티타늄산화막(TiO2)이 형성된다. 여기서, 산소원으로는 O3외에 O2 플라즈마, H2O를 사용할 수도 있다.
다시 ALD 챔버 내부에 퍼지가스(아르곤 또는 질소)를 흘려주어 미반응 O3 및 반응부산물(H2O)을 제거한다(T4). 이때, 퍼지시간은 0.1초∼10초 범위이다.
전술한 TiH2 프리커서 공급(T1), 퍼지(T2), O3 공급(T3), 퍼지(T4)의 과정을 단위 사이클로 하고, 이 단위사이클을 여러번 반복하여 원하는 두께의 티타늄산화막(TiO2)을 증착시킨다.
위와 같이 TiH2를 프리커서로 이용하여 티타늄산화막을 증착하면, 티타늄산화막 막내에 캐패시터의 누설전류 악화의 원인이 되는 불순물(탄소, 수소)이 잔류하지 않는다.
도 3a 내지 도 3d는 도 2에 따른 티타늄산화막(이하 'ALD-TiO2'라고 약칭함)을 유전막으로 이용하는 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(21) 상부에 층간절연막(22)을 형성한다. 여기서, 층간절연막(22)을 형성하기 전에 워드라인, 트랜지스터 및 비트라인 등이 형성되므로, 층간절연막(22)은 다층 구조일 수 있다. 그리고, 반도체 기판(21)은 통상적인 실리콘기판이거나 갈륨비소(GaAs) 기판일 수 있다.
다음으로, 스토리지노드콘택마스크(도시 생략)로 층간절연막(22)을 식각하여 반도체 기판(21)의 일부(예를 들어, 트랜지스터의 소스/드레인)를 노출시키는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(23)를 형성한다. 이때, 스토리지노드콘택플러그(23)는 스토리지노드콘택홀을 채울때까지 전면에 폴리실리콘막을 증착한 후, CMP(Chemical Mechanical Polishing) 또는 에치백(Etchback)으로 평탄화시켜 형성한 것이다.
계속해서, 스토리지노드콘택플러그(23)가 매립된 층간절연막(22) 상에 식각배리어막(24)과 스토리지노드산화막(SN oxide, 25)을 적층한다. 이때, 식각배리어막(24)은 후속 스토리지노드산화막(25) 식각시 층간절연막(22)이 손실되는 것을 방 지하기 위한 것으로, 스토리지노드산화막(25)에 대해 식각선택비를 갖는 막이다. 예컨대, 식각배리어막(24)은 실리콘질화막(Si3N4)으로 형성하고, 스토리지노드산화막(25)은 실리콘산화막계 산화막(SiO2), 예를 들어 BPSG(Boro Phospho Silicate Glass), HDP(High Density Plasma Oxide), TEOS(Tetra Ethyl Ortho Silicate) 또는 USG(Undoped Silicate Glass) 중에서 선택된다. 아울러, 스토리지노드산화막(25)은 원하는 캐패시턴스를 확보할 수 있을 정도의 높이, 예를 들어 20000Å∼30000Å 두께로 형성된다.
이어서, 스토리지노드산화막(25)과 식각배리어막(24)을 연속해서 식각하여 스토리지노드콘택플러그(23) 상부를 개방시키는 스토리지노드홀(Storage node hole, 26)을 형성한다. 이때, 스토리지노드홀(26)은 식각배리어막(24)을 식각배리어로 스토리지노드산화막(25)을 식각하고 이후에 식각배리어막(24)을 선택적으로 식각하여 형성한다.
이어서, 스토리지노드홀(26)의 바닥에 노출된 스토리지노드콘택플러그(23)의 표면에 배리어메탈 역할을 하는 티타늄실리사이드(TiSi2, 27)를 형성한다.
이때, 티타늄실리사이드(27)의 제조 과정은 스토리지노드홀(26)을 포함한 스토리지노드산화막(25)의 표면 상에 티타늄(Ti)을 증착한 후, 급속어닐링을 진행하여 티타늄실리사이드(27)를 형성하고, 미반응 티타늄을 제거하는 순서로 진행된다. 상기한 티타늄은 화학기상증착(CVD), 물리기상증착(PVD) 또는 원자층증착(ALD) 방식으로 증착하며, 급속어닐링은 질소(N2) 분위기나 진공(Vacuum) 분위기에서 600℃ ∼850℃ 온도로 20초∼30분동안 진행한다.
위와 같은 티타늄실리사이드(27)는 스토리지노드콘택플러그(23)와 후속 하부전극간 오믹콘택(Ohmic contact)을 제공하여 접촉저항 특성을 향상시킨다.
도 3b에 도시된 바와 같이, 티타늄실리사이드(27)가 형성된 결과물의 전면에 하부전극이 될 도전막을 증착한 후, 하부전극 분리 공정을 진행하여 스토리지노드홀의 내부에 실린더 형태를 갖는 하부전극(28)을 형성한다.
하부전극(28)의 형성 과정은, 비소(As) 또는 인(P)을 도핑하여 전도성을 갖게 한 도우프드 실리콘, Ti, TiN, HfN, VN, W, WN, Pt, Ru, RuO2, Ir, IrO2, Rh 또는 Pd 중에서 선택되는 도전막을 물리기상증착(PVD), 화학기상증착(CVD), 원자층증착(ALD) 또는 전기도금(Electro plating) 방식을 이용하여 20Å∼300Å 두께로 증착한다. 이어서, 스토리지노드홀(26)의 내부에만 하부전극(28)이 형성되도록 하는 하부전극 분리(bottom electrode isolation) 공정을 진행하여 실린더 형태의 하부전극(28)을 형성한다. 이때, 하부전극 분리 공정은, 스토리지노드산화막(25) 상부에 형성된 도전막 화학적기계적연마(CMP)나 에치백(Etchback) 등의 방법으로 제거하여 스토리지노드홀(26)의 내부에 실린더 형태의 하부전극(28)을 형성하는 것으로, 도전막을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지가 좋은 예컨대, 포토레지스트로 스토리지노드홀(26)의 내부를 모두 채운 후에, 스토리지노드산화막(25)의 표면이 노출될 때까지 연마 또는 에치백을 수행하고, 스토리지노드홀(26) 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
도 3c에 도시된 바와 같이, 스토리지노드산화막(25)을 습식 풀딥아웃(Wet full dip out) 공정을 통해 제거한다. 이때, 습식 풀딥아웃 공정시 사용하는 케미컬은 하부전극으로 사용된 금속의 손상은 최소화하고 스토리지노드산화막(25)만 선택적으로 제거할 수 있는 케미컬을 사용한다. 예를 들면, 습식 풀 딥아웃 공정시 사용하는 케미컬은 BOE 용액 또는 불산(HF)이 함유된 케미컬을 이용한다. 이때, 식각률 조절을 위해 NH4F, 계면활성제(Surfactant)가 포함된 케미컬을 혼합하여 이용한다. 여기서, 계면활성제로는 폴리에틸렌글리콜을 이용한다.
전술한 습식 풀딥아웃 공정후에 하부전극(28)은 내벽 및 외벽이 모두 드러난다.
다음으로, 하부전극(28)을 포함한 전면에 도 2에 도시된 원자층증착 방식에 의해 티타늄산화막, 즉 ALD-TiO2(29)을 30Å∼150Å 두께로 증착한다.
여기서, ALD-TiO2(29)의 원자층 증착 과정은 도 2에서 나타난 것처럼, TiH2 프리커서 공급(T1), 퍼지(T2), O3 공급(T3), 퍼지(T4)의 과정을 단위 사이클로 하고, 이 단위사이클을 여러번 반복하여 30Å∼150Å 두께로 증착한다.
상기한 ALD-TiO2(29)의 원자층증착시, 증착온도는 200℃∼350℃ 범위로 한다.
위와 같이, ALD-TiO2(29)을 증착한 후에는, ALD-TiO2(29)의 유전특성 향상을 위해 후처리를 진행하는데, 후처리는 O2, O3 또는 O2 플라즈마 분위기에서 200℃∼500℃의 온도로 진행한다.
도 3d에 도시된 바와 같이, ALD-TiO2(29) 상부에 상부전극이 될 도전막을 증착한 후, 소정의 패터닝 공정을 진행하여 상부전극(30)을 형성한다.
이때, 상부전극(30)으로 사용되는 도전막은, 비소(As) 또는 인(P)을 도핑하여 전도성을 갖게 한 도우프드 실리콘, Ti, TiN, HfN, VN(Vanadium nitride), W, WN, Pt, Ru, RuO2, Ir, IrO2, Rh 또는 Pd 중에서 선택되고, 이들 도전막은 물리기상증착(PVD), 화학기상증착(CVD), 원자층증착(ALD) 또는 전기도금(Electro plating) 방식을 이용하여 20Å∼300Å 두께로 증착한다.
전술한 바와 같이, 본 발명은 캐패시터의 유전막으로 ALD-TiO2(29)를 사용하고, 상기 ALD-TiO2(29) 증착을 위해 사용되는 프리커서를 탄소(C) 및 산소(O) 성분이 없고 상대적으로 수소(H)의 함량이 적은 TiH2를 이용하므로써, 불순물 오염으로 인한 캐패시터의 누설전류특성 악화를 방지한다.
전술한 본 발명에 따른 ALD-TiO2는 실린더 형태의 캐패시터외에 콘케이브 캐패시터 및 스택형 캐패시터의 유전막으로도 사용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 캐패시터의 유전막으로 사용되는 티타늄산화막 증착시 프리커서로 탄소(C) 및 산소(O) 성분이 없고 상대적으로 수소(H)의 함량이 적은 TiH2를 이용하므로써, 불순물 오염으로 인한 캐패시터의 누설전류특성 악화를 방지하여 캐패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 웨이퍼 상부에 하부전극을 형성하는 단계;
    상기 하부전극 상에 TiH2를 프리커서로 이용한 원자층증착방식(ALD)으로 티타늄산화막을 증착하는 단계;
    상기 티타늄산화막의 유전특성 향상을 위해 후처리를 진행하는 단계; 및
    상기 후처리된 티타늄산화막 상에 상부전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 티타늄산화막을 증착하는 단계는,
    상기 하부전극이 형성된 웨이퍼를 원자층증착챔버 내부에 로딩하는 단계;
    상기 원자층증착챔버 내부에 TiH2를 공급하여 상기 하부전극 표면에 TiH2를 흡착시키는 단계;
    상기 원자층증착챔버 내부를 퍼지하는 단계;
    상기 원자층증착챔버 내부에 반응가스인 산소원을 공급하여 TiH2와 산소원의 반응을 유도하여 상기 하부전극 표면 상에 티타늄산화막을 원자층 박막으로 형성하는 단계; 및
    상기 원자층증착챔버 내부를 퍼지하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 제7항에 있어서,
    상기 티타늄산화막의 증착온도는, 200℃∼350℃ 범위로 하는 것을 특징으로 하는 캐패시터의 제조 방법.
  9. 제7항에 있어서,
    상기 산소원은,
    O3, O2 플라즈마 또는 H2O를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  10. 제5항에 있어서,
    상기 티타늄산화막은,
    30Å∼150Å 두께로 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
  11. 삭제
  12. 제5항에 있어서,
    상기 후처리는, O2, O3 또는 O2 플라즈마 분위기에서 200℃∼500℃의 온도로 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  13. 제5항에 있어서,
    상기 하부전극과 상기 상부전극은,
    비소(As) 또는 인(P)을 도핑하여 전도성을 갖게 한 도우프드 실리콘, Ti, TiN, HfN, VN, W, WN, Pt, Ru, RuO2, Ir, IrO2, Rh 또는 Pd 중에서 선택되는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020040113715A 2004-12-28 2004-12-28 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법 KR100780631B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040113715A KR100780631B1 (ko) 2004-12-28 2004-12-28 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
US11/150,421 US20060141702A1 (en) 2004-12-28 2005-06-09 Method for depositing titanium oxide layer and method for fabricating capacitor by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113715A KR100780631B1 (ko) 2004-12-28 2004-12-28 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법

Publications (2)

Publication Number Publication Date
KR20060075145A KR20060075145A (ko) 2006-07-04
KR100780631B1 true KR100780631B1 (ko) 2007-11-29

Family

ID=36612233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113715A KR100780631B1 (ko) 2004-12-28 2004-12-28 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법

Country Status (2)

Country Link
US (1) US20060141702A1 (ko)
KR (1) KR100780631B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947098B1 (ko) * 2006-10-11 2010-03-10 한양대학교 산학협력단 에이엘디법을 이용한 금속 박막 형성 방법
US7883736B2 (en) * 2007-09-06 2011-02-08 Boston Scientific Scimed, Inc. Endoprostheses having porous claddings prepared using metal hydrides
KR102065684B1 (ko) * 2013-04-24 2020-01-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9988715B2 (en) * 2015-11-06 2018-06-05 Lam Research Corporation Interface engineering during MGO deposition for magnetic tunnel junctions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098415A (ko) * 2000-04-20 2001-11-08 포만 제프리 엘 전구체 소스 혼합물, 필름의 침착 방법 및 구조체의 제조방법
KR100383771B1 (ko) 2000-12-21 2003-05-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20030092596A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR20040008571A (ko) * 2002-07-18 2004-01-31 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR100485168B1 (ko) 2002-10-02 2005-04-22 동부아남반도체 주식회사 박막 커패시터 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098415A (ko) * 2000-04-20 2001-11-08 포만 제프리 엘 전구체 소스 혼합물, 필름의 침착 방법 및 구조체의 제조방법
KR100383771B1 (ko) 2000-12-21 2003-05-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20030092596A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR20040008571A (ko) * 2002-07-18 2004-01-31 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR100485168B1 (ko) 2002-10-02 2005-04-22 동부아남반도체 주식회사 박막 커패시터 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국공개특허공보 특2001-0098415(2001.11.08. 공개)

Also Published As

Publication number Publication date
US20060141702A1 (en) 2006-06-29
KR20060075145A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100622609B1 (ko) 박막 형성 방법
US8026184B2 (en) Semiconductor device and method of manufacturing the same
US20060014385A1 (en) Method of forming titanium nitride layer and method of fabricating capacitor using the same
KR100655140B1 (ko) 캐패시터 및 그 제조 방법
US20080054400A1 (en) Capacitor and method of manufacturing the same
KR100818652B1 (ko) 산소포획막을 구비한 캐패시터 및 그의 제조 방법
US20060141702A1 (en) Method for depositing titanium oxide layer and method for fabricating capacitor by using the same
KR100772531B1 (ko) 캐패시터의 제조 방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100406546B1 (ko) 캐패시터의 제조 방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100476374B1 (ko) 반도체소자 제조 방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100670703B1 (ko) 반도체메모리장치의 캐패시터 및 그 제조 방법
KR100538808B1 (ko) 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법
KR20040059783A (ko) 반도체 소자의 캐패시터 제조방법
KR100384868B1 (ko) 캐패시터의 제조 방법
KR100596439B1 (ko) 알갱이 형태의 티타늄실리사이드가 형성된 금속하부전극을포함하는 캐패시터의 제조 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee