JPH0766369A

JPH0766369A - 半導体装置の製造方法

Info

Publication number: JPH0766369A
Application number: JP5210787A
Authority: JP
Inventors: Hiroshi Suzuki; 博鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-08-26
Filing date: 1993-08-26
Publication date: 1995-03-10
Also published as: KR950007123A

Abstract

(57)【要約】（修正有）【目的】高密度ＤＲＡＭ等の半導体装置のメモリ容量部
への適用が検討されているタンタル酸化膜のリーク電流
特性を改善し、さらに、容量部面積の縮小化が進むなか
で蓄積電荷量を確保するために、タンタル酸化膜をより
薄膜化するための形成方法を提供する。【構成】ＤＲＡＭ等の超ＬＳＩに用いられるメモリ容量
部の下部電極である多結晶シリコン電極１３表面のシリ
コン自然酸化膜１４を取り除き、化学気相反応法により
高誘電体であるタンタル酸化膜１６を形成し、そのタン
タル酸化膜を酸化プラズマを用いて、６００℃以下で酸
化処理した後、少なくとも底部が窒化チタンを用いた上
部電極１７を形成し容量部を完成させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、ＤＲＡＭ等に実用される高誘電率薄膜を有
する半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化が目ざまし
く進んでいる。特に、ＤＲＡＭ等の超ＬＳＩメモリデバ
イスにおいては、高集積化のために、メモリ容量部面積
の大幅な縮小化が要求されている。メモリ容量部面積を
縮小すると、必然的にメモリ容量が減少する。しかし、
α線によるソフトエラーを防止し、読み出し信号を確保
するには、メモリ容量を減少させるわけにはいかない。
そのため、これまでは、メモリ容量部に用いている容量
膜を薄膜化したり、メモリ容量部の構造を立体化して、
大きな面積を得たり、容量膜に用いていたシリコン酸化
膜を、シリコン窒化膜に置き換えるなどして対処してい
たが、薄膜化や立体化は、そろそろ限界を迎えようとし
ている。

【０００３】そこで、メモリ容量部の蓄積電荷量を確保
するために、従来より注目されているタンタル酸化膜
が、ＤＲＡＭ等のメモリ容量部に適用できるかどうか検
討されるようになった。というのは、タンタル酸化膜の
比誘電率は約２０で、シリコン酸化膜のおよそ５から６
倍であるからである。タンタル酸化膜の形成には陽極酸
化法、スパッタ法、蒸着法、化学気相成長法（ＣＶＤ）
等の方法がある。なかでも、化学気相成長法（ＣＶＤ）
を用いて形成したタンタル酸化膜は、優れたステップカ
バレッジ特性をもつ。しかし、その膜中は、酸素が不足
した状態になりやすく、これがメモリ容量部のリーク電
流の原因となる。従って、リーク電流を抑えるには、成
膜後、何らかの酸化処理が必要となる。

【０００４】図５は、タンタル酸化膜を用いた、一般的
なメモリ容量部形成方法の工程順断面図を示す。従来の
技術では、図５（ａ）に示すような下部電極３３上に、
化学気相成長法（ＣＶＤ）等により、タンタル酸化膜３
６ａを形成する（図５（ｂ））。次に、酸化処理とし
て、通常、酸素雰囲気中で、７００℃以上の高温熱処理
を行う。この時、タンタル酸化膜は結晶化し、多結晶膜
３６ｂになる（図５（ｃ））。しかるのち、図５（ｄ）
のような、上部電極３７を形成し、容量部を完成させ
る。この方法で形成したメモリ容量部のリーク電流特性
は、ある程度改善されている。しかし、成膜したタンタ
ル酸化膜３６ａは、高温熱処理の際に、容易に結晶化す
る。結晶化したタンタル酸化膜３６ｂには、結晶粒界
や、温度ストレスあるいは格子欠陥に起因する亀裂や微
小欠陥が生じ、これらがリーク電流のパスとなる。また
下部電極３３として不純物を注入した多結晶シリコン電
極を用いた場合、タンタル酸化膜形成時にシリコン酸化
膜３４ａが形成される。また、高温熱処理時には、下部
電極まで酸化が及び、タンタル酸化膜と下部電極の界面
に、シリコン酸化膜の厚い層３４ｂが形成される。従っ
て、容量は、タンタル酸化膜３６ｂと、シリコン酸化膜
３４ｂとの合成容量となり、シリコン酸化膜に換算した
容量膜厚（以下、ＳｉＯ₂換算膜厚という）が増加し、
メモリ容量は実質的に低減する。

【０００５】

【発明が解決しようとする課題】このように、従来の方
法では、高温熱処理によるタンタル酸化膜の結晶化で発
生した、結晶粒界や亀裂あるいは微小欠陥がリーク電流
のパスとなり、リーク電流特性の飛躍的な向上は望めな
かった。また、高温熱処理による酸化の行き過ぎで、タ
ンタル酸化膜と下部電極の界面に、厚いシリコン酸化膜
を形成し、その結果、ＳｉＯ₂換算膜厚が増加し、実質
的なメモリ容量が低減してしまう。

【０００６】本発明の目的とするところは、従来の方法
では解決が困難であった、タンタル酸化膜から成る容量
部のリーク電流特性の改善と、ＳｉＯ₂換算膜厚の増加
を抑え、容量膜そのものの信頼性を向上させることであ
る。

【０００７】

【課題を解決するための手段】タンタル酸化膜は、６５
０℃の熱処理で結晶化し、多結晶構造をとる。このとき
発生した結晶粒界、亀裂、微小欠陥などがリーク電流の
パスとなる。この考え方に基づき、本発明は、タンタル
酸化膜の結晶化が起こらない温度（約６００℃以下）に
基板温度を維持し、成膜直後のアモルファス構造を保つ
ことで、結晶粒界や亀裂や微小欠陥の発生を抑え、リー
ク電流特性の著しい改善を行うものである。また、酸化
性プラズマ中の活性酸化種を用いて、タンタル酸化膜を
十分酸化するとともに、酸化種が膜中深くに影響しない
ことを利用して、タンタル酸化膜と下部電極界面に、シ
リコン酸化膜が形成されることを防止し、ＳｉＯ₂換算
膜厚の増加を抑えることを特徴としている。

【０００８】

【実施例】本発明の詳細を、実施例を示しながら説明す
る。図１は、本発明の実施例を説明するための工程順断
面図である。図１（ａ）に示すように、まず、Ｐ型シリ
コン基板１１上に、ＬＯＣＯＳにより素子分離領域１２
を形成する。次に、基板上１１に、化学気相成長法によ
り多結晶シリコン膜を堆積後、リン（Ｐ）を熱拡散によ
り導入し、通常のリソグラフィと、エッチング技術によ
りスタック型多結晶シリコン下部電極１３を形成する。
このとき、下部電極表面には、シリコン自然酸化膜１４
が形成されている。このシリコン自然酸化膜１４を、希
釈フッ酸（ＤＨＦ）を用いて洗浄し、除去する（図１
（ｂ））。その後直ちに、下部電極表面に、アンモニア
ガスを用いて、約９００℃、１０分間の急速熱窒化（Ｒ
ＴＮ）処理を施す。このとき、図１（ｃ）のように、多
結晶シリコン下部電極表面には、シリコン窒化膜１５が
形成される。シリコン窒化膜１５は、この後の、タンタ
ル酸化膜形成時や、タンタル酸化膜の酸化処理時に、タ
ンタル酸化膜１６ａと下部電極１３との界面で起こる酸
化を抑え、シリコン酸化膜の形成を防止する役割を果た
す。次に、原料ガスとしてタンタルペンタエトキシ（Ｔ
ａ（ＯＣ₂Ｈ₅）₅）と、反応ガスとして酸素ガスを用
い、減圧化学気相成長（ＬＰＣＶＤ）法により、多結晶
シリコ下部電極上に、膜厚約１００オングストロームの
タンタル酸化膜１６ａを形成する（図１（ｄ））。その
後、基板温度を６００℃以下に保ち、酸素プラズマ雰囲
気中で、タンタル酸化膜１６ａに酸化処理を施す。この
時の処理温度は、タンタル酸化膜が結晶化する温度より
低いので、酸素プラズマ処理のあと、タンタル酸化膜１
６ｂは、成膜直後と同じアモルファス状態を保ってい
る。次いで、タンタル酸化膜１６ｂ上に、反応性スパッ
タ法により、窒化チタン上部電極１７（図１（ｆ））を
形成する。

【０００９】上記説明においては、酸化雰囲気ガスとし
て酸素（Ｏ₂）を用いたが、亜酸化窒素（Ｎ₂Ｏ）、水
分を含んだ酸素あるいは窒素、または、これら数種類の
ガスを用いた場合においても本発明の効果はある。

【００１０】こうして完成されるメモリ容量部は、例え
ば、図２に示すようにスイッチング・トランジスタと組
み合わせて、ＤＲＡＭ等に利用される。

【００１１】さて、本実施例により形成した容量部のリ
ーク電流特性を測定した結果を図３に示す。下部電極表
面に急速熱窒化（ＲＴＮ）処理を施した後、タンタル酸
化膜を形成し、次に、酸素プラズマ中で、４００℃、１
０分間の酸化処理を行った試料の特性は、図３（ｂ）の
ようになる。同様に、下部電極表面をＲＴＮ処理した
後、タンタル酸化膜を形成し、酸化性雰囲気中で、７０
０℃以上の高温熱処理を施した試料の特性は、図３
（ｃ）のようになる。これらの結果から、酸素プラズマ
処理したものは、電圧（Ｖｇ）が約１．２（Ｖ）以上
で、リーク電流が格段に小さいことがわかる。電流密度
が１×１０^-8（Ａ／ｃｍ²）の場合、容量部にかかる電
圧は、７００℃以上の酸素中高温熱処理したものは約
１．３（Ｖ）であるのに対して、４００℃の酸素プラズ
マ処理したものは約１．８（Ｖ）と、酸素プラズマ処理
によってリーク電流特性が大幅に改善されている。ま
た、図４に示すように、タンタル酸化膜形成後、無処理
の試料（図４（ａ））のＳｉＯ₂換算膜圧は約２６．３
（オングストローム）で、酸素プラズマ処理を行ったも
の（図４（ｄ））は約２６．６（オングストローム）で
ほとんど増加しない。しかし、酸素中で、高温熱処理し
たもの（図４（ｃ））は、下部電極表面をＲＴＮ処理
し、窒化膜を形成したものにもかかわらず、下部電極と
タンタル酸化膜の界面に、厚いシリコン酸化膜が形成さ
れたため、ＳｉＯ₂換算膜厚は３２．４（オングストロ
ーム）に増加する。

【００１２】

【発明の効果】以上説明したように本発明は、ＤＲＡＭ
等の超ＬＳＩに用いられるメモリ容量部の形成工程に、
多結晶シリコン下部電極表面のシリコン自然酸化膜を取
り除く工程と、化学気相反応法により、高誘電率を有す
るタンタル酸化膜を形成する工程と、形成したタンタル
酸化膜を、酸素プラズマを用いて、６００℃以下で酸化
処理する工程と、少なくとも、底部に窒化チタンを用い
た上部電極を形成する工程を含む。

【００１３】本発明では、タンタル酸化膜を、酸素プラ
ズマを用いて、６００℃以下で酸化処理するので、タン
タル酸化膜はアモルファス状態に維持される。このた
め、リーク電流のパスとなる結晶粒界や亀裂や微小欠陥
が発生しないので、メモリ容量部のリーク電流特性を著
しく向上することができる。また、本発明では、タンタ
ル酸化膜と下部電極の界面に、厚いシリコン酸化膜が形
成されないので、メモリ容量部のＳｉＯ₂換算膜厚は増
加せず、容量絶縁膜の薄膜化ができる。従って、リーク
電流が少なく、蓄積電荷量が大きい半導体装置用のメモ
リ容量デバイスを製造することができる。

【図面の簡単な説明】

【図１】本発明の実施例を説明するための工程順断面図
である。

【図２】上記実施例をＤＲＡＭセルに適用した例図であ
る。

【図３】上記実施例の効果を説明するための、リーク電
流特性を示すグラフである。

【図４】上記実施例の効果を説明するための、タンタル
酸化膜のＳｉＯ₂換算膜厚を示すグラフである。

【図５】従来の半導体装置の製造方法を説明するための
工程順断面図である。

【符号の説明】

１１，３１Ｐ型シリコン基板１２，３２素子分離領域１３，３３多結晶シリコン下部電極１４，３４ａシリコン自然酸化膜１５シリコン窒化膜１６ａ，１６ｂ，３６ａ，３６ｂタンタル酸化膜１７，３７上部電極２１シリコン基板２２素子分離領域２３スタック型メモリ容量部２４ビット線２５ａ，２５ｂワード線２６スイッチング・トランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/316 Ｓ 7352−4Ｍ 21/8242 27/108

Claims

【特許請求の範囲】

【請求項１】ＤＲＡＭ等の超ＬＳＩに用いられるメモ
リ容量部の形成工程が、下部電極上に高誘電率を有する
誘電体薄膜を形成する工程と、次いで、酸化雰囲気中で
前記誘電体薄膜を熱処理する工程と、前記誘電体薄膜上
に上部電極を形成する工程を含むことを特徴とする半導
体装置の製造方法。
【請求項２】前記下部電極には不純物を注入した多結
晶シリコン膜を用いる。この多結晶シリコン膜表面に存
在する自然酸化膜を、希釈フッ酸を用いて除去し、つづ
いて、アンモニアガスを用い、急速加熱方式により、多
結晶シリコン層表面を窒化することを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項３】前記誘電体薄膜はタンタル酸化膜からな
り、有機系タンタル原料を用いた化学気相反応法により
形成されることを特徴とする請求項１記載の半導体装置
の製造方法。
【請求項４】前記熱処理は、酸化雰囲気中でのプラズ
マを用いて行われることを特徴とする請求項１記載の半
導体装置の製造方法。
【請求項５】請求項４記載の熱処理は、基板温度を室
温から６００℃以下に保って行われることを特徴とする
請求項１記載の半導体装置の製造方法。
【請求項６】請求項４記載の酸化雰囲気ガスとして、
酸素（Ｏ₂）、亜酸化窒素（Ｎ₂Ｏ）、水分（Ｈ₂Ｏ）
を含んだ酸素あるいは窒素ガス、または、これら数種類
のガスを用いたプラズマ処理を行うことを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項７】請求項６記載の、水分を含んだ酸素ある
いは窒素の水分添加量として、１から１０００ｐｐｍの
水分を含んだ酸素あるいは窒素を用いたプラズマ処理を
行うことを特徴とする請求項１記載の半導体装置の製造
方法。
【請求項８】前記上部電極には、少なくとも底部に窒
化チタン膜を用いることを特徴とする請求項１の半導体
装置の製造方法。