KR20010001924A - 반도체소자의 커패시터 제조방법 - Google Patents

반도체소자의 커패시터 제조방법 Download PDF

Info

Publication number
KR20010001924A
KR20010001924A KR1019990021421A KR19990021421A KR20010001924A KR 20010001924 A KR20010001924 A KR 20010001924A KR 1019990021421 A KR1019990021421 A KR 1019990021421A KR 19990021421 A KR19990021421 A KR 19990021421A KR 20010001924 A KR20010001924 A KR 20010001924A
Authority
KR
South Korea
Prior art keywords
capacitor
heat treatment
film
bit line
semiconductor device
Prior art date
Application number
KR1019990021421A
Other languages
English (en)
Inventor
조복원
서수진
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990021421A priority Critical patent/KR20010001924A/ko
Priority to US09/572,781 priority patent/US6414348B1/en
Publication of KR20010001924A publication Critical patent/KR20010001924A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 Ta2O5유전막을 이용한 커패시터 제조시, 열처리에 따른 소자의 열화를 감소시키고 누설전류의 특성을 개선시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 커패시터 제조방법을 제공하기 위한 것으로, Ta2O5막을 유전막으로 이용한 커패시터 제조방법에 있어서, 커패시터 하부전극상에 RTN공정으로 질화막을 형성하는 공정, 질화막상에 Ta2O5막을 증착한 후, N2O가스를 이용한 RTP공정으로 열처리하여 커패시터 하부전극과 Ta2O5막의 계면에 SiON막을 형성하는 공정, Ta2O5막상에 커패시터 상부전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

반도체소자의 커패시터 제조방법{METHOD FOR MANUFACTURING CAPACITOR OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 Ta2O5유전막을 이용한 반도체 소자의 커패시터 제조방법에 관한 것이다.
일반적으로 반도체 메모리 소자에서 고집적화가 진행되어감에 따라 소자의 안정적 구동을 위한 여러가지 방법들이 모색되고 있다.
최근에는 텅스텐(W)-비트라인을 채용하는 기술이나 Embeded DRAM에서는 코발트 실리사이드등을 채용하는 기술들이 제안되었다.
하지만, 텅스텐-비트라인을 채용할 경우 비트라인 형성 이후의 열처리 조건이 제한을 받게 된다.
실제로 소자의 열화를 막기 위해 비트라인 형성 이후에는 열처리 조건을 800℃에서 10분 이내로 제한하고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 커패시터 제조방법을 설명하기로 한다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자의 커패시터 제조방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 절연막(12)을 게재하여 복수개의 워드라인(13)들을 형성한다.
워드라인(13) 양측의 기판내에 제 1 불순물 확산영역들(14)과 제 2 불순물 확산영역(14a)들을 형성한다.
이후, 워드라인(13)을 포함한 반도체 기판(11)상에 제 1 절연층(15)을 형성한다.
사진 식각 공정을 통해 제 1 절연층(15)을 선택적으로 제거하여 제 1 불순물 영역(14)이 노출되는 비트라인 콘택홀(16)을 형성한다.
도 1b에 도시한 바와 같이, 비트라인 콘택홀(16)을 통해 제 1 불순물 확산영역(14)과 전기적으로 연결되는 비트라인(17)을 형성한다.
이때, 비트라인(17)은 티타늄(Ti)-티타늄나이트라이드(TiN)-텅스텐(W)이 순차적으로 적층되어 이루어진다.
이어서, 비트라인(17)을 포함한 제 1 절연층(15)상에 제 2 절연층(18)을 형성한다.
그리고 사진 식각 공정으로 제 2 절연층(18)과 제 1 절연층(15)을 선택적으로 제거하여 제 2 불순물 확산영역(14a)이 노출되는 스토리지 노드 콘택홀(19)을 형성한다.
이후, 도 1c에 도시한 바와 같이, 스토리지 노드 콘택홀(19)을 포함한 제 2 절연층(18)상에 전도성 물질(20)을 증착한다.
평탄화 공정을 실시하여 스토리지 노드 콘택홀(19)에 전도성 물질(20)을 매립시켜 제 2 불순물 확산영역(14a)과 전기적으로 연결시킨다.
이어, 전도성 물질(20)을 포함한 제 2 절연층(18)상에 커패시터 하부전극용 물질을 증착한 후, 상기 전도성 물질(20)과 전기적으로 연결되는 커패시터 하부전극(21)을 패터닝한다.
이후, 800℃정도의 온도로 RTN(Rapid Thermal Nitridation)처리를 실시하여 커패시터 하부전극(21)의 표면에 질화막(22)을 7~15Å정도의 두께로 형성한다.
이어서, 질화막(22)상에 커패시터 유전막으로서 Ta2O5막(23)을 증착한 후, 800℃이상의 고온의 퍼니스(furnace)에서 Dry-O2열처리를 실시한다.
따라서, 도 1d에 도시한 바와 같이, 상기 질화막(22)이 산화되어 Ta2O5막(23)과 커패시터 하부전극(21)과의 계면에 SiON막(22a)이 형성된다.
여기서, 상기 Dry-O2열처리 대신에 RTO(Rapid Thermal Oxidation)공정을 적용할 수 있다.
이와 같은 고온의 열처리는 누설전류의 특성을 개선시킬 목적으로 실시한다.
이후, Ta2O5막(23)상에 커패시터 상부전극(24)을 형성하면 종래 기술에 따른 커패시터 제조공정이 완료된다.
그러나 상기와 같은 종래 반도체 소자의 커패시터 제조방법은 다음과 같은 문제점이 있었다.
첫째, 반도체 소자의 고집적화가 진행됨에 따라 비트라인에 로드(load)가 증가하게 되는데, 이를 해결하기 위해 텅스텐-비트라인을 채용할 경우, 커패시터 형성에 따른 열처리 온도가 제한을 받게 된다.
즉, Ta2O5막 열처리를 위해 800℃이상의 온도에서 10분 이상 열처리를 진행할 경우, 비트라인 물질인 텅스텐의 변형을 초래하여 비트라인의 저항을 증가시키는 요인으로 작용한다.
또한, 기판과 비트라인간의 인터 디퓨젼(Inter-diffusion)이 발생하여 비트라인의 저항을 증가시키는 요인이 된다.
둘째, Embeded DRAM에서 소오스/드레인을 적용하여 커패시터를 형성할 경우에는 Ta2O5막을 열처리함에 있어서, 800℃이상의 고온이 요구되는 Dry-O2공정을 적용할 수가 없다.
셋째, Dry-O2열처리 공정 대신에 RTO공정을 사용할 수도 있으나, 이 공정을 적용할 경우, 산소(O)이온의 확산속도가 느리므로 RTO진행시간이 길어지게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 열처리 조건에 따른 열화특성을 개선시키고 누설전류의 특성을 개선시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래 반도체 소자의 커패시터 제조방법을 설명하기 위한 공정단면도
도 2a 내지 2d는 본 발명의 반도체 소자의 커패시터 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 33 : 워드라인
34,34a : 제 1, 제 2 불순물 확산영역 35 : 제 1 절연층
36 : 비트라인 콘택홀 37 : 비트라인
38 : 제 2 절연층 39 : 스토리지 노드 콘택홀
40 : 전도성 물질 41 : 커패시터 하부전극
42 : 질화막 42a : SiON막
43 : Ta2O5막 44 : 커패시터 상부전극
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 커패시터 제조방법은 Ta2O5막을 유전막으로 이용한 커패시터 제조방법에 있어서, 커패시터 하부전극상에 RTN공정으로 질화막을 형성하는 공정, 상기 질화막상에 Ta2O5막을 증착한 후, N2O가스를 이용한 RTP공정으로 열처리하여 상기 커패시터 하부전극과 상기 Ta2O5막의 계면에 SiON막을 형성하는 공정, 상기 Ta2O5막상에 커패시터 상부전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 커패시터 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 커패시터 제조방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(31)상에 절연막(32)을 게재하여 복수개의 워드라인(33)을 형성한다.
워드라인(33) 양측의 반도체 기판(31) 표면내에 제 1 불순물 확산영역(34)과 제 2 불순물 확산영역(34a)들을 형성한다.
워드라인(33)을 포함한 반도체 기판(31) 전면에 제 1 절연층(35)을 형성한다.
이후, 사진 식각 공정으로 제 1 절연층(35)을 선택적으로 제거하여 제 1 불순물 확산영역(34)이 노출되는 비트라인 콘택홀(36)을 형성한다.
도 2b에 도시한 바와 같이, 비트라인 콘택홀(36)을 통해 제 1 불순물 확산영역(34)과 전기적으로 연결되는 비트라인(37)을 형성한다.
이때, 비트라인(37)은 티타늄(Ti)-티타늄나이트라이드(TiN)-텅스텐(W)이 순차적으로 적층되어 이루어진다.
도 2b에 도시한 바와 같이, 비트라인(37)을 포함한 제 1 절연층(35)상에 제 2 절연층(38)을 형성한다.
그리고 사진 식각 공정으로 제 2 불순물 확산영역(34a)이 노출되도록 제 2 절연층(38)과 제 1 절연층(35)을 제거하여 스토리지 노드 콘택홀(39)을 형성한다.
이후, 도 2c에 도시한 바와 같이, 스토리지 노드 콘택홀(39)을 포함한 제 2 절연층(38)상에 전도성 물질(40)을 증착한다.
평탄화 공정을 실시하여 스토리지 노드 콘택홀(39)에 전도성 물질(40)을 매립시켜 제 2 불순물 확산영역(34a)과 전기적으로 연결시킨다.
이어, 전도성 물질(40)을 포함한 제 2 절연층(38)상에 커패시터 하부전극용 물질을 증착한 후, 패터닝하여 상기 전도성 물질(40)과 전기적으로 연결되는 커패시터 하부전극(41)을 형성한다.
이후, RTN(Rapid Thermal Nitridation)공정을 이용하여 상기 커패시터 하부전극(41)의 표면에 5~15Å정도의 두께로 질화막(42)을 형성한다.
이때, 상기 질화막(42)을 형성함에 있어서 RTN공정 이외에 LPCVD(Low Pressure CVD)법으로 형성하는 것이 가능하다.
이어서, 상기 질화막(42)상에 커패시터 유전막으로써 Ta2O5막(43)을 소정의 두께로 증착한다.
이때, 상기 Ta2O5막(43)은 CVD법으로 형성한다.
이후, N2O 가스를 이용한 RTP(Rapid Thermal Process)공정으로 열처리를 실시하면 도 2d에 도시한 바와 같이, 열처리에 의해 상기 질화막(42)이 산화되어 커패시터의 하부전극(41)과 Ta2O5막(43)의 계면에 10~50Å정도의 두께로 SiON막(42a)이 형성된다.
이때, 열처리 온도는 700~850℃의 범위이고, 열처리 온도는 10분 이내에서 진행한다.
또한, RTP공정 대신에 산화 퍼니스에서 H2와 O2가스를 사용한 습식 산화(Wet Oxidation)방법으로 열처리 하는 것이 가능하며, 열처리 온도는 650~750℃의 범위로 설정한다.
또한, 상기 습식 산화 방법 대신에 산화 퍼니스(oxidation furnace)에서 Dry-O2가스를 사용한 건식 산화 방법으로 650~750℃범위내에서 열처리하는 기술을 적용할 수 있다.
또한, UV-O3또는 O3가스를 사용하여 650~750℃범위에서 열처리하는 기술을 적용할 수 있다.
이어서, Ta2O5막(43)상에 커패시터 상부전극(44)을 형성하면 본 발명에 따른 반도체 소자의 커패시터 제조공정이 완료된다.
이상 상술한 바와 같이, 본 발명에 따른 반도체 소자의 커패시터 제조방법은 다음과 같은 효과가 있다.
첫째, N2O가스를 이용하여 열처리를 수행할 경우 열처리 시간을 5분이내로 단축시킬 수 있다.
따라서, 열처리 시간에 의해 비트라인의 물질인 텅스텐이 변형되는 것을 방지할 수 있어 소자의 열화 특성을 개선시킬 수 있다.
둘째, N2O가스를 이용하여 열처리를 실시할 경우, Ta2O5막의 누설전류 특성을 개선시킬 수가 있다.
셋째, 퍼니스에서 Dry-O2나 습식 산화방법으로 700℃부근에서 열처리하더라도 비트라인과 기판과의 인터 디퓨젼 현상이 발생하지 않아 소자의 신뢰성 및 열화특성을 개선시킬 수 있다.

Claims (8)

  1. Ta2O5막을 유전막으로 이용한 커패시터 제조방법에 있어서,
    커패시터 하부전극상에 RTN공정으로 질화막을 형성하는 공정,
    상기 질화막상에 Ta2O5막을 증착한 후, N2O가스를 이용한 RTP공정으로 열처리하여 상기 커패시터 하부전극과 상기 Ta2O5막의 계면에 SiON막을 형성하는 공정,
    상기 Ta2O5막상에 커패시터 상부전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  2. 제 1 항에 있어서, 상기 열처리는 700~850℃범위의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  3. 제 1 항에 있어서, 상기 열처리는 10분 미만으로 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  4. 제 1 항에 있어서, 상기 열처리는 산화 퍼니스에서 H2와 O2가스를 이용한 습식산화 공정을 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  5. 제 1 항에 있어서, 상기 질화막은 상기 열처리를 진행함에 따라 SiON으로 산화되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  6. 제 5 항에 있어서, 상기 습식 산화 공정에 따른 열처리 온도는 650~750℃의 범위를 유지하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  7. 제 1 항에 있어서, 상기 열처리는 UV-O3또는 O3가스를 이용하여 진행하는 것을 포함함을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  8. 제 7 항에 있어서, 상기 열처리는 650~750℃범위의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
KR1019990021421A 1999-06-09 1999-06-09 반도체소자의 커패시터 제조방법 KR20010001924A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990021421A KR20010001924A (ko) 1999-06-09 1999-06-09 반도체소자의 커패시터 제조방법
US09/572,781 US6414348B1 (en) 1999-06-09 2000-05-17 Method for fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021421A KR20010001924A (ko) 1999-06-09 1999-06-09 반도체소자의 커패시터 제조방법

Publications (1)

Publication Number Publication Date
KR20010001924A true KR20010001924A (ko) 2001-01-05

Family

ID=19591179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021421A KR20010001924A (ko) 1999-06-09 1999-06-09 반도체소자의 커패시터 제조방법

Country Status (2)

Country Link
US (1) US6414348B1 (ko)
KR (1) KR20010001924A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
JP4011870B2 (ja) 2001-08-09 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
JPH0794678A (ja) * 1993-06-28 1995-04-07 Yasuo Tarui キャパシタおよびその形成方法
KR980012500A (ko) * 1996-07-23 1998-04-30 김광호 반도체장치의 커패시터 제조방법
JPH10200074A (ja) * 1996-04-10 1998-07-31 United Microelectron Corp 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794678A (ja) * 1993-06-28 1995-04-07 Yasuo Tarui キャパシタおよびその形成方法
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
JPH10200074A (ja) * 1996-04-10 1998-07-31 United Microelectron Corp 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法
KR980012500A (ko) * 1996-07-23 1998-04-30 김광호 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
US6414348B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US5985730A (en) Method of forming a capacitor of a semiconductor device
KR100282413B1 (ko) 아산화질소 가스를 이용한 박막 형성 방법
US6162649A (en) Method of manufacturing ferroelectric memory device
KR100234379B1 (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20010001924A (ko) 반도체소자의 커패시터 제조방법
JP3350478B2 (ja) 半導体素子の製造方法
KR100587088B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100268790B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
KR100355220B1 (ko) 폴리사이드와폴리사이드간의접촉방법
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100209377B1 (ko) 반도체 소자의 캐패시터 제조방법
KR19990050864A (ko) 커패시터 제조방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR100463241B1 (ko) 접착막의 산화를 방지할 수 있는 캐패시터 제조 방법
KR100341847B1 (ko) 반도체 소자의 비트라인 형성방법
KR19990003270A (ko) 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자
JP2000150803A (ja) 半導体装置の製造方法
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR20000027929A (ko) 반도체 소자의 제조 방법
KR19990055182A (ko) 강유전체 캐패시터 형성 방법
KR19980038456A (ko) 반도체 소자의 비트라인 형성방법
KR20030057719A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20010113319A (ko) 반도체 소자의 이중 저장전극 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application