KR100268790B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100268790B1 KR100268790B1 KR1019970030266A KR19970030266A KR100268790B1 KR 100268790 B1 KR100268790 B1 KR 100268790B1 KR 1019970030266 A KR1019970030266 A KR 1019970030266A KR 19970030266 A KR19970030266 A KR 19970030266A KR 100268790 B1 KR100268790 B1 KR 100268790B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- pattern
- tin
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000003860 storage Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 70
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 FERAM(ferroelectric RAM) 캐패시터 제조방법에 관한 것으로, 하부전극으로 Pt막 형성하고 그 상부에 TiN막과 질화막을 형성한 다음, 저장전극 마스크를 이용하여 질화막패턴과 TiN막패턴, Pt막패턴을 형성한 후 강유전체막을 형성하고 후속공정의 플레이트 전극을 형성하여 캐패시터를 형성함으로써 소자의 전기적 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.
Description
본 발명은 반도체 소자의 FERAM(ferroelectric RAM) 캐패시터 제조방법에 관한 것으로, 특히 안정된 하부전극을 형성함에 따라 신뢰성 있는 강유전체막을 형성하여 캐패시터를 형성함으로서 소자의 전기적 특성 및 신뢰성을 향상시키는 기술에관한 것이다.
최근에 전원이 꺼진 상태에서도 데이터 정보를 기억하는 소자 개발에 많은 관심과 연구가 집중적으로 진행중이다.
도 1 은 종래 기술에 따른 반도체 소자의 캐패시터 제조공정도이다.
먼저, 반도체 기판(10) 상부에 절연막(12)을 형성하고 콘택마스크로 식각하여 콘택부분으로 예정되어 노출되는 부분에 콘택홀을 형성한다.
다음, 상기 구조의 전표면에 다결정 실리콘막을 형성하고 전면식각하여 상기 콘택홀을 매립하는 콘택플러그(14)를 형성한다.
그 다음, 상기 구조의 전표면에 확산방지막인 Ti막(16)/TiN막(18)을 형성한 다음, 하부전극으로 Pt막(20)을 형성한다.
다음, 상기 Pt막(20) 상부에 유전체막(22)과 상부전극의 플레이트전극(도시 않됨)을 형성한다.
그 다음, 저장전극 마스크로 상기 절연막(12)이 노출될때 까지 식각하여 상기 플레이트전극패턴과 유전체막(22)패턴, 저장전극패턴 및, 확산방지막패턴을 형성한다.
상기와 같은 종래 기술에 따르면, 고온에서 강유전체막 증착시 Bi 계열물질이 하부전극인 Pt계면과 내부로 확산되어 전극이 버블(bubble)되거나 내부에서 산화반응이 형성되어 전극의 특성을 저하시키며, Bi막, Bi산화막 등이 전극내부에서 뭉쳐져 마치 섬처럼 존재하여 전극의 특성 저하 및 강유전체 박막의 에이징(aging)과 패티그(fatigue)특성을 향상시키는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 하부전극으로 Pt막 형성하고 TiN막과 질화막을 형성한 다음, 저장전극 마스크를 이용하여 질화막패턴과 TiN막패턴, Pt막패턴을 형성한 후 강유전체막을 형성하고 플레이트 전극을 형성하여 캐패시터를 형성함으로써 소자의 전기적 특성 및 신뢰성을 향상시키는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
제1도는 종래 기술에 따른 반도체 소자의 캐패시터 제조공정도.
제2a도 및 제2b도는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도.
〈도면의 주요부분에 대한 부호의 설명〉
10, 20 : 반도체 기판 12, 32 : 절연막
14, 34 : 콘택플러그 16, 36 : Ti막
18, 38, 42 : TiN막 20, 40 : Pt막
22,46 : 유전체막 44 : 질화막
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 반도체 기판 상부에 콘택홀을 구비하는 절연막을 형성하는 공정과, 상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과, 상기 구조의 전표면에 Ti막/TiN막을 형성하는 공정과, 상기 Ti막/TiN막 상부에 Pt막을 형성하는 공정과, 상기 Pt막 상부에 TiN막을 형성하는 공정과, 상기 TiN막 상부에 질화막을 형성하는 공정과, 저장전극 마스크를 이용하여 상기 절연막이 노출될 때까지 식각하여 질화막 패턴과 TiN막패턴, Pt막패턴 및, Ti막/TiN막패턴을 형성하는 공정과, 상기 패턴 상부에 유전체막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.
도 2a 및 도 2b 는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도이다.
먼저, 반도체 기판(30)에 소자분리 절연막(도시 않됨), 게이트산화막(도시 않됨), 게이트전극(도시 않됨) 및 비트라인(도시 않됨)등의 하부 구조물등이 형성되어 있는 전 표면에 절연막(32)을 형성한다.
다음, 상기 절연막(32)을 콘택마스크를 이용하여 식각하여 콘택홀을 형성한다.
그 다음, 상기 콘택홀 구조의 전표면에 일정 두께의 다결정 실리콘막(도시 않됨)을 화학기상증착법으로 형성한 다음, 상기 다결정 실리콘막을 전면 식각하여 상기 콘택홀을 메우는 콘택플러그(34)를 형성한다.
다음, 상기 구조의 전표면에 일정 두께의 티타늄(Ti, 36)/티타늄질화막(TiN, 38)으로 이루어진 확산방지막을 형성한다.
그 다음, 상기 확산방지막 상부에 하부전극의 Pt막(40)을 형성한 다음, TiN막(42)과 질화막(44)을 순차적으로 형성한다.
이 때, 상기 TiN막(42)은 300∼500Å 두께로 형성되며, PVD(Physical Vapor Deposition 이하, PVD)법 또는 CVD(Chemical Vapor Deposition 이하, CVD)법으로 형성된다.
상기 TiN막(42)은 확산방지막과 접착력을 향상시키기 위한 것이다.
또한, 상기 질화막(44)은 15∼25Å 두께로 형성되며, PE-CVD, RTP(rapid thermal process)법으로 형성된다.
이 때, 상기 PECVD법은 500∼700℃에서 형성되며, 상기 RTP법은 700∼900℃에서 형성된다.
다음, 노광마스크를 이용한 사진 식각공정으로 상기 절연막(32)의 상부표면이 노출될 때까지 식각하여 질화막(44)패턴과 TiN막(42)패턴, 하부전극패턴 및 확산방지막(36,38)패턴을 형성한다.(도 2a 참조)
그 다음, 상기 질화막(44)과 TiN막(42), 하부전극 및 확산방지막(36,38)을 제거한 후, 상기 패턴 상부에 유전체막(46)을 형성한다.
이 때, 상기 유전체막(46)은 Bi막, Bi산화막, Bi산화질화막, Bi탈탈늄산화막 중의 하나로 형성된다.
그 다음, 상기 유전체막(46)을 식각마스크로 이용하여 유전체막(46) 패턴을 형성한 다음, 후속공정의 플라티늄(Pt)으로 이루어진 플레이트 전극(도시 않됨)을 형성하여 캐패시터를 형성함으로써 반도체 소자의 신뢰성을 향상시키는 본 발명에따른 캐패시터 제조공정을 완료한다.(도 2b 참조)
상기한 바와 같이 본 발명에 따른 반도체 소자의 제조방법은 하부전극으로 Pt막 형성하고 TiN막과 질화막을 형성한 다음, 저장전극 마스크를 이용하여 질화막패턴과 TiN막패턴, 하부전극패턴을 형성한 후 상기 패턴 상부에 강유전체막을 형성하여 캐패시터를 형성함으로써 비트라인에 인가되는 펄스에 따른 에이징(aging)과 패티그(fatigue)를 저하시켜 소자의 전기적 특성 및 신뢰성을 향상시키는 이점이 있다.
Claims (8)
- 반도체 기판 상부에 콘택홀을 구비하는 절연막을 형성하는 공정과, 상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과, 상기 구조의 전표면에 Ti막/TiN막을 형성하는 공정과, 상기 Ti막/TiN막 상부에 Pt막을 형성하는 공정과, 상기 Pt막 상부에 TiN막을 형성하는 공정과, 상기 TiN막 상부에 질화막을 형성하는 공정과, 저장전극 마스크를 이용하여 상기 절연막이 노출될 때까지 식각하여 질화막 패턴과 TiN막패턴, Pt막패턴 및, Ti막/TiN막패턴을 형성하는 공정과, 상기 패턴 상부에 유전체막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 Pt막 상부의 TiN막은 300∼500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 Pt막 상부의 TiN막은 PVD법 또는 CVD법으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 질화막은 15∼25Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 질화막은 PECVD, RTP법으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제5항에 있어서, 상기 PECVD법은 500∼700℃ 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제5항에 있어서, 상기 RTP법은 700∼900℃에서 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 유전체막은 Bi막, Bi산화막, Bi산화질화막, Bi탈탈늄산화막 중의 하나로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030266A KR100268790B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030266A KR100268790B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006044A KR19990006044A (ko) | 1999-01-25 |
| KR100268790B1 true KR100268790B1 (ko) | 2000-10-16 |
Family
ID=19513008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030266A KR100268790B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268790B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220048614A (ko) | 2020-10-13 | 2022-04-20 | 유진하이텍(주) | 통기성과 내구성이 우수한 합성수지 직물지 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100561839B1 (ko) * | 2001-11-10 | 2006-03-16 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629461A (ja) * | 1992-07-08 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置のキャパシタ構造およびその製造方法 |
| JPH08172168A (ja) * | 1994-12-20 | 1996-07-02 | Sony Corp | 強誘電体不揮発性記憶装置 |
-
1997
- 1997-06-30 KR KR1019970030266A patent/KR100268790B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629461A (ja) * | 1992-07-08 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置のキャパシタ構造およびその製造方法 |
| JPH08172168A (ja) * | 1994-12-20 | 1996-07-02 | Sony Corp | 強誘電体不揮発性記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220048614A (ko) | 2020-10-13 | 2022-04-20 | 유진하이텍(주) | 통기성과 내구성이 우수한 합성수지 직물지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006044A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8580666B2 (en) | Methods of forming conductive contacts | |
| KR100436058B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100278714B1 (ko) | 실리콘에 대한 귀금속 전극 콘택트를 위한방법, 물질 및 구조 | |
| KR100328450B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100458084B1 (ko) | 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100300868B1 (ko) | 질소가함유된확산장벽막을이용한강유전체캐패시터형성방법 | |
| KR100268790B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100399886B1 (ko) | 반도체 메모리 소자의 커패시터 형성 방법 | |
| KR100293720B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| KR100231597B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100326242B1 (ko) | 반도체장치의커패시터형성방법 | |
| KR100291181B1 (ko) | 강유전체메모리소자제조방법 | |
| KR100268789B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR0180786B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100321692B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| KR100463241B1 (ko) | 접착막의 산화를 방지할 수 있는 캐패시터 제조 방법 | |
| KR100326243B1 (ko) | 래치업방지를위한씨모스트랜지스터형성방법 | |
| KR20010004973A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010001924A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100335398B1 (ko) | 강유전체 램의 캐패시터 제조방법 | |
| KR19990021584A (ko) | 반도체 장치의 전하 저장 전극 형성 방법 | |
| KR100349642B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |