KR100300868B1 - 질소가함유된확산장벽막을이용한강유전체캐패시터형성방법 - Google Patents

Abstract

본 발명은 강유전체 박막의 손상을 방지할 수 있는 강유전체 캐패시터 형성 방법에 관한 것으로, 본 발명은 종래의 TiO₂및 SiO₂막으로 이루어지는 제1 확산장벽막이 외부로부터의 수소 침투를 확실하게 막지 못하는 문제점을 극복하기 위하여 수소의 확산을 비교적 잘 막아주는 Si₃N₄막 또는 SiON막으로 제2 확산장벽막을 형성함으로써 강유전체 박막의 손상을 방지하는 방법을 제공한다.

Description

질소가 함유된 확산장벽막을 이용한 강유전체 캐패시터 형성 방법{Method for forming ferroelectric capacitor by using diffusion barrier containing nitrogen}

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, FeRAM(Ferroelectric RAM)의 강유전체 캐패시터를 이루는 강유전체 박막의 손상을 방지할 수 있는 강유전체 캐패시터 형성 방법에 관한 것이다.

FeRAM(Ferroelectric RAM)은 트랜지스터, 비트라인, 강유전체 박막을 갖는 강유전체 캐패시터를 포함하는데, 이러한 강유전체 캐패시터에서 강유전체 박막의 손상을 방지하기 위한 확산방지막으로 TiO₂및 SiO₂가 사용한다.

이하 도1을 참조하여 종래 기술에 따라 형성된 FeRAM의 형성 방법 및 그 문제점을 설명한다.

먼저, 실리콘 기판(10) 상부에 필드산화막(11)을 형성하여 소자형성영역과 필드영역을 분리한다. 그리고, 소자형성영역에 게이트 산화막(12), 게이트 전극을 이루는 폴리실리콘막(13), 소스 또는 드레인 영역(표시되지 않음)을 형성하여 트랜지스터를 완성한다. 트랜지스터 형성이 완료된 후 층간절연을 위하여 IPO(inter poly oxide)막(14)을 형성하고, 제1 IPO막(14)을 선택적으로 식각하여 콘택홀을 형성한 다음, 콘택홀 내에 트랜지스터의 소스 또는 드레인 영역과 콘택되는 폴리실리콘 플러그(17)를 형성한다. 그리고, 금속확산 방지막으로 Ti막(18), TiN막(19)을 형성한 후 하부전극으로 백금막(20), 강유전체 박막(21)을 차례로 형성한 다음, 강유전체 박막(21) 및 백금막(20)을 패터닝한다. 이어서, 강유전체 박막(21) 상에 확산장벽막으로 TiO₂막(22) 및 SiO₂막(23)을 적층한 후 SiO₂막(23) 및 TiO₂막(22)을 선택적으로 식각하여 강유전체 박막(21)을 오픈시키는 패턴을 형성한다. 다음으로, 노출된 강유전체 박막(21)에 콘택되는 상부전극(24)을 형성하여 FeRAM을 완성한다.

상기 TiO₂막(22)은 SiO₂막(22) 증착시 수소에 의한 강유전체 박막(21)의 특성 저하(degradation)와 열에 따른 스트레스(stress)로 강유전체 박막(21)이 손상되는 것을 방지하기 위하여 형성된다. 그러나, TiO₂막을 SBT 강유전체 박막의 확산장벽막으로 사용할 경우, SBT 강유전체 박막 내의 산소와 SBT 구성원소(Sr, Bi, Ta)의 결합 에너지가 TiO₂의 결합에너지 보다 작기 때문에 열처리 공정에 의하여 산소가 활성화되면 TiO₂막 쪽으로 산소가 확산되어 강유전체 박막이 비화학정량(non-stoichiometry) 상태로 된다. 또한, Ti의 원자 반경이 작기 때문에 Ti이 단일 원소로 존재할 경우, Ti은 강유전체 박막 내부로 침투되어 강유전체 박막의 결함을 유발시켜 전기적 특성을 악화시키고 또한 박막을 파괴시킨다. 그리고 외부의 산화막 형성시 수소(hydrogen)가 TiO₂로 유입되어서 TiO₂의 산소(Oxygen)와 반응해서 외부로 확산하기 때문에 강유전체 박막의 조성을 균일하게 유지하기가 어렵다.

상기와 같은 문제점을 해결하기 위한 본 발명은, 강유전체 박막의 손상을 방지할 수 있는 강유전체 캐패시터 형성 방법을 제공하는데 그 목적이 있다.

도1은 종래 기술에 따라 형성된 FeRAM 단면도.

도2a 내지 도2d는 본 발명의 일실시예에 따른 FeRAM의 강유전체 캐패시터 형성 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

30: 실리콘 기판 31: 필드 산화막

32: 게이트 산화막 33: 폴리실리콘막

34: 제 1IPO막 35: 비트라인

36: 제2 IPO막 37: 폴리실리콘 플러그

38: Ti막 39: TiN막

40: 강유전체 박막 41: 제1 백금전극

42: SiO₂막 43 : TiO₂막

44: 질화막 45: 제2 백금전극

상기 목적을 달성하기 위한 본 발명은, 하부전극, 강유전체 박막, 상부전극으로 이루어지는 강유전체 캐패시터 형성 방법에 있어서, 하부전극 및 강유전체 박막 패턴 형성이 완료된 전체 구조 상에 TiO₂, Ta₂O₅또는 SrTiO₃중 어느 하나와 실리콘 산화막의 적층구조로 이루어지는 제1 확산장벽막을 형성하는 제1 단계; 상기 제1 확산장벽막 상에 질소가 포함된 절연막으로 이루어지는 제2 확산장벽막을 형성하는 제2 단계; 상기 제2 확산장벽막 및 상기 제1 확산장벽막을 선택적으로 식각하여 상기 강유전체 박막을 노출시키는 제3 단계; 및 상기 강유전체 박막과 접하는 상부전극을 형성하는 제4 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.

본 발명은 종래의 TiO₂및 SiO₂막으로 이루어지는 제1 확산장벽막이 외부로부터의 수소 침투를 확실하게 막지 못하는 문제점을 극복하기 위하여, 제1 확산장벽막 상에 수소의 확산을 비교적 잘 막아주는 Si₃N₄막 또는 SiON막으로 제2 확산장벽막을 형성함으로써 강유전체 박막의 손상을 방지하는데 그 특징이 있다.

이하, 첨부된 도면을 도2a 내지 도2d를 참조하여 본 발명의 일실시예를 상세히 설명한다.

먼저 도2a에 도시된 바와 같이, 실리콘 기판(30) 상에 필드산화막(31)을 형성하여 소자형성영역과 필드영역을 분리한다. 이어서, 소자형성영역에 게이트 산화막(32), 게이트 전극을 이루는 폴리실리콘막(33), 소스·드레인 영역(도시하지 않음)으로 이루어지는 트랜지스터를 완성한다. 트랜지스터 형성이 완료된 후 층간절연을 위하여 제1 IPO(inter poly oxide)막(34)을 형성하고, 제1 IPO막(34)을 선택적으로 식각하여 콘택홀을 형성한다. 다음으로, 콘택홀 내에 트랜지스터의 소스 또는 드레인 영역과 콘택되는 플러그를 형성하기 위하여, 전체 구조 상에 폴리실리콘막을 형성하고 화학적기계적 연마(chemical mechanical polishing) 공정을 실시하여 평탄화를 이루고, 콘택홀 내에만 폴리실리콘막을 잔류시켜 폴리실리콘 플러그(37)를 형성한다. 이어서, 폴리실리콘 플러그(37) 상에 장벽금속막인 Ti막(38), TiN막(39)을 형성하고, 제1 백금전극(41)을 형성한 다음, 스핀도포, MOCVD(metal organic CVD), LSMCD( Liquid source mist chemical deposition) 등과 같은 다양한 증착 방법으로 1000Å 내지 2500Å의 두께의 SBT 강유전체 박막(41)을 형성하고, SBT 강유전체 박막(41), 제1 백금전극(41), TiN막(39), Ti막(38)을 선택적으로 식각한다.

다음으로, 도2b에 도시된 바와 같이, 층덮힘(step coverage) 특성이 우수한 CVD(Chemical Vapor Deposition) 방법으로 TiO₂막(42)을 형성한다. 또한 TiO₂막(42)의 특성을 향상시키기 위하여 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition)을 사용하기도 하며, 이 경우 플라즈마 전력은 80W 내지 200W로 설정한다. 한편, TiO₂막(42)을 대신하여 Ta₂O₅막 또는 SiTiO₃막을 형성할 수도 있다.

이어서, TiO₂막(42)을 결정화시키고, 강유전체박막(41)의 손상 및 파괴를 줄이기 위해 급속열처리(rapid thermal process) 공정을 실시하고, TiO₂막(42) 상에 400 Å 내지 600 Å 두께의 SiO₂막(43)을 저압화학기상증착법(low pressure chemical vapor deposition)으로 형성한다.

다음으로, SiO₂막(43) 상에 바로 상부금속을 형성하는 종래 기술과 달리 본 발명에서는 도2c에 도시된 바와 같이, 추후 진행되는 공정에서 산화막으로부터의 수소의 침투를 방지하기 위하여 SiO₂막(43) 상에 Si₃N₄막(44) 또는 SiON막을 얇게 증착 한다. 이때, Si₃N₄막(44)은 플라즈마 화학기상증착법 또는 저압화학기상증착법을 이용하여 650 ℃ 내지 800 ℃ 온도에서 SiH₄, Si₂H₆, SiH₂Cl₂등의 Si 계열 가스를 80 sccm 내지 200 sccm 주입하고 700 sccm 내지 1000 sccm의 유량을 NH₃가스를 주입하여 형성한다.

다음으로 도 2d에 도시한 바와 같이 Si₃N₄막(33), SiO₂막(43), TiO₂막(42)을 차례로 식각하여 SBT 강유전체막(41)을 노출시키고, 강유전체 박막(41)과 접하는 제2 백금전극(45)을 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은, 종래의 TiO₂막 및SiO₂막으로 이루어지는 확산장벽막 상에 Si₃N₄막 또는 SiON막을 형성하여 후속으로 진행되는 고온 열처리 공정에서 강유전체 박막의 손상을 방지할 수 있어 강유전체 박막의 피로도(fatigue)를 줄일 수 있다. 따라서, 공정상의 마진 향상 및 소자의 신뢰성을 향상시킬 수 있다.

Claims (2)

1. 하부전극, 강유전체 박막, 상부전극으로 이루어지는 강유전체 캐패시터 형성 방법에 있어서,

   하부전극 및 강유전체 박막 패턴 형성이 완료된 전체 구조 상에 TiO₂, Ta₂O₅또는 SrTiO₃중 어느 하나와 실리콘 산화막의 적층구조로 이루어지는 제1 확산장벽막을 형성하는 제1 단계;

   상기 제1 확산장벽막 상에 질소가 포함된 절연막으로 이루어지는 제2 확산장벽막을 형성하는 제2 단계;

   상기 제2 확산장벽막 및 상기 제1 확산장벽막을 선택적으로 식각하여 상기 강유전체 박막을 노출시키는 제3 단계; 및

   상기 강유전체 박막과 접하는 상부전극을 형성하는 제4 단계

   를 포함하는 강유전체 캐패시터 형성 방법.
2. 제 1 항에 있어서,

   상기 제2 확산장벽막은 Si₃N₄또는 SiON막인 것을 특징으로 하는 강유전체 캐패시터의 형성 방법.

Images