KR100399886B1

KR100399886B1 - 반도체 메모리 소자의 커패시터 형성 방법

Info

Publication number: KR100399886B1
Application number: KR10-1998-0026553A
Authority: KR
Inventors: 유용식
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-07-02
Filing date: 1998-07-02
Publication date: 2004-02-11
Also published as: US6235542B1; TW429597B; KR20000007293A; JP2000068469A

Abstract

본 발명은 플라티늄 하부전극위에 SBT 박막을 증착한 다음, SBT/Pt/Ti 박막을 소정부위 외에 식각한다. 그리고, 절연막을 증착하기 전에 화학기상증착방법을 사용하여 SrTiO3 박막을 300-550℃에서 증착하여 SBT 박막을 완전히 둘러싸게 하여, SBT 박막을 화학적, 열적으로 안정화시켜 후속 열공정에서 SBT 박막의 Bi 휘발을 억제하여 강유전성 박막의 이력특성을 개선시킬 수 있고, 절연막과 SBT 막과의 화학반응을 방지하여 누설전류 특성이 우수한 박막을 얻음으로써 비휘발성 메모리 소자의 신뢰성을 향상시킨다.

Description

반도체 메모리소자의 커패시터 형성방법

본 발명은 반도체 메모리소자의 커패시터 형성방법에 관한 것으로, 특히 SBT와 같은 강유전체를 사용하는 커패시터 형성방법에 관한 것이다.

SrBi2Ta2O9(SBT)와 같은 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며, 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리소자에 응용하는 기술이 실현되고 있다. 강유전체 박막을 비휘발성 메모리소자로 사용하는 경우, 인가하는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고, 전기장을 제거하였을 때 남아 있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.

SBT와 같은 강유전 박막은 기존의 반도체 공정과 호환성을 갖고 있어 비휘발성 메모리소자로 응용하기 위해 많은 연구가 진행되고 있다. 이러한 SBT 캐패시터 형성방법을 도 1a 내지 도 1d를 참조하여 설명하면, 먼저 도 1a와 같이 실리콘기판(1)상에 산화막(2)과 Ti막(3), Pt막(4), SBT박막(5) 및 Pt박막(6)을 차례로 형성한 후, 도 1b와 같이 SBT/Pt막을 선택적으로 식각한다.

이어서 도 1c와 같이 기판 전면에 ILD(Inter Level Dielectric) 박막으로 SOG(SiO2)(7)를 증착하고 선택적으로 식각한 후, 도 1d와 같이 기판 상부에 금속층(8)으로서 알루미늄을 증착하고 그위에 TiN(9)을 증착하고 패터닝하여 금속배선을 형성하는 것이다.

그러나 상기 공정은 규소절연막 증착중, 그리고 SBT/Pt 식각후에 SBT 박막의 이력특성과 누설전류 특성들이 열화되는 문제를 가지고 있다. 이러한 현상은 아직까지 설명이 충분치 않지만 박막의 브레이크다운후에 SBT 박막내에 검은 부분들이 존재하는 것으로 보아 SBT 박막내에 전도성 경로가 존재하는 것으로 인식되고, 이러한 현상은 열공정 또는 식각공정중 SBT 박막중의 의 Bi원소의 휘발이나 식각시 SBT 박막의 손상등으로 설명하고 있다.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, SBT 증착후에 화학적, 구조적으로 안정한 SrTiO3를 저온증착하여 강유전막의 확산방지막으로 사용함으로써 후속 열공정에서 SBT박막중의 Bi원소의 휘발을 막고, SBT박막의 구속조건을 만들어 SBT박막의 결정성과 미세구조를 제어하여 누설전류 특성이 우수한 박막을 얻는 방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1d는 종래 기술에 의한 SBT강유전체를 이용한 반도체 메모리장치의 커패시터 형성방법을 도시한 공정순서도,

도 2a 내지 도 2e는 본 발명에 의한 SBT강유전체를 이용한 반도체 메모리장치의 커패시터 형성방법을 도시한 공정순서도.

*도면의 주요부분에 대한 부호의 설명*

11.실리콘 기판

12.절연층

13.Ti(또는 Ta)막

14.커패시터 하부전극

15.SrBi2TaO9 강유전막

16.SrTiO3막

17.커패시터 상부전극

18.절연막

19.확산방지막

20.금속배선

상기 목적을 달성하기 위한 본 발명은 플라티늄 하부전극위에 SBT 박막을 증착한 다음, SBT/Pt/Ti 박막을 소정부위 외에 식각한다. 그리고, 절연막을 증착하기 전에 화학기상증착방법을 사용하여 SrTiO3 박막을 300∼550℃에서 증착하여 SBT 박막을 완전히 둘러싸게 하여, SBT 박막을 화학적, 열적으로 안정화시켜 후속 열공정에서 SBT 박막의 Bi 휘발을 억제하여 강유전성 박막의 이력특성을 개선시킬 수 있고, 절연막과 SBT 막과의 화학반응을 방지하여 누설전류 특성이 우수한 박막을 얻음으로써 비휘발성 메모리 소자의 신뢰성을 향상시킨다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명에 의한 반도체 소자의 캐페시터 형성방법을 도 2a 내지 도 2e에 도시하였다.

도 2a를 참조하면, 실리콘 기판(11) 위에 통상의 공정을 통해 트랜지스터를 형성한 다음, 기판 전면에 층간절연막(12)을 증착하고, 그위에 티타늄(Ti)막(13)을 100∼1000Å 증착 한 다음, 커패시터 하부전극 형성을 위해 Pt(14)을 1000∼5000Å 증착한 후, 산소분위기에서 500∼700℃에서 10∼60분동안 관상열처리한다. 이어서 Pt막(14) 상부에 SBT막(15)을 스핀 코팅방법으로 800∼1200Å 증착한 다음 160∼180℃에서 1∼5분 동안, 그리고 260∼280℃에서 1∼5분 동안 2회에 걸쳐 건조시킨 다음, 급속 열처리장치에서 600∼800℃의 산소분위기내에서 10∼60초간 열처리를 실시한 후, 다시한번 동일한 방법으로 SBT막을 800∼1200℃ 증착하고, 160∼180℃에서 1∼5분 동안, 그리고 260∼280℃에서 1∼5분 동안 2회에 걸쳐 건조시킨 다음, 급속 열처리장치에서 700∼800℃의 산소분위기내에서 16∼60초간 열처리를 실시한후 다시 관상열처리장치에서 산소분위기 700∼800℃, 10∼60분간 열처리를 실시하여 SBT강유전 박막(15)을 완성한다.

도 2b를 참조하면, 포토마스크 및 건식 비등방성식각법을 이용하여 상기 SBT/Pt/Ti막(15,14,13)의 소정부분을 선택적으로 제거하여 커패시터 형성부위에만 남긴다.

도 2c를 참조하면, 기판 전면에 SBT강유전막(15)중의 Bi원소의 휘발을 막기 위해 화학기상 증착법으로 300∼550℃에서 SrTiO3막(16)을 증착한다.

도 2d를 참조하면, 포토마스크 및 건식식각 공정을 거쳐 상기 SrTiO3막(16)을 선택적으로 식각하여 상기 SBT박막패턴(15) 상부를 노출시킨 후, 커패시터 상부 전극 형성을 위해 Pt(17)을 기판 전면에 1000∼3000Å 증착한다.

도 2e를 참조하면, 상기 Pt막(17)을 소정패턴으로 패터닝하여 상기 SBT박막(15)상부에 커패시터 상부전극을 형성한 후, 기판 전면에 절면막(18)으로서, 예컨대 실리콘산화막을 증착하고 평탄화 시킨다. 이어서 커패시터 상부전극(17)과 기판 소정부분에 형성된 실리콘 접합영역간의 금속 배선을 위하여 상기 절연막(17)의 소정부위를 포토마스크 및 건식 비등방성 식각법을 이용하여 선택적으로 식각하여 상기 실리콘 접합영역을 노출시키는 콘택홀을 형성 한 다음, 상기 콘택홀을 포함한 기판 전면에 금속과 실리콘 기판간의 상호확산 방지하기 위하여 확산방지금속막(19)을 증착하고 연속해서 콘택홀이 매립되도록 금속막(20)을 증착한 후, 이를 포토마스크 및 건식 비등방성식각법을 이용하여 패터닝함으로써 반도체 메모리장치의 커패시터를 완성한다.

본 발명의 다른 실시예로서, 상기 Ti막(13) 대신에 탄탈늄막(Ta)을 사용할 수도 있다.

또한, 상기 실시예에서는 Pt하부전극과 SBT박막을 증착하고 패터닝한 후 SrTiO3를 증착하고 나서 Pt상부전극을 형성하였으나, Pt하부전극과 SBT박막 및 Pt상부전극을 차례로 형성하고 패터닝한 다음 SrTiO3를 증착할 수도 있다.

본 발명에 의하면, SrTiO3박막을 SBT막 주위에 증착함으로써 SBT 박막을 화학적, 열적으로 안정화시켜 SBT막으로부터 Bi원소의 휘발을 억제하여 강유전성 박막의 이력특성을 개선시킬 수 있고, 절연막과 SBT막과의 화학반응을 방지하여 누설 전류 특성이 우수한 박막을 얻게 되어 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims

반도체 기판 상에 커패시터 하부전극층과 SBT 강유전박막을 차례로 형성하는 단계;

상기 SBT 강유전박막 및 하부전극층을 패터닝하는 단계;

기판 전면에 SrTiO₃을 증착하여 패터닝된 상기 SBT 강유전박막의 상부 및 측벽을 둘러싸게 하는 단계;

상기 SBT 강유전박막 상부의 SrTiO₃막을 선택적으로 식각하여 커패시터 상부 전극 형성 영역을 정의하는 단계; 및

상기 SBT 강유전박막 상부의 상기 정의된 영역에 커패시터 상부전극을 형성하는 단계

를 포함하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 커패시터 하부전극층 형성 전에 상기 반도체 기판 상에 하부전극층과 그 하지층간의 접착력 향상을 위한 접촉막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리소자의 커패시터 형성방법.
제2항에 있어서,

상기 접촉막을 Ti 또는 Ta를 증착하여 형성하는 반도체 메모리소자의 커패시터 형성방법.
제2항에 있어서,

상기 접촉막을 100-1000Å 두께로 형성하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 커패시터 하부전극층은 Pt를 1000∼5000Å 증착하여 형성하는 것을 특징으로 하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 하부전극층 형성후, 산소분위기에서 500∼700℃에서 10∼60분동안 관상 열처리하는 단계가 더 포함되는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 SBT 강유전박막을 스핀 코팅방법으로 증착하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 SBT 강유전박막을 증착하는 단계가

SBT를 1차로 800∼1200Å 증착하는 공정과,

열처리를 통해 상기 1차 증착된 SBT박막을 건조시키고 급속 열처리를 실시하는 공정,

SBT를 2차로 800-1200Å 증착하는 공정,

열처리를 통해 상기 2차 증착된 SBT박막을 건조시키고 급속 열처리를 실시하는 공정, 및

관상열처리장치에서 열처리를 실시하는 공정으로 이루어지는 반도체 메모리 소자의 커패시터 형성방법.
제8항에 있어서,

상기 1차로 SBT를 증착하는 공정후에 행해지는 열처리가 2회의 열처리공정으로 이루어지는 반도체 메모리소자의 커패시터 형성방법.
제9항에 있어서,

상기 2회의 열처리가 160∼180℃에서 1∼5분 동안 행하는 열처리공정과, 260∼280℃에서 1∼5분 동안 행하는 열처리공정으로 이루어지는 반도체 메모리소자의 커패시터 형성방법.
제8항에 있어서,

상기 급속 열처리는 산소분위기 700∼800℃에서 10∼60초간 실시하는 반도체 메모리소자의 커패시터 형성방법.
제8항에 있어서,

상기 관상열처리장치에서의 열처리를 산소분위기 700∼800℃에서 10∼60분간 실시하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

SrTiO3를 300∼550℃에서 500∼2000Å 증착하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 커패시터 상부전극으로 Pt를 1000∼3000Å 증착하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 SrTiO3를 SBT강유전막중의 Bi원소가 휘발되는 것을 막기 위해 형성하는 반도체 메모리소자의 커패시터 형성방법.
제1항에 있어서,

상기 커패시터 상부전극 형성단계후에 기판 전면에 절면막을 형성하는 단계와, 상기 절연막의 소정부위를 선택적으로 식각하여 상기 기판의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 기판 전면에 확산방지금속막과 금속막을 차례로 증착하는 단계가 더 포함되는 반도체 메모리소자의 커패시터 형성방법.