JP6233547B1 - 化合物半導体デバイス - Google Patents

化合物半導体デバイス Download PDF

Info

Publication number
JP6233547B1
JP6233547B1 JP2017521606A JP2017521606A JP6233547B1 JP 6233547 B1 JP6233547 B1 JP 6233547B1 JP 2017521606 A JP2017521606 A JP 2017521606A JP 2017521606 A JP2017521606 A JP 2017521606A JP 6233547 B1 JP6233547 B1 JP 6233547B1
Authority
JP
Japan
Prior art keywords
passivation film
gate electrode
electrode
field plate
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017521606A
Other languages
English (en)
Other versions
JPWO2018078894A1 (ja
Inventor
佐々木　肇
肇 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority claimed from PCT/JP2017/000453 external-priority patent/WO2018078894A1/ja
Application granted granted Critical
Publication of JP6233547B1 publication Critical patent/JP6233547B1/ja
Publication of JPWO2018078894A1 publication Critical patent/JPWO2018078894A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

基板（１）上に半導体層（２，３）が形成されている。半導体層（３）上にゲート電極（４）、ソース電極（５）及びドレイン電極（６）が形成されている。第１のパッシベーション膜（７）がゲート電極（４）及び半導体層（３）を覆っている。ソースフィールドプレート（９）が第１のパッシベーション膜（７）上に形成され、ソース電極（５）からゲート電極（４）とドレイン電極（６）との間まで延びている。第２のパッシベーション膜１０）が第１のパッシベーション膜（７）及びソースフィールドプレート（９）を覆っている。第１のパッシベーション膜（７）は、少なくともゲート電極（４）とドレイン電極（６）との間に形成された電気抵抗率が１．０Ω・ｃｍ〜１０１０Ω・ｃｍの準導電性薄膜（８）を有する。

Description

本発明は、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い化合物半導体デバイスに関する。
ＭＥＳ−ＦＥＴ又はＨＥＭＴなどの電界効果トランジスタとして化合物半導体デバイスが用いられている（例えば、特許文献１〜６参照）。デバイスが過酷な環境下に曝され、高エネルギー粒子が入射して、パッシベーション膜、ソースフィールドプレート、デバイスの活性領域を通過し基板まで達する場合がある。この時、高エネルギー粒子が通過した軌跡周辺に多量の電子・正孔対が発生し、材料の易動度、再結合速度、印加電圧に応じて拡散、再結合する。
日本特開平０２−１１３５３８号公報 日本特開２００６−２５３６５４号公報 日本特開２００８−２４３９４３号公報 日本特開２０１０−６７６９３号公報 日本特開２０１１−２４３６３２号公報 日本特開２０１５−１７０８２１号公報
ソースフィールドプレートのドレイン電極側の端部とＡｌＧａＮチャネル層との間に高い電界がかかる。このため、高エネルギーの粒子が入射してパッシベーション膜内に多量の電子・正孔対が発生すると、その部分に導通パスが形成されて破壊に至る。または、半導体内に発生した電子・正孔対の拡散、再結合過程で半導体表面付近の正孔濃度が上昇し、電位の上昇又は正孔電流の増加を引き起こし破壊に至るか、又は劣化し易いという問題があった。同様に、ゲート電極のドレイン電極側の端部とＡｌＧａＮチャネル層との間にも高い電界がかかり、破壊又は劣化しやすいという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い化合物半導体デバイスを得るものである。
本発明に係る化合物半導体デバイスは、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜とを備え、前記第１のパッシベーション膜は、少なくとも前記ゲート電極と前記ドレイン電極との間に形成された、強相関電子系材料を有し、前記強相関電子系材料は、高エネルギー粒子が入射した際に導電性材料に相転移することを特徴とする。
本発明では、第１のパッシベーション膜は、少なくともゲート電極とドレイン電極との間に形成された電気抵抗率が１．０Ω・ｃｍ〜１０１０Ω・ｃｍの準導電性薄膜を有する特徴により、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難いという効果が得られる。
本発明の実施の形態１に係る化合物半導体デバイスを示す断面図である。 比較例に係る化合物半導体デバイスを示す断面図である。 本発明の実施の形態２に係る化合物半導体デバイスを示す断面図である。 本発明の実施の形態３に係る化合物半導体デバイスを示す断面図である。
本発明の実施の形態に係る化合物半導体デバイスについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る化合物半導体デバイスを示す断面図である。ＳｉＣ基板１上にＧａＮバッファ層２が形成されている。ＧａＮバッファ層２上にＡｌＧａＮチャネル層３が形成されている。ＡｌＧａＮチャネル層３上にゲート電極４、ソース電極５及びドレイン電極６が形成されている。
第１のパッシベーション膜７がゲート電極４及びＡｌＧａＮチャネル層３を覆っている。第１のパッシベーション膜７は、少なくともゲート電極４とドレイン電極６との間に形成された電気抵抗率が１．０Ω・ｃｍ〜１０１０Ω・ｃｍの準導電性薄膜８を有する。
ソースフィールドプレート９が第１のパッシベーション膜７上に形成され、ソース電極５からゲート電極４とドレイン電極６との間まで延びている。ソースフィールドプレート９は、ゲート電極４とドレイン電極６との間の電界を緩和し高電圧動作を可能にし、さらに寄生容量を低減することで高周波特性を向上させる。デバイス全体を保護するために第２のパッシベーション膜１０が第１のパッシベーション膜７及びソースフィールドプレート９を覆っている。
ソース電極５とドレイン電極６との間に電圧を印加し、ゲート電極４に所望のバイアス電圧を印加した状態でゲート電極４に高周波を入力すると、二次元電子ガス１１内の電子が高速で移動し、ドレイン電極６から増幅された高周波電力が得られるアンプとして動作する。
通常、パッシベーション膜は窒化シリコン（ＳｉＮ）で形成され、その原子の組成比はほぼ化学量論的組成（Ｓｉ３Ｎ４）に近く形成されるため絶縁体である。酸化シリコン（ＳｉＯ）を用いた場合も同様である。パッシベーション膜はプラズマＣＶＤ法、Ｃａｔ−ＣＶＤ法（触媒化学気相堆積：Catalytic Chemical Vapor Deposition）、ＡＬＤ法（原子層堆積：Atomic Layer Deposition）、ＰＬＤ法（パルスレーザー堆積法：Pulsed Laser Deposition）などで成膜する場合が多い。プラズマＣＶＤ法で成膜に使用するガスはＳｉＨ４，ＮＨ３，Ｎ２を用いキャリアガスとしてＨ２などを用いる場合が多い。ＡＬＤ法では例えばethylmethylamino silaneなどの有機原料を用いる。ＰＬＤ法ではターゲットにＳｉ基板を用いる場合が多い。プラズマＣＶＤ法の場合、ＳｉＮの組成比はガスの濃度比、成膜時のガス圧力、基板温度、成膜速度、プラズマ強度などにより制御でき、通常はＳｉ３Ｎ４に近くなるように制御し絶縁性を確保している。ＡＬＤ法及びＰＬＤ法でも類似の成膜パラメータを変化させることで組成比を制御する。例えばプラズマＣＶＤ法でＳｉＨ４とＮＨ３の混合ガスを用いた場合、ＳｉＨ４の濃度比を故意に上げることによりＳｉの組成比が高いＳｉリッチなパッシベーション膜を作製することができる。ＳｉリッチなＳｉＮ膜はＳｉが過剰に含まれているため金属性が増し、僅かな導電性、即ち準導電性を示すことになる。これが準導電性薄膜８である。即ち、準導電性薄膜８はＳｉリッチＳｉＮであり、そのＳｉ／Ｎ比率は化学量論的組成比であるＳｉ３Ｎ４の場合の０．７５より大きい。
続いて、本実施の形態の効果を比較例と比較して説明する。図２は、比較例に係る化合物半導体デバイスを示す断面図である。比較例の第１のパッシベーション膜７は準導電性薄膜８を有しない。デバイスに高エネルギー粒子が入射すると第２のパッシベーション膜１０、ソースフィールドプレート９、第１のパッシベーション膜７、ＡｌＧａＮチャネル層３、ＧａＮバッファ層２を通過しＳｉＣ基板１まで達する場合がある。飛来する粒子は重粒子、プロトン、電子、中性子、ミュオンなどであり、１ｋｅＶから１００ＧｅＶ程度のエネルギーを持っている。高エネルギー粒子が通過した軌跡周辺では多量の電子・正孔対が発生する。第１のパッシベーション膜７内で発生した電子・正孔対の束がソースフィールドプレート９からＡｌＧａＮチャネル層３までつながった場合、絶縁性が低下し印加バイアスによりデバイスの破壊に至る。
また、ＡｌＧａＮチャネル層３又はＧａＮバッファ層２で発生した電子・正孔対の正孔は電子よりも易動度が低い。そして、ＡｌＧａＮチャネル層３のバンド構造が表面付近でピンニングされているため、正孔を表面に拡散させやすい。さらに、ソースフィールドプレート９のゼロ電位に引き寄せられ、表面付近に正孔が溜まりやすくなる。蓄積した正孔は過剰電荷収集効果でチャネルを開けるよう作用し、また自らゲート電位に引かれ表面を高密度でドリフトすることで半導体にダメージを与える。
これに対して、本実施の形態では、第１のパッシベーション膜７は、少なくともゲート電極４とドレイン電極６との間に形成された電気抵抗率が１．０Ω・ｃｍ〜１０１０Ω・ｃｍの準導電性薄膜８を有する。高エネルギー粒子の入射で発生した電子・正孔対を準導電性薄膜８により速やかに横方向に拡散させ、縦方向の電流パスの形成を低減して絶縁破壊によるデバイスの破壊を防止することができる。さらに、半導体表面に蓄積した正孔を準導電性薄膜８により広く拡散させ、正孔密度を下げ、ポテンシャルの増加と正孔電流の増加を抑制することができる。よって、本実施の形態に係る化合物半導体デバイスは、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い。
また、準導電性薄膜８は、ソースフィールドプレート９のドレイン電極６側の端部に設けられている。ゲート電極４のドレイン電極６側の端部に設けてもよい。これにより、特に電界が集中すると考えられる箇所の絶縁破壊を防止することができる。ただし、第１のパッシベーション膜７全体を準導電性薄膜８にしてもよい。
また、準導電性薄膜８は第１のパッシベーション膜７の膜厚方向に一様ではなく、準導電性薄膜８とＳｉＮ絶縁膜がラミネート状に積層されている。このため、横方向の導電性は有するが縦方向の導電性はないため、通常のデバイス動作には影響しない。なお、準導電性薄膜８の電気抵抗率が１０５Ω・ｃｍ以上と高い場合、縦方向のリーク成分が小さいため、ラミネート状にする必要はない。従って、膜全体を一様な準導電性薄膜８とすることで第１のパッシベーション膜７の製造が簡単になる。また、照射の瞬間は通常動作しないため、準導電性薄膜８部分でのリークは無視できる。高エネルギー粒子がデバイスの上面より入射する場合に限らず、斜めから入射した場合を含め全方位からの入射粒子に対して上記の効果を奏する。
実施の形態２．
図３は、本発明の実施の形態２に係る化合物半導体デバイスを示す断面図である。本実施の形態では、第１のパッシベーション膜７は、準導電性薄膜８の代わりに、少なくともゲート電極４とドレイン電極６との間に形成された強相関電子系材料１２を有する。強相関電子系材料１２の代表例は、ＶＯ２、ＳｒＴｉＯ３、ＬａＶＯ３、ＳｒＯなどであり、銅酸化物系、Ｆｅ系、Ｍｎ系、超伝導系など多くの強相関を示す材料が報告されている。強相関電子系材料１２は、通常の状態では電子で満たされているにも関わらず、電子同士の相関が強すぎるため自由に動くことができず絶縁性を示すＭＯＴＴ絶縁体である。強相関電子系材料１２に電圧、温度、光などの刺激を与えると導電性材料に相転移することが知られている。強相関電子系材料１２はＰＬＤ法などの通常半導体プロセスで用いる手法で形成、加工することができるため、既存の半導体製造プロセスに組込むことが容易である。
実施の形態１と同様に、高エネルギー粒子が入射するとデバイス内に多量の電子・正孔対が発生する。この時、高エネルギー粒子、発生した電子・正孔対、又はデバイス内の電位の変動の刺激を受けて強相関電子系材料１２が導電性に変化する。デバイス内で発生した電子・正孔対が、導電性に変化した強相関電子系材料１２を流れて拡散することで高密度の蓄積が抑制される。この結果、デバイスの破壊と劣化を防止することができる。
また、強相関電子系材料１２は高エネルギー粒子が入射した瞬間だけ導電性を示すため、通常動作には影響しない。照射の瞬間は通常動作しないため、強相関電子系材料１２部分でのリークは無視できる。
また、強相関電子系材料１２は、ゲート電極４のドレイン電極６側の端部とソースフィールドプレート９のドレイン電極６側の端部に設けられている。これにより、特に電界が集中すると考えられる箇所の絶縁破壊を防止することができる。ただし、第１のパッシベーション膜７全体を強相関電子系材料にしてもよい。また、強相関電子系材料１２の代わりに、ＲｅＲＡＭで用いられる金属酸化物を用いても同様の効果を得ることができる。
実施の形態３．
図４は、本発明の実施の形態３に係る化合物半導体デバイスを示す断面図である。本実施の形態では、ソースフィールドプレート９を厚さ５μｍから１００μｍに厚膜化している。ソースフィールドプレート９の厚さはデバイス特性の向上に無関係のため、通常は製造コストを削減するために厚さは数μｍ以下であり、故意に厚膜化した例はない。
また、厚さが５μｍから１００μｍの厚膜金属１３が第２のパッシベーション膜１０上に形成されている。ソースフィールドプレートを複数段重ねた構造は報告されているが、この厚膜金属１３は他の電極に電気的に接続されていない。なお、ソースフィールドプレート９及び厚膜金属１３の厚さは１０μｍから１００μｍであることが好ましい。
例えば宇宙環境など、高エネルギー粒子が照射される環境では、重粒子の中でも鉄の飛来が最も多く、５０ＭｅＶまでのエネルギーの粒子が多く照射される。このような粒子の飛程は、金などで形成されたソースフィールドプレート９及び厚膜金属１３内において４．２１μｍである。従って、ソースフィールドプレート９及び厚膜金属１３の厚さが５μｍ以上であれば、粒子の通過を防ぐことができる。また、デバイスに与える影響の大きい重粒子であるキセノン（Ｘｅ）を例に計算すると、１ＭｅＶでの飛程は約０．２μｍ、３５ＭｅＶで約５μｍ、４５０ＭｅＶで約２０μｍである。過酷な環境下ではエネルギーが高くなるにつれ照射確率が減ることが知られており、入射した高エネルギー粒子の大多数は厚さ数十μｍのソースフィールドプレート９又は厚膜金属１３内で停止する。一方、厚さが１００μより大きいと製造が難しくなる。
以上説明したように、本実施の形態では、高エネルギー粒子がソースフィールドプレート９又は厚膜金属１３内で停止して半導体に到達しないため、デバイスの破壊と劣化を防止することができる。また、電気的にアイソレーションされた厚膜金属１３内に高エネルギー粒子が入射してもデバイスには影響がない。ソース電極５を介してアースに接続されたソースフィールドプレート９内に高エネルギー粒子が入射しても電荷はアースに流れデバイスには影響がない。
なお、ソースフィールドプレート９の厚膜化と厚膜金属１３の追加はどちらか一方だけ形成してもよく、どちらかが通常の厚みの薄膜でもよい。また、それらの材質として一般的に金が用いられるが、銅、アルミ、ＷＳｉなど通常の半導体プロセスで使用される金属であれば同様の効果を奏する。金属でなくても原子阻止能の高い膜であれば絶縁膜でも有機膜でもよい。
１ ＳｉＣ基板、２ ＧａＮバッファ層、３ ＡｌＧａＮチャネル層、４ ゲート電極、５ ソース電極、６ ドレイン電極、７ 第１のパッシベーション膜、８ 準導電性薄膜、９ ソースフィールドプレート、１０ 第２のパッシベーション膜、１２ 強相関電子系材料、１３ 厚膜金属

Claims (3)

  1. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
    前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、
    前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、
    前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜とを備え、
    前記第１のパッシベーション膜は、少なくとも前記ゲート電極と前記ドレイン電極との間に形成された、強相関電子系材料を有し、
    前記強相関電子系材料は、高エネルギー粒子が入射した際に導電性材料に相転移することを特徴とする化合物半導体デバイス。
  2. 前記強相関電子系材料は、前記ゲート電極の前記ドレイン電極側の端部と前記ソースフィールドプレートの前記ドレイン電極側の端部の少なくとも一方に設けられていることを特徴とする請求項１に記載の化合物半導体デバイス。
  3. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
    前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、
    前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、
    前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜と、
    前記第２のパッシベーション膜上に形成され、厚さが５μｍから１００μｍであり、他の電極に電気的に接続されていない厚膜金属とを備え、
    前記ソースフィールドプレートの厚さは５μｍから１００μｍであることを特徴とする化合物半導体デバイス。
JP2017521606A 2016-10-24 2017-01-10 化合物半導体デバイス Active JP6233547B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016207849 2016-10-24
JP2016207849 2016-10-24
PCT/JP2017/000453 WO2018078894A1 (ja) 2016-10-24 2017-01-10 化合物半導体デバイス

Publications (2)

Publication Number Publication Date
JP6233547B1 true JP6233547B1 (ja) 2017-11-22
JPWO2018078894A1 JPWO2018078894A1 (ja) 2018-10-25

Family

ID=60417512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017521606A Active JP6233547B1 (ja) 2016-10-24 2017-01-10 化合物半導体デバイス

Country Status (2)

Country Link
JP (1) JP6233547B1 (ja)
CN (1) CN109844913B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033041A (ja) * 2007-07-30 2009-02-12 Sharp Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2010070824A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 半導体装置、半導体装置の製造方法およびスイッチ回路
JP2016171197A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
KR100399886B1 (ko) * 1998-07-02 2004-02-11 주식회사 하이닉스반도체 반도체 메모리 소자의 커패시터 형성 방법
US8994035B2 (en) * 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
US20150340483A1 (en) * 2014-05-21 2015-11-26 International Rectifier Corporation Group III-V Device Including a Shield Plate
CN104393048B (zh) * 2014-11-18 2017-03-01 西安电子科技大学 介质调制复合交叠栅功率器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033041A (ja) * 2007-07-30 2009-02-12 Sharp Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2010070824A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 半導体装置、半導体装置の製造方法およびスイッチ回路
JP2016171197A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOU ZHOU, AND SHRIRAM RAMANATHAN: "Heteroepitaxial VO2 thin films on GaN: Structure and metal-insulator transition characteristics", JOURNAL OF APPLIED PHYSICS, vol. Volume 112, JPN6017036005, 12 October 2012 (2012-10-12), US, pages 074114 *

Also Published As

Publication number Publication date
JPWO2018078894A1 (ja) 2018-10-25
CN109844913A (zh) 2019-06-04
CN109844913B (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
JP5611509B2 (ja) フィールドプレートに接続されたソース領域を有する、ワイドバンドギャップ電界効果トランジスタ
JP6004319B2 (ja) 半導体装置および半導体装置の製造方法
TW202137568A (zh) 改良之氮化鎵結構
TW201547018A (zh) 半導體裝置與其之製造方法
WO2006132418A1 (ja) 電界効果トランジスタ
CN102239550A (zh) 场效应晶体管
JP2017183703A (ja) 改良された電子ガス閉込めヘテロ接合トランジスタ
US20090050899A1 (en) High-output diamond semiconductor element
WO2018078894A1 (ja) 化合物半導体デバイス
JP6233547B1 (ja) 化合物半導体デバイス
WO2018078893A1 (ja) 化合物半導体デバイス
Matys et al. Enhancement of channel electric field in AlGaN/GaN multi-nanochannel high electron mobility transistors
JP2016167522A (ja) 半導体装置
CN105895649B (zh) 一种通过改变sab膜质降低cis器件噪声的方法
CN105789297B (zh) 半导体装置
JP2016122767A (ja) 半導体装置及び半導体装置を製造する方法
US20180019334A1 (en) Multilayer passivation of the upper face of the stack of semiconductor materials of a field-effect transistor
US11283021B2 (en) Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles
JP5879805B2 (ja) スイッチング素子及びこれを用いた電源装置
US6531751B1 (en) Semiconductor device with increased gate insulator lifetime
JP2007208036A (ja) 半導体素子
JP2015041651A (ja) 半導体装置及びその製造方法
JP2015072940A (ja) トランジスタおよびその製造方法
CN114220794B (zh) 一种抗单粒子辐射加固的增强型GaN功率器件
JP7386956B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170420

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6233547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250