KR0180786B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR0180786B1
KR0180786B1 KR1019950025648A KR19950025648A KR0180786B1 KR 0180786 B1 KR0180786 B1 KR 0180786B1 KR 1019950025648 A KR1019950025648 A KR 1019950025648A KR 19950025648 A KR19950025648 A KR 19950025648A KR 0180786 B1 KR0180786 B1 KR 0180786B1
Authority
KR
South Korea
Prior art keywords
forming
film
semiconductor substrate
ruthenium
surface oxidation
Prior art date
Application number
KR1019950025648A
Other languages
English (en)
Other versions
KR970013326A (ko
Inventor
박흥락
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950025648A priority Critical patent/KR0180786B1/ko
Priority to US08/699,253 priority patent/US5739049A/en
Priority to JP8220130A priority patent/JPH09121034A/ja
Priority to DE19633689A priority patent/DE19633689B4/de
Publication of KR970013326A publication Critical patent/KR970013326A/ko
Application granted granted Critical
Publication of KR0180786B1 publication Critical patent/KR0180786B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 하부절연층이 형성된 반도체기판의 예정된 부분에 접속되는 하부전극물질인 루테늄막을 형성하고 저장전극마스크를 이용한 식각공정으로 상기 하부전극물질을 식각한 다음, 표면 산화공정으로 루테늄산화막을 일정두께 형성하고 후공정으로 유전체막과 상부전극을 순차적으로 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 개패시터 형성방법
제1도는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 제1실시예에 따른 반도체 소자의 캐패시터 형성공정을 도시한 단면도.
제3도는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21, 41 : 반도체기판 13, 23, 43 : 하부절연층
15, 25, 45 : 콘택홀 17, 29 : 루테늄막
19, 31, 49 : 루테늄산화막 47 : 저저항층
51 : 유전체막
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 초고집적화된 반도체소자에 충분한 정전용량을 확보할 수 있도록 하부전극 및 유전체막을 형성하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, (Eo X Er X A)/ T(단, 상기 Eo 는 진공유전율, 상기 Er은 유전막의 유전율, 상기 A는 캐패시터의 면적 그리고 상기 T는 유전막의 두께)로 표시되는 캐패시터의 정전용량 C를 증가시키기 위하여 유전상수 Er이 높은, 즉 고유전율을 갖는 물질로 유전체막을 형성함으로써 반도체소자의 고집적화를 간으하게 하였다. 이때, 상기 유전체막은 일반적으로 PZT 또는 BST로 형성한다.
그리고, 상기 유전체막을 사용하는 경우, 하부전극은 내산화성이 있는 백금이나 산화성 전도체인 루테늄산화막(RuO2)또는 이리듐산화막(IrO2)으로 형성할 수 있다. 그러나, 상기 백금은 식각공정시 식각이 불가능하여 사용이 불가능하다. 그리고, 상기 루테늄산화막이나 이리듐산화막은 실리콘과의 접촉저항값이 크기 때문에 루테늄산화막과 실리콘확산층과의 전기적 접촉저항을 낮추기 위하여, 하부전극의 중착공정전에 티타늄막/티타늄질화막 적층구조와 같은 저저항층을 형성하여야 한다.
그러나, 상기 저저항층을 형성하는 경우, 후공정에서 형성되는 유전체막과 상기 저저항층이 접촉되어 반도체소자의 절연특성이나 강유전특성을 저하시킬 수 있으며, 그로 인하여 반도체소자의 특성 및 신뢰성이 저하되고 반도체소자의 고집적화가 어렵게 되는 문제점이 있다.
제1도는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
제1도를 참조하면, 반도체기판(41)상부에 하부절연층(43)을 형성한다. 이때, 상기 하부절연층(43)은 소자분리절연막(도시안됨), 게이트전극(도시단됨)또는 비트라인(도시안됨) 등의 구조물을 형성하고 절연물질로 평탄화시켜 형성된 것이다. 그 다음에, 캐패시터 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(41)의 예정된 부분을 노출시키는 콘택홀(45)을 형성한다. 그 다음에, 상기 콘택홀(45)을 통하여 반도체기판(45)에 접속되는 저저항층(47)을 형성한다. 그리고, 그 상부에 하부전극물질(도시안됨)을 형성한다. 그리고, 저장전극마스크(도시안됨)를 이용한 식각공정으로 상기 하부전극물질과 저저항층(45)을 식각함으로써 하부전극(49)을 형성한다. 그리고, 상기 저장전극 표면에 유전체막(51)을 형성한다. 이때, 상기 유전체막(51)은 PZT 또는 BST 로 형성된 것이다.
여기서, 상기 저저항층(45)과 상기 유전체막(51)이 접하는 부분 ⓐ이 발생되어 상기 유전체막의 절연특성을 저하시키고 강유전특성을 저하시켜 반도체소자의 특성 및 신뢰성을 저하시킴으로써 반도체소자의 특성 및 신뢰성을 저하시킴으로써 반도체소자의 고집적화를 가능하게 하는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 종래기술에 따른 저저항층을 생략하여 상기 저저항층과 유전체막이 접하는 부분을 없앰으로써 반도체소자의 절연특성 및 강유전특성을 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명인 반도체 소자의 캐패시터 형성방법의 제1특징은,
콘택홀이 구비된 하부절연층을 반도체기판 상부에 형성하는 공정과,
상기 콘택홀을 통하여 상기 반도체기판에 접속되는 루테늄막을 일정두께 형성하는 공정과,
상기 루테늄막을 산소기체가 함유된 플라즈마분위기에서 산화시키는 표면산화공정과,
후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이상의 목적을 달성하기 위한 본 발명인 반도체소자의 캐패시터 형성방법의 제2특징은,
콘택홀이 구비된 하부절연층을 반도체기판 상부에 형성하는 공정과,
상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정과,
상기 루테늄막을 저장전극마스크를 이용하여 플라즈마 식각하는 공정과,
상기 루테늄막을 산소기체가 함유된 플라즈마분위기에서 산화시키는 표면산화공정과,
후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성공정을 도시한 단면도이다.
제2a도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 소자분리절연막(도시단됨), 게이트전극(도시안됨)또는 비트라인(도시안됨)등의 구조물을 형성하고 플로우가 잘되는 절연물질로 평탄화시켜 형성된 것이다. 그 다음에, 캐패시터 콘택마스크(도시안됨)를 이용한 식각 공정으로 상기 반도체기판(11)의 예정된 부분을 노출시키는 콘택홀(15)을 형성한다. 그리고, 상기 콘택홀(15)을 통하여 상기 반도체기판(11)에 접속되는 루테늄막(17)을 일정두께 형성한다. 이때, 상기 루테늄막(17)은 산화성 전도체로 이리듐막을 사용할 수도 있다. 그리고, 상기 루테늄막(17)은 1000 내지 5000Å두께로 형성된 것이다.
그리고, 상기 루테늄막(17)은 스퍼터링이나 화학기상증착 방법으로 형성된 것이다. 이때, 상기 스퍼터링방법은 루테늄을 타겟(target)으로하여 실시된 것이다. 그리고, 상기 화학기상증착방법은 루테늄을 포함하고 있는 금속유기화합물의 열분해 또는 RuO4를 이용하여 증착되는 것이다.
제2b도를 참조하면, 저장전극마스크(도시안됨)를 이용한 식각공정으로 상기 루테늄막(17)을 식각함으로써 하부전극을 형성한다.
여기서, 상기 식각공정은 CF4, CI2및 Br으로 이루어지는 군으로부터 선택된 식각가스를 플라즈마에 여기시켜 상기 루테늄막(17)을 식각한 것이다.
제2c도를 참조하면, 포면산화공정으로 상기 하부전극(17)의 표면에 루테늄산화막(19)을 일정두께 형성한다. 이때, 상기 루테늄산화막(19)은 100내지 1000Å 두께로 형성된 것이다.
여기서, 상기 표면산화공정은 산소플라즈마, 즉 산소를 이용한 글로우방전(glow discharge)플라즈마를 이용하거나, 오존기체를 이용하여 산화분위기로 하고, 상기 반도체기판(11)의 온도를 400 내지 800℃온도로 가열하여 실시된 것이다. 이때, 상기 루테늄막(17)은 상기 반도체기판(11)과의 접촉부분에 실리사이드를 형성함으로써 접촉저항을 감소시킨다.
후공정에서, 상기 하부전극(17)의 표면에 유전체막(도시안됨)과 상부전극(도시안됨)을 형성한다. 이때, 상기 유전체막은 PZT 또는 BST로 형성된 것이다. 그리고, 상기 상부전극은 상기 하부전극(17)과 같은 루테늄산화막이나 이리 듐 산화막 또는 그와 유사한 전도특성을 갖는 물질로 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법은, 공정을 단순화하면서 반도체소자의 절연특성 및 유전특성을 향상시킬 수 있으며 접촉저항을 감소시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있어 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
제3도는 본 발명에 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
제3도를 참조하면, 반도체기판(21)상부에 하부절연층(23)을 형성한다. 이때, 상기 하부절연층(23)은 소자분리절연막(도시안됨), 게이트전극(도시안됨) 또는 비트라인(도시안됨)등의 구조물을 형성하고 플로우가 잘되는 절연물질로 평탄화시켜 형성된 것이다. 그 다음에, 캐패시터 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(21)의 예정된 부분을 노출시키는 콘택홀(25)을 형성한다. 그리고, 상기 콘택홀(25)을 매립하는 콘택플러그(27)를 형성한다. 이때, 상기 콘택플러그(27)는 도핑된 다결정실리콘으로 형성할 수 있다. 그 다음에, 상기 전체표면상부에 본 발명의 제1실시예와 같은 공정으로 루테늄막(29)과 루테늄산화막(31)으로 형성되는 하부전극을 형성한다.
여기서, 상기 루테늄막(29)과 루테늄산화막(31)은 리이듐막과 이리듐산화막으로 형성할 수도 있다.
후공정에서, 상기 하부전극의 표면에 유전체막(도시안됨)과 상부전극(도시안됨)을 형성한다. 이때, 상기 유전체막은 PZT 또는 BST 로 형성된 것이다.
그리고, 상기 상부전극은 상기 하부전극과 같은 루테늄산화막이나 이리듐산화막 또는 그와 유사한 전도특성을 갖는 물질로 형성할 수 있다.
이상에서 설명한 바와같이 본 발명 제2실시예에 따른 반도체소자의 캐패시터 형성방법은, 콘택플러그를 형성하여 반도체소자의 고집적화에 따른 단차피복비의 문제점을 해결함으로써 반도체소자의 특성 및 신뢰성을 향상시켜 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (15)

  1. 콘택홀이 구비된 하부절연층을 반도체기판 상부에 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 루테늄막을 일정두께 형성하는 공정과, 상기 루테늄막을 저장전극마스크를 이용하여 플라즈마 식각하는 공정과, 상기 루테늄막을 산소기체가 함유된 플라즈마분위기에서 산화시키는 표면산화공정과, 후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제1항에 있어서, 상기 루테늄막은 이리듐막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 제1항에 있어서, 상기 식각공정은 CF4, CI2및 Br으로 이루어지는 군에서 선택되는 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제1항에 있어서, 상기 표면산화공정은 상기 반도체기판을 400 내지 800℃로 가열하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제1항에 있어서, 상기 표면산화공정은 오존가스가 포함된 산화분위기에서 상기 반도체기판을 400 내지 800℃로 가열하여 실시되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  6. 제1항에 있어서, 상기 표면산화공정은 상기 루테늄막과 반도체기판의 접촉부분, 즉 콘택부분에 실시사이드가 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  7. 제 1항에 있어서, 상기 루테늄산화막은 100 내지 1000Å두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 콘택홀이 구비된 하부절연층을 반도체기판 상부에 형성하는 공정과, 상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정과, 저체표면상부에 루테늄막을 일정두께 형성하는 공정과, 상기 루테늄막을 저장전극마스크를 이용하여 플라즈마 식각하는 공정과, 상기 루테늄막을 산소기체가 함유된 플라즈마분위기에서 산화시키는 표면산화공정과, 후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  9. 제8항에 있어서, 상기 콘택플러그는 도핑된 다결정실리콘으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  10. 제8항에 있어서, 상기 루테늄막은 이리듐막으로 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  11. 제8항에 있어서, 상기 식각공정은 CF4, C I2및 Br으로 이루어지는 군에서 선택되는 하나의 가스를 사용하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  12. 제8항에 있어서, 상기 표면산화공정은 상기 반도체기판을 400 내지 800℃로 가열하여 실시되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  13. 제8항에 있어서, 상기 표면산화공정은 오존가스가 포함된 산화분위기에서 상기 반도체기판을 400 내지 800℃로 가열하여 실시되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  14. 제8항에 있어서, 상기 표면산화공정은 상기 콘택플러그와 상기 반도체기판의 접촉부분에 실시사이드가 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  15. 제8항에 있어서, 상기 루테늄산화막은 100 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1019950025648A 1995-08-21 1995-08-21 반도체소자의 캐패시터 형성방법 KR0180786B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950025648A KR0180786B1 (ko) 1995-08-21 1995-08-21 반도체소자의 캐패시터 형성방법
US08/699,253 US5739049A (en) 1995-08-21 1996-08-19 Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
JP8220130A JPH09121034A (ja) 1995-08-21 1996-08-21 半導体素子の製造方法
DE19633689A DE19633689B4 (de) 1995-08-21 1996-08-21 Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025648A KR0180786B1 (ko) 1995-08-21 1995-08-21 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR970013326A KR970013326A (ko) 1997-03-29
KR0180786B1 true KR0180786B1 (ko) 1999-03-20

Family

ID=19423870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025648A KR0180786B1 (ko) 1995-08-21 1995-08-21 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR0180786B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376263B1 (ko) * 2000-10-09 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Also Published As

Publication number Publication date
KR970013326A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US6740531B2 (en) Method of fabricating integrated circuit devices having dielectric regions protected with multi-layer insulation structures
US6750500B1 (en) Capacitor electrode for integrating high K materials
US5739049A (en) Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
KR20000007684A (ko) 고유전체막을 구비하는 커패시터 형성방법
KR100244306B1 (ko) 반도체 소자의 커패시터의 제조 방법
US6579755B2 (en) High dielectric capacitor and method of manufacturing the same
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
KR100614576B1 (ko) 캐패시터 제조 방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR100326242B1 (ko) 반도체장치의커패시터형성방법
KR100436057B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100475018B1 (ko) 반도체메모리소자의제조방법
KR100546151B1 (ko) 반도체소자의 캐패시터 제조방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100400290B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100414737B1 (ko) 반도체소자의 캐패시터 형성방법
KR100209377B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100734640B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100419027B1 (ko) 반도체소자의캐패시터제조방법
KR100235955B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100326243B1 (ko) 래치업방지를위한씨모스트랜지스터형성방법
KR100580747B1 (ko) 고유전체 캐패시터의 제조 방법
KR19980060612A (ko) 반도체의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee