KR19990003270A - 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자 - Google Patents

반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자 Download PDF

Info

Publication number
KR19990003270A
KR19990003270A KR1019970027098A KR19970027098A KR19990003270A KR 19990003270 A KR19990003270 A KR 19990003270A KR 1019970027098 A KR1019970027098 A KR 1019970027098A KR 19970027098 A KR19970027098 A KR 19970027098A KR 19990003270 A KR19990003270 A KR 19990003270A
Authority
KR
South Korea
Prior art keywords
gate
heat treatment
altiene
semiconductor device
film
Prior art date
Application number
KR1019970027098A
Other languages
English (en)
Inventor
박민선
정재용
이양구
김정곤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970027098A priority Critical patent/KR19990003270A/ko
Publication of KR19990003270A publication Critical patent/KR19990003270A/ko

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트랜지스터 및 이를 적용한 반도체 메모리소자에 관한 것이다.
본 발명은 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시키는 반도체장치의 트랜지스터 제조방법에 있어서, 상기 게이트의 전극 상에 절연막을 형성시키는 단계와 상기 게이트의 사이드월스페이서를 형성시키는 단계 사이에 알티엔(RTN)방식의 열처리공정을 수행함을 특징으로 한다.
따라서, 낮은 저항값을 갖는 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시킬 수 있는 효과가 있다.

Description

반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트랜지스터 및 이를 적용한 반도체 메모리소자
본 발명은 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트랜지스터 및 이를 적용한 반도체 메모리소자에 관한 것으로서, 보다 상세하게는 게이트(Gate)의 제조공정의 수행시 시 알티엔(RTN :Rapid Thermal Nitration)방식의 열처리공정을 수행하는 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트랜지스터 및 이를 적용한 반도체 메모리소자에 관한 것이다.
일반적으로 반도체장치는 커패시터(Capacitor) 및 트랜지스터(Transistor)로 이루어지는 단위셀을 최소의 구성단위로 형성하여, 상기 단위셀의 조합으로 반도체 메모리소자를 형성시킨다.
그리고 반도체장치를 구성하는 단위셀 중에서 상기 트랜지스터는 그 동작속도를 향상시키기 위하여 낮은 저항값을 갖는 트랜지스터의 게이트의 전극을 개발하고 있다.
여기서 종래에는 상기 게이트의 전극으로 주로 텅스텐실리사이드(WSi)를 이용하였고, 상기 텅스텐실리사이드를 이용한 제조공정을 살펴보면 먼저, 반도체 기판 상에 액티브패턴(Active Pattern)을 형성시킨 후, 상기 액티브패턴 상에 게이트산화막 및 게이트폴리막을 형성시킨다.
그리고 상기 게이트폴리막 상에 텅스텐실리사이드막을 형성시킨 후, 상기 텅스텐실리사이드막(WSi Film) 상에 마스크용 질화막을 형성시켜 사진식각공정을 수행하여 게이트의 패턴을 형성시킨다.
계속해서 상기 사진식각공정을 수행한 후, 상기 마스크용 질화막 상에 게이트폴리산화막을 형성시킨 후, 질소(N2)가스를 이용한 저온의 열처리를 수행한다.
그리고 상기 열처리 수행 후, 질화막 등을 이용하여 상기 게이트의 사이드월스페이서(Side Well Spacer)를 형성시킴으로써 트랜지스터의 게이트가 제조된다.
여기서 최근에는 텅스텐실리사이드에 비해 더 낮은 저항값을 갖는 티타늄나이트라이드(TiN) 및 티타늄실리사이드(TiSi)를 상기 게이트의 전극으로 이용하고 있다.
그러나 상기 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시키는 공정에서는 상기 게이트폴리산화막의 형성시 상기 티타늄나이트라이드가 산화되는 현상이 발생하였고, 이러한 산화현상을 방지하기 위하여 상기 티타늄나이트라이드를 형성시키지 않을 경우에는 상기 티타늄실리사이드와 그 하부막인 게이트폴리막이 반응하는 현상이 발생하였다.
따라서 상기 티타늄나이트라이드 및 티타늄실리사이드가 비록 낮은 저항값을 가지지만 상기의 현상 등으로 인하여 트랜지스터의 게이트의 전극으로 형성시키기에는 그 한계가 있는 문제점이 있었다.
본 발명의 목적은, 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시키는 제조공정의 수행시 발생되는 상기의 한계를 극복하기 위한 트랜지스터 제조방법과 이에 따라 제조되는 트랜지스터 및 이를 적용한 반도체 메모리소자를 제공하는 데 있다.
도1 내지 도4는 본 발명에 따른 반도체장치의 트랜지스터 제조방법의 일 실시예를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 게이트산화막
14 : 게이트폴리막 16 : 티타늄나이트라이드막
18 : 티타늄실리사이드막 20 : 마스크용 질화막
22 : 게이트폴리산화막 24 : 질화막
26 : 사이드월스페이서
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 트랜지스터 제조방법은, 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시키는 반도체장치의 트랜지스터 제조방법에 있어서, 상기 게이트의 전극 상에 절연막을 형성시키는 단계와 상기 게이트의 사이드월스페이서를 형성시키는 단계 사이에 알티엔방식의 열처리공정을 수행함을 특징으로 한다.
상기 알티엔방식의 열처리공정의 수행시 5Å 내지 20Å 정도의 두께의 질화막이 형성되는 것이 바람직하다.
상기 알티엔방식의 열처리공정은 암모니아 가스 분위기로 공정을 수행하고, 상기 암모니아 가스는 분당 0.1리터 내지 10리터 정도의 양을 공급하는 것이 바람직하다.
상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도로, 750토르 이하의 압력으로 30초 내지 150초 정도로 수행하는 것이 바람직하다.
상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도로 가열시키는 과정에서 계속적으로 암모니아 가스를 공급하면서 공정을 수행하는 것이 바람직하다.
본 발명에 따른 반도체장치의 트랜지스터 제조방법은, 게이트를 형성시키는 반도체장치의 트랜지스터 제조방법에 있어서, (1) 반도체 기판 상에 게이트산화막 및 게이트폴리막을 순차적으로 형성시키는 단계; (2) 상기 게이트폴리막 상에 티타늄나이트라이드막 및 티타늄실리사이드막으로 순차적으로 형성시키는 단계; (3) 상기 티타늄실리사이드막 상에 마스크용 질화막을 형성시켜 사진식각공정을 수행하는 단계; (4) 상기 마스크용 질화막 상에 산화막을 형성시키는 단계; (5) 상기 산화막이 형성된 게이트를 알티엔방식의 열처리공정을 수행하는 단계; (6) 질소가스를 이용하여 저온의 열처리공정을 수행하는 단계; 및 (7) 질화막을 이용하여 상기 게이트의 사이드월스페이서를 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
상기 알티엔방식의 열처리공정의 수행시 5Å 내지 20Å 정도의 두께의 질화막이 형성되는 것이 바람직하다.
상기 알티엔방식의 열처리공정의 수행시 분당 0.1리터 내지 10리터 정도의 암모니아 가스가 공급되는 것이 바람직하다.
상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도와 750토르 이하의 압력으로 30초 내지 150초 정도로 공정을 수행하는 것이 바람직하다.
상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도로 가열시키는 과정에서 계속적으로 암모니아 가스를 공급하면서 공정을 수행하는 것이 바람직하다.
본 발명에 따른 반도체장치의 트랜지스터는, 티타늄나이트라이드막 및 티타늄실리사이드막을 게이트의 전극으로 형성시키는 반도체장치의 트랜지스터에 있어서, 상기 게이트의 사이드월스페이서는 알티엔방식의 열처리로 형성되는 질화막을 포함함을 특징으로 한다.
상기 질화막은 5Å 내지 20Å 정도의 두께인 것이 바람직하다.
본 발명에 따른 반도체 메모리소자는, 하나의 커패시터; 및 알티엔방식의 열처리로 형성되는 질화막을 게이트의 사이드월스페이서로 포함하는 트랜지스터로 이루어진 단위셀을 포함함을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1 내지 도4는 본 발명에 따른 반도체장치의 트랜지스터 제조방법의 일 실시예를 나타내는 단면도이다.
먼저, 도1은 반도체 기판(10) 상에 게이트산화막(12) 및 게이트폴리막(14)이 순차적으로 형성되어 있고, 그 상부에 티타늄나이트라이드막(TiN Film)(16) 및 티타늄실리사이드막(TiSi Film)(18)이 순차적으로 형성되어 있는 상태를 나타내고 있다.
여기서 상기 티타늄나이트라이드막(16) 및 티타늄실리사이드막(18)은 게이트의 전극으로 형성시키고, 특히 상기 티타늄나이트라이드막(16)은 그 하부막인 게이트폴라막(14)과 그 상부막인 티타늄실리사이드막(18)의 경계막(Barrier Film)의 역할을 한다.
그리고 도2는 상기 게이트의 전극으로 형성되는 상기 티타늄실리사이드막 (18)상에 마스크용 질화막(20) 및 게이트폴리산화막(22)을 순차적으로 형성되어 있는 상태를 나타내고 있다.
여기서 상기 마스크용 질화막(20)을 상기 티타늄실리사이드막(18) 상에 형성시켜 사진식각공정을 수행하여 게이트의 패턴을 형성시키고, 상기 마스크용 질화막(20) 상에 형성되는 게이트폴리산화막(22)은 고온에서 공정을 수행하여 형성시킨다.
계속해서 도3은 상기 패턴으로 형성된 게이트를 알티엔방식의 열처리공정을 수행하여 상기 게이트에 소정의 두께의 질화막(24)이 형성되어 있는 상태를 나타내고 있다.
여기서 본 발명의 상기 질화막(24)은 5Å 내지 20Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 10Å의 두께로 형성시킨다.
그리고 본 발명의 상기 알티엔방식의 열처리공정은 암모니아(NH3) 가스 분위기로 공정을 수행하고, 상기 암모니아 가스를 분당 0.1리터(Liter) 내지 10리터 정도의 양으로 공급할 수 있으며, 실시예에서는 분당 5리터의 암모니아 가스를 공급하면서 공정을 수행한다.
또한 본 발명의 상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도 및 750토르(Torr) 이하의 압력으로 30초 내지 150초 정도의 시간으로 공정을 수행할 수 있고, 실시예에서는 1,000℃의 온도 및 700토르의 압력으로 100초 동안 공정을 수행한다.
여기서 상기 알티엔방식의 열처리공정의 수행시 상기 암모니아 가스는 상기 실시예의 온도인 1,000℃로 가열시키는 과정에서 계속적으로 공급하면서 공정을 수행한다.
즉, 공정을 수행하기 위한 온도인 1,000℃로 가열시키는 과정에 상기 암모니아 가스를 계속적으로 공급하는 것이다.
여기서 본 발명의 상기 알티엔방식의 열처리공정은 알티피(RTP : Rapid Thermal Processing)장비를 이용하여 수행한다.
또한 상기 알티엔방식의 열처리공정의 수행 후, 질소가스를 이용한 저온의 열처리공정을 수행한다.
그리고 도4는 상기 알티엔방식의 열처리공정 및 질소가스를 이용한 저온의 열처리공정을 수행한 후, 질화막을 이용하여 상기 게이트의 사이드월스페이서(26)를 형성시킨 상태를 나타낸다.
여기서 상기 게이트의 사이드월스페이서(26)는 질화막을 형성시킨 후, 식각을 수행하여 형성시킨다.
본 발명은 트랜지스터를 형성하는 게이트의 전극을 티타늄나이트라이드막(16) 및 티타늄실리사이드막(18)으로 형성시킴으로써 낮은 저항값을 갖는 게이트의 전극을 형성시킬 수 있다.
그리고 본 발명은 상기 알티피장비를 이용한 알티엔방식의 열처리공정을 수행할 수 있고, 또한 퍼니스(Furnace)장비를 이용한 열처리공정을 수행할 수 있다.
여기서 상기 퍼니스장비를 이용한 열처리공정은 상기 암모니아 가스를 상기 열처리공정의 온도로 가열이 이루어진 후, 공급하면 되고, 0.3토르의 압력으로 공정을 수행하면 된다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 반도체 기판(10)의 소정의 영역에 액티브패턴을 형성시키고, 상기 액티브패턴 상에 게이트산화막(12) 및 게이트폴리막(14)을 순차적으로 형성시킨다.
그리고 상기 게이트폴리막(14) 상에 티타늄나이트라이드막(16) 및 티타늄실리사이드막(18)으로 이루어지는 게이트의 전극을 형성시킨다.
즉, 상기 게이트폴리막(14) 상에 티타늄나이트라이드막(16) 및 티타늄실리사이드막(18)을 순차적으로 적층, 형성시킨다.
여기서 상기 티타늄나이트라이드막(16)은 게이트의 전극으로 이용될 뿐만 아니라 상기 게이트폴리막(14) 및 상기 티타늄실리사이드막(18)의 경게막으로 이용된다.
계속해서 상기 티타늄실리사이드막(18) 상에 마스크용 질화막(20)을 형성시켜 사진식각공정을 수행함으로써 게이트의 패턴을 형성시킨다.
그리고 상기 게이트의 패턴으로 형성된 마스크용 질화막(20) 상에 고온의 공정수행으로 형성되는 게이트폴리산화막(22)을 형성시킨다.
이어서 상기 게이트폴리산화막(22)을 형성시킨 후, 알티엔방식으로 이루어지는 열처리공정을 수행한다.
여기서 상기 알티엔방식의 열처리공정은 암모니아 가스를 분당 5리터로 공급하면서 1,000℃의 온도 및 700토르의 압력으로 100초 동안 공정을 수행한다.
특히, 상기 암모니아 가스의 공급은 상기 1,000℃의 온도로 가열되는 과정에서 계속적으로 공급이 이루어진다.
이에 따라 상기 알티엔방식의 열처리공정의 수행시 상기 게이트폴리산화막(22)이 형성된 게이트에 10Å의 두께의 질화막(24)이 형성된다.
또한 상기 알티엔방식의 열처리공정의 수행 후, 질소가스를 이용한 저온의 열처리공정을 수행한다.
그리고 상기 알티엔방식의 열처리공정 및 저온의 열처리공정의 수행 후, 상기 게이트의 사이드월스페이서(26)를 형성시킨다.
즉, 상기 10Å의 두께로 형성된 질화막(24)에 사이드월스페이서(26)로 형성되는 질화막을 형성시킨 후, 식각공정을 수행하여 상기 게이트의 사이드월스페이서(26)를 형성시킴으로써 트렌지스터의 게이트로 제조한다.
이러한 구성으로 이루어지는 본 발명은 상기 알티엔방식의 열처리공정을 수행함으로써 상기 티타늄나이트라이드막(16) 및 티타늄실라사이드막(18)으로 이루어지는 게이트이 전극을 형성시킬 수 있고, 공정수행시 상기 알티엔방식의 열처리공정수행시 형성되는 질화막이 상기 티나늄실리사이드막의 열팽창 등을 방지할 수 있다.
이에 따라 본 발명에서는 상기 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시킴으로써 낮은 저항값을 갖는 트랜지스터의 게이트를 형성시킬 수 있다.
즉, 본 발명은 낮은 저항값의 게이트의 전극을 형성할 수 있어 게이트의 동작속도를 향상시킴으로써 최근의 반도체장치의 제조에 적절히 대응할 수 있다.
따라서, 본 발명에 의하면 낮은 저항값을 갖는 티타늄나이트라이드 및 티타늄실리사이드를 게이트의 전극으로 형성시킬 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (17)

  1. 티타늄나이트라이드(TiN) 및 티타늄실리사이드(TiSi)를 게이트(Gate)의 전극으로 형성시키는 반도체장치의 트랜지스터 제조방법에 있어서,
    상기 게이트의 전극 상에 절연막을 형성시키는 단계와 상기 게이트의 사이드월스페이서(Side Well Spacer)를 형성시키는 단계 사이에 알티엔(RTN : Rapid Thermal Nitration)방식의 열처리공정을 수행함을 특징으로 하는 반도체장치 트랜지스터 제조방법.
  2. 제 1 항에 있어서,
    상기 알티엔방식의 열처리공정의 수행시 소정의 두께의 질화막이 형성됨을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  3. 제 2 항에 있어서,
    상기 소정의 두께는 5Å 내지 20Å 정도임을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  4. 제 1 항에 있어서,
    상기 알티엔방식의 열처리공정은 암모니아(NH3) 가스 분위기로 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  5. 제 4 항에 있어서,
    상기 암모니아 가스는 분당 0.1리터(Liter) 내지 10리터 정도의 양을 공급함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  6. 제 1 항에 있어서,
    상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도로 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  7. 제 1 항에 있어서,
    상기 알티엔방식의 열처리공정은 30초 내지 150초 정도의 시간으로 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  8. 제 1 항에 있어서,
    상기 알티엔방식의 열처리공정은 750토르(Torr) 이하의 압력으로 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  9. 제 1 항에 있어서,
    상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도로 가열시키는 과정에서 계속적으로 암모니아 가스를 공급하면서 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  10. 게이트를 형성시키는 반도체장치의 트랜지스터 제조방법에 있어서,
    (1) 반도체 기판 상에 게이트산화막 및 게이트폴리막을 순차적으로 형성시키는 단계;
    (2) 상기 게이트폴리막 상에 티타늄나이트라이드막 및 티타늄실리사이드막으로 순차적으로 형성시키는 단계;
    (3) 상기 티타늄실리사이드막 상에 마스크용 질화막을 형성시켜 사진식각공정을 수행하는 단계;
    (4) 상기 마스크용 질화막 상에 산화막을 형성시키는 단계;
    (5) 상기 산화막이 형성된 게이트를 알티엔방식의 열처리공정을 수행하는 단계;
    (6) 질소(N2)를 이용하여 저온의 열처리공정을 수행하는 단계; 및
    (7) 질화막을 이용하여 상기 게이트의 사이드월스페이서를 형성시키는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
  11. 제 10 항에 있어서,
    상기 알티엔방식의 열처리공정의 수행시 5Å 내지 20Å 정도의 두께의 질화막이 형성됨을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  12. 제 10 항에 있어서,
    상기 알티엔방식의 열처리공정의 수행시 분당 0.1리터 내지 10리터 정도의 암모니아 가스가 공급됨을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  13. 제 10 항에 있어서,
    상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도와 750토르 이하의 압력으로 30초 내지 150초 정도로 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  14. 제 10 항에 있어서,
    상기 알티엔방식의 열처리공정은 500℃ 내지 1,200℃ 정도의 온도로 가열시키는 과정에서 계속적으로 암모니아 가스를 공급하면서 공정을 수행함을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
  15. 티타늄나이트라이드막 및 티타늄실리사이드막을 게이트의 전극으로 형성시키는 반도체장치의 트랜지스터에 있어서,
    상기 게이트의 사이드월스페이서는 알티엔방식의 열처리로 형성되는 질화막을 포함함을 특징으로 하는 반도체장치의 트랜지스터.
  16. 제 15 항에 있어서,
    상기 질화막은 5Å 내지 20Å 정도의 두께임을 특징으로 하는 상기 반도체장치의 트랜지스터.
  17. 하나의 커패시터(Capacotor); 및
    알티엔방식의 열처리로 형성되는 질화막을 게이트의 사이드월스페이서로 포함하는 트랜지스터(Transistor);
    로 이루어진 단위셀을 포함함을 특징으로 하는 반도체 메모리소자.
KR1019970027098A 1997-06-25 1997-06-25 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자 KR19990003270A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027098A KR19990003270A (ko) 1997-06-25 1997-06-25 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027098A KR19990003270A (ko) 1997-06-25 1997-06-25 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자

Publications (1)

Publication Number Publication Date
KR19990003270A true KR19990003270A (ko) 1999-01-15

Family

ID=65986996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027098A KR19990003270A (ko) 1997-06-25 1997-06-25 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자

Country Status (1)

Country Link
KR (1) KR19990003270A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058343A (ko) * 2000-12-29 2002-07-12 박종섭 반도체 소자의 티타늄 실리사이드 게이트 형성 방법
KR100347539B1 (ko) * 1999-12-28 2002-08-07 주식회사 하이닉스반도체 플래쉬 메모리 셀 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347539B1 (ko) * 1999-12-28 2002-08-07 주식회사 하이닉스반도체 플래쉬 메모리 셀 제조 방법
KR20020058343A (ko) * 2000-12-29 2002-07-12 박종섭 반도체 소자의 티타늄 실리사이드 게이트 형성 방법

Similar Documents

Publication Publication Date Title
US5985730A (en) Method of forming a capacitor of a semiconductor device
KR100543207B1 (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
KR100234379B1 (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
JP3689757B2 (ja) 半導体素子のゲート電極形成方法
US7375017B2 (en) Method for fabricating semiconductor device having stacked-gate structure
KR19990003270A (ko) 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자
JP2001244459A (ja) 半導体素子の配線形成方法
KR19980064366A (ko) 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법
US6323098B1 (en) Manufacturing method of a semiconductor device
KR100603512B1 (ko) 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법
KR100356477B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20040059931A (ko) 반도체소자의 듀얼 게이트 산화막 제조방법
KR100543654B1 (ko) 반도체 소자의 게이트 형성 방법
KR100609035B1 (ko) 반도체 장치의 모스트랜지스터 게이트 제조방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR100372819B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법
KR20010001924A (ko) 반도체소자의 커패시터 제조방법
KR100359783B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100353822B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
JP2000150803A (ja) 半導体装置の製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
KR100341847B1 (ko) 반도체 소자의 비트라인 형성방법
JPH08172091A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination