JP2001244459A - 半導体素子の配線形成方法 - Google Patents

半導体素子の配線形成方法

Info

Publication number
JP2001244459A
JP2001244459A JP2000373457A JP2000373457A JP2001244459A JP 2001244459 A JP2001244459 A JP 2001244459A JP 2000373457 A JP2000373457 A JP 2000373457A JP 2000373457 A JP2000373457 A JP 2000373457A JP 2001244459 A JP2001244459 A JP 2001244459A
Authority
JP
Japan
Prior art keywords
forming
tungsten nitride
film
nitride film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000373457A
Other languages
English (en)
Inventor
Haku Rii Byun
ハク リー ビュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2001244459A publication Critical patent/JP2001244459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の配線形成方法において、高速且
つ高集積の半導体素子に対して面抵抗の低い半導体素子
の配線を形成し、半導体素子の信頼性を向上する。 【解決手段】 半導体基板200の上面にゲート絶縁膜201
を形成するステップと、該ゲート絶縁膜201の上面にポ
リシリコン層202を形成するステップと、該ポリシリコ
ン層202の上面に窒化タングステン膜203を形成するステ
ップと、該窒化タングステン膜203の上面に絶縁膜204を
形成するステップと、前記絶縁膜204と窒化タングステ
ン膜203とポリシリコン層202とからなる層構造をパター
ニングしてゲート電極の配線パターン205を形成するス
テップと、前記ポリシリコン203層の一部を選択的に酸
化させる選択酸化のステップと、を順次行う。これによ
り、高速且つ高集積の半導体素子に対して面抵抗の低い
半導体素子の配線を形成し、半導体素子の信頼性を向上
することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の配線
形成方法に関し、詳しくは、高速且つ高集積の半導体素
子に適用することができ、面抵抗の低い半導体素子の配
線を形成する方法に関するものである。
【０００２】
【従来の技術】近来、半導体素子の高集積化に伴って、
半導体素子の配線の中で、特に、ゲート電極の幅が著し
く狭くなり、そのため、抵抗が増加してゲ−ト電極の配
線のＲＣ遅延が問題になっているが、より高速に動作す
る半導体素子がユーザーから求められており、前記ゲー
ト電極の配線のＲＣ遅延を解決することがメーカーの当
面の課題となっていた。
【０００３】そこで、低抵抗のゲート電極の構造とし
て、タングステン(Ｗ)と窒化タングステン(ＷＮx)とポ
リシリコン(poly-Ｓi)とからなる層構造又はタングステ
ンと窒化チタン(ＴiＮ)とポリシリコンとからなる層構
造、タングステンとポリシリコンとからなる層構造など
が提案されており、その中でも特に、前記タングステン
と窒化タングステンとポリシリコンとからなる層構造を
有するゲート電極は、前記タングステンと窒化チタンと
ポリシリコンとからなる層構造のものに比べて面抵抗が
４０％も低いというメリットがあることが知られてい
る。
【０００４】しかし、前記タングステンと窒化タングス
テンとポリシリコンとからなる層構造を有するゲート電
極においては、バリア膜として形成された窒化タングス
テンが熱的に不安定であるため、後の工程において800
℃以上の熱処理を施して安定化を図ると、前記窒化タン
グステンがバリア膜としての特性を失い、前記タングス
テンとポリシリコンとが反応してシリサイドを形成し、
よって、抵抗が急激に増加して、ゲート絶縁膜としての
特性が劣化するという問題点があった。
【０００５】以下、このような問題点を解決するための
従来の半導体素子の配線形成方法の一例として、アモル
ファス（非晶質）の窒化タングステンとポリシリコンと
からなる層構造を有するゲート電極を有する半導体素子
の形成方法について、図５〜８を参照して説明する。
【０００６】先ず、図５に示すように、半導体基板100
の上面に熱酸化法を施して厚さ65Åのシリコン酸化膜か
らなるゲート絶縁膜101を形成する。次いで、前記ゲー
ト絶縁膜101の上面に低圧化学気相蒸着（以下、「ＬＰ
ＣＶＤ」と略称する）法を施して厚さ1000Åのポリシリ
コン層102を形成した後、該ポリシリコン層102に不純物
イオンを注入する。次いで、前記ポリシリコン層102の
上面に厚さ1000Åの窒化タングステン膜103を蒸着す
る。
【０００７】次に、図６に示すように、図５に示す層構
造全体に800〜1000℃の範囲の温度で急速な熱処理（ann
ealing；アニーリング）を施すと、前記窒化タングステ
ン膜103は、タングステン膜103aに変化し、該タングス
テン膜103aと前記ポリシリコン層102との界面に厚さ約1
nmのバリア膜105が形成される。ここで、前記バリア膜1
05は、前記窒化タングステン膜103に含まれた窒素が下
地層であるポリシリコン層102に拡散し、シリコンと結
合して形成された窒化シリコンからなるものである。ま
た、前記窒化タングステン膜103がタングステン膜103a
に変化した理由について説明すると、前記窒化タングス
テンは800℃以上の温度で熱的安定性を失ってタングス
テンと窒素とに分離し、この分離した窒素の一部は下地
膜である前記ポリシリコン層102に拡散し、また残りの
窒素は空気中に分散され、タングステンのみが残ったた
めである。これにより、前記窒化タングステン膜103は
タングステン膜103aに変化する。
【０００８】次に、図７に示すように、前記タングステ
ン膜103a、バリア膜105、ポリシリコン層102及びシリコ
ン酸化膜101に図示省略のフォトレジストマスクを利用
して選択的に食刻を行って、ゲート電極106の配線パタ
ーンを形成する。
【０００９】そして、図８に示すように、前記図７に示
すゲート電極106を含む半導体素子の上面全体に対し、
水蒸気（Ｈ2Ｏ）と水素ガス（Ｈ2）との混合ガス雰囲気
下で熱処理を施し、前記ポリシリコン層102及びシリコ
ン基板100を選択的に酸化して酸化膜107を形成する。こ
のとき、前記ポリシリコン層102の下方両側における前
記ゲート絶縁膜101の縁部が厚くなり、電流が集中しや
すいゲート電極106の縁部における、ゲート絶縁膜101の
破壊を防止することができる。
【００１０】
【発明が解決しようとする課題】しかし、このような従
来のゲート電極106を有する半導体素子の配線形成方法
においては、図５に示す窒化タングステン膜103とポリ
シリコン層102とからなる層構造を800℃以上の温度で熱
処理を施してタングステン膜103aとバリア膜105とポリ
シリコン層102とからなる層構造に変化させるステップ
と、該タングステン膜103aとバリア膜105とポリシリコ
ン層102とからなる層構造をパターニングしてゲート電
極106の配線パターンを形成するステップと、該ゲート
電極106の配線パターンのポリシリコン層を再び加熱す
る高温酸化のステップと、を順次行っていた。これによ
り、高温で熱処理を施すステップを２回も反復していた
ため、層構造を有するゲート電極106の配線パターンが
熱的ストレスを受けて半導体素子の信頼性が低下すると
いう問題点があった。
【００１１】本発明は、このような従来の問題点に鑑み
てなされたもので、高速且つ高集積の素子に適用するこ
とができる半導体素子の配線形成方法を提供することを
目的とする。また、本発明の他の目的は、面抵抗の低い
半導体素子の配線形成方法を提供することである。そし
て、本発明の更に他の目的は、熱処理を施す回数に応じ
て増大するストレスの発生を低減させて半導体素子の信
頼性を向上することができる半導体素子の配線形成方法
を提供することである。
【００１２】
【課題を解決するための手段】このような目的を達成す
るため、本発明による半導体素子の配線形成方法は、半
導体基板の上面にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜の上面にポリシリコン層を形成するステ
ップと、該ポリシリコン層の上面に窒化タングステン膜
を形成するステップと、該窒化タングステン膜の上面に
絶縁膜を形成するステップと、前記絶縁膜と窒化タング
ステン膜とポリシリコン層とからなる層構造をパターニ
ングしてゲート電極の配線パターンを形成するステップ
と、前記ポリシリコン層の一部を選択的に酸化させる選
択酸化のステップと、を順次行うこととする。
【００１３】ここで、前記選択酸化のステップは、800
〜1000℃の温度範囲内で、水蒸気と水素ガスとの混合ガ
ス雰囲気下でアルゴンガス又は窒素ガスからなるキャリ
アガスを利用して前記半導体基板に熱処理を施すことと
する。
【００１４】また、前記選択酸化のステップにおいて、
前記窒化タングステン膜がタングステン膜に変化させ
る。
【００１５】さらに、前記窒化タングステン膜は、窒素
ガスとアルゴンガスとを混合し該窒素の比率が４０％の
混合ガス雰囲気下で、反応性スパッタリング法を施して
形成する。
【００１６】さらにまた、前記窒化タングステン膜を形
成するステップにおいて、窒化タングステン膜内の窒素
の含有量が５〜55％にする。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を用いて詳細に説明する。本発明による半
導体素子の配線形成方法は、先ず、図１に示すように、
半導体基板200の上面に熱酸化法を施して厚さ３０〜８
０Åのゲート絶縁膜201を形成する。ここで、該ゲート
絶縁膜201の材料としては、シリコン酸化膜(ＳiＯ2)、
シリコン窒化膜(Ｓi3Ｎ4)等が好ましい。
【００１８】次いで、前記ゲート酸化膜201の上面にＬ
ＰＣＶＤ法を施してヒ素(Ａs)又はリン(Ｐ)、ホウ素
(Ｂ)、二フッ化ホウ素(ＢＦ2)のイオンの中から何れか1
つがドーピングされたポリシリコン層202を約1000Åの
厚さに蒸着する。
【００１９】次いで、前記ポリシリコン層202の上面に
厚さ約1000Åのアモルファス（非結晶）の窒化タングス
テン膜203を蒸着する。ここで、前記窒化タングステン
膜203は、窒素ガス(Ｎ2)とアルゴンガス(Ａr)とを混合
し該窒素の比率が４０％の混合ガス雰囲気下で、反応性
スパッタリング法を施して形成する。このような窒化タ
ングステン膜203内の窒素の比率は、５〜55％であるこ
とが好ましい。
【００２０】次いで、前記窒化タングステン膜203の上
面にシリコン窒化膜又はシリコン酸化膜からなる第1絶
縁膜204を形成する。
【００２１】次に、図２に示すように、前記第1絶縁膜2
04、窒化タングステン膜203、ポリシリコン膜202及びゲ
ート絶縁膜201に、図示省略のフォトレジストパターン
を利用して選択的に食刻を施し、ゲート電極205の配線
パターンを形成する。
【００２２】次に、図３に示すように、前記食刻工程中
に、前記ゲート絶縁膜201及びポリシリコン層202に発生
した損傷を補修するために、前記ゲート電極205の配線
パターンを選択的に酸化させる。その結果、前記半導体
基板200の上面及び前記ポリシリコン層202の側壁に酸化
膜206が形成されると同時に、前記ゲート電極205の配線
パターンの下方両側において前記ゲート絶縁膜201の縁
部が厚くなるため、電流が集中しやすいゲート電極205
の配線パターンの縁部において、ゲート絶縁膜201が電
流の集中に対して耐性が向上し、破壊し難くなる。
【００２３】ここで、前記ゲート電極205の配線パター
ンを選択的に一部分酸化させる選択酸化のステップは、
約800〜1000℃の範囲の温度で、約10〜180秒の間、水蒸
気と水素ガスとの混合ガス雰囲気下で急速に熱処理を施
し、キャリアガスとしてはアルゴンガス又は窒素ガスを
利用する。ここで、前記熱処理を施すステップにおい
て、水蒸気と水素ガスとの混合ガスの分圧比は、１×10
-6〜10の範囲、特に、0.1であることが好ましい。即
ち、従来の技術では別々の工程で行われていた選択酸化
のステップと、窒化タングステン膜203をタングステン
膜203aに変化させるための急速に熱処理を施すステップ
と、が同時に行われるため、前記選択酸化のステップ中
において、前記窒化タングステン膜203から窒素が外部
に分散し、該窒化タングステン膜203は抵抗の低いタン
グステン膜203aに変化すると共に、該タングステン膜20
3aとポリシリコン層202との界面には薄いバリア膜207が
形成される。
【００２４】そして、図４に示すように、前記図３に示
すゲート電極205の配線パターンを含む全ての構造の上
面に第２絶縁膜（図示省略）を形成し、食刻パターンを
利用せずに全面異方性エッチングを施して前記ゲート電
極205の側壁に側壁スペーサ208を形成して、本発明によ
る半導体素子の配線形成を終了する。
【００２５】
【発明の効果】本発明は以上のように構成されたので、
本発明による半導体素子の配線形成方法によれば、熱処
理を施すステップの回数を減らすことができる。これに
より、配線を形成する際に発生する熱的ストレスを低減
し、半導体素子の信頼性を向上することができる。した
がって、本発明による半導体素子の配線形成方法を高速
且つ高集積の素子に適用することができ、また面抵抗の
低い半導体素子の配線を形成することができる。
【００２６】また、熱処理を施すステップの回数を減ら
して工程を単純化させ、半導体素子の配線を形成する時
間を短縮することができる。
【図面の簡単な説明】
【図１】 本発明による半導体素子の配線形成方法を示
す工程図であり、半導体基板の上面にゲート絶縁膜とポ
リシリコン層と窒化タングステン膜と第1絶縁膜とを順
次に形成するステップを示す断面図である。
【図２】 上記工程図において、層構造全体を選択的に
食刻しゲート電極の配線パターンを形成するステップを
示す断面図である。
【図３】 上記工程図において、ゲート電極の配線パタ
ーンを選択的に酸化するステップを示す断面図である。
【図４】 上記工程図において、ゲート電極の配線パタ
ーンの側壁に側壁スペーサを形成するステップを示す断
面図である。
【図５】 従来の半導体素子の配線形成方法を示す工程
図であり、半導体基板の上面にゲート絶縁膜とポリシリ
コン層と窒化タングステン膜とを順次に形成するステッ
プを示す断面図である。
【図６】 上記工程図において、層構造全体に熱処理を
施して上記窒化タングステン膜をタングステン膜に変化
させ、該タングステン膜とポリシリコン層との界面にバ
リア膜を形成するステップを示す断面図である。
【図７】 上記工程図において、タングステン膜とバリ
ア膜とポリシリコン層とシリコン酸化膜とを選択的に食
刻し、ゲート電極の配線パターンを形成するステップを
示す断面図である。
【図８】 上記工程図において、半導体素子全体に熱処
理を施して選択的に酸化膜を形成するステップを示す断
面図である。
【符号の説明】
200…半導体基板 201…ゲート絶縁膜 202…ポリシリコン層 203…窒化タングステン膜 203a…タングステン膜 204…第1絶縁膜 205…ゲート電極 206…酸化膜 207…バリア膜 208…側壁スペーサ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の上面にゲート絶縁膜を形成す
    るステップと、 該ゲート絶縁膜の上面にポリシリコン層を形成するステ
    ップと、 該ポリシリコン層の上面に窒化タングステン膜を形成す
    るステップと、 該窒化タングステン膜の上面に絶縁膜を形成するステッ
    プと、 前記絶縁膜と窒化タングステン膜とポリシリコン層とか
    らなる層構造をパターニングしてゲート電極の配線パタ
    ーンを形成するステップと、 前記ポリシリコン層の一部を選択的に酸化させる選択酸
    化のステップと、を順次行うことを特徴とする半導体素
    子の配線形成方法。
  2. 【請求項２】前記選択酸化のステップは、800〜1000℃
    の温度範囲内で、水蒸気と水素ガスとからなる混合ガス
    雰囲気下でアルゴンガス又は窒素ガスからなるキャリア
    ガスを利用して前記半導体基板に熱処理を施すことを特
    徴とする請求項1記載の半導体素子の配線形成方法。
  3. 【請求項３】前記選択酸化のステップにおいて、前記窒
    化タングステン膜がタングステン膜に変化することを特
    徴とする請求項1又は２記載の半導体素子の配線形成方
    法。
  4. 【請求項４】前記窒化タングステン膜は、窒素ガスとア
    ルゴンガスとを混合し該窒素の比率が４０％の混合ガス
    雰囲気下で、反応性スパッタリング法を施して形成する
    ことを特徴とする請求項1記載の半導体素子の配線形成
    方法。
  5. 【請求項５】前記窒化タングステン膜を形成するステッ
    プにおいて、窒化タングステン膜内の窒素の含有量が５
    〜55％であることを特徴とする請求項1又は４記載の半
    導体素子の配線形成方法。
JP2000373457A 2000-02-29 2000-12-07 半導体素子の配線形成方法 Pending JP2001244459A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000010090A KR100357225B1 (ko) 2000-02-29 2000-02-29 반도체 소자의 배선 제조방법
KR10090/2000 2000-02-29

Publications (1)

Publication Number Publication Date
JP2001244459A true JP2001244459A (ja) 2001-09-07

Family

ID=19651093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373457A Pending JP2001244459A (ja) 2000-02-29 2000-12-07 半導体素子の配線形成方法

Country Status (3)

Country Link
US (1) US6599821B2 (ja)
JP (1) JP2001244459A (ja)
KR (1) KR100357225B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234694A1 (de) 2002-07-30 2004-02-12 Infineon Technologies Ag Verfahren zum Oxidieren einer Schicht und zugehörige Aufnamevorrichtung für ein Substrat
KR100495921B1 (ko) * 2002-12-30 2005-06-17 주식회사 하이닉스반도체 스트레스 제거를 위한 반도체 소자의 제조 방법
KR100616498B1 (ko) * 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
JP2006253311A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
KR100739964B1 (ko) * 2005-04-22 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100720476B1 (ko) * 2005-10-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100654554B1 (ko) * 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6037639A (en) * 1997-06-09 2000-03-14 Micron Technology, Inc. Fabrication of integrated devices using nitrogen implantation
JPH1187695A (ja) * 1997-09-11 1999-03-30 Toshiba Corp 半導体装置の製造方法
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
KR100296126B1 (ko) * 1998-12-22 2001-08-07 박종섭 고집적 메모리 소자의 게이트전극 형성방법
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법

Also Published As

Publication number Publication date
KR20010084793A (ko) 2001-09-06
KR100357225B1 (ko) 2002-10-19
US6599821B2 (en) 2003-07-29
US20010018259A1 (en) 2001-08-30

Similar Documents

Publication Publication Date Title
JP4484392B2 (ja) 半導体素子のゲート電極形成方法
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
JP2001244459A (ja) 半導体素子の配線形成方法
JP2002343966A (ja) 金属ゲート形成方法
JPH09232253A (ja) 半導体装置の製造方法
JPH11289087A (ja) 半導体装置及びその製造方法
JPH023244A (ja) 半導体装置の製造方法
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
JP3185235B2 (ja) 半導体装置の製造方法
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
KR20030059439A (ko) 텅스텐 게이트 및 텅스텐 게이트 형성 방법
JPH1065171A (ja) モストランジスタの製造方法
JP4585205B2 (ja) 半導体装置の製造方法
KR100881736B1 (ko) 반도체 소자의 제조방법
KR100844929B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법
JPH06267973A (ja) 半導体装置の製造方法
KR20030053658A (ko) 반도체소자의 제조방법
JPH0230124A (ja) 半導体装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPS6068656A (ja) 半導体装置の製造方法
KR100312658B1 (ko) 반도체 소자의 제조방법
JPH05136398A (ja) 半導体装置の製造方法
JP2005079255A (ja) 半導体装置の製造方法
JPH07107933B2 (ja) ポリサイドパタ−ンの形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090415