JP2002343966A - 金属ゲート形成方法 - Google Patents

金属ゲート形成方法

Info

Publication number
JP2002343966A
JP2002343966A JP2002079597A JP2002079597A JP2002343966A JP 2002343966 A JP2002343966 A JP 2002343966A JP 2002079597 A JP2002079597 A JP 2002079597A JP 2002079597 A JP2002079597 A JP 2002079597A JP 2002343966 A JP2002343966 A JP 2002343966A
Authority
JP
Japan
Prior art keywords
metal
film
gas
selective oxidation
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002079597A
Other languages
English (en)
Inventor
萬鎬 ▲チョ▼
Mahn-Ho Cho
Chul-Joon Choi
哲準 崔
俊奎 ▲チョ▼
Jun-Kyu Cho
Seong-Jun Heo
盛俊 許
Jikin Gu
滋欽 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002343966A publication Critical patent/JP2002343966A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 金属ゲート形成方法を提供する。 【解決手段】 金属ゲート電極形成方法において、ゲー
ト電極パターニング後実施されるシリコンに対する選択
的酸化工程を、窒素原子を含有するガスを含むガス雰囲
気で実施する。窒素原子を含有するガスを添加すること
により、選択的酸化工程でシリコンの酸化には何の影響
を与えず金属電極の酸化を最小化できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係るものであり、より詳しくは金属ゲート形成方法
に関するものである。
【0002】
【従来の技術】半導体製造工程でMOS(Metal
Oxide Semiconductor)トランジス
タのゲート電極は一定の厚さを有する導電性膜を半導体
基板上に形成して一定の形状にエッチングして形成す
る。通常的に使用されるゲート電極物質はゲート酸化膜
に対して高温でも優れた界面特性を有する多結晶シリコ
ン(ポリシリコン)が使用される。だが、半導体素子が
経済的な観点で次第に高集積化することにより通常のポ
リシリコンゲート電極としては高集積化の趨勢に応じて
適当な動作速度及びゲート電極の面抵抗が満足できない
ようになった。これにより最近、ポリシリコン電極上に
高融点金属、例えばタングステン等の金属電極を積層し
て金属ゲート電極を形成している。
【0003】だが、金属ゲート電極として使用される金
属であるタングステン等は酸化が非常によくできて異常
酸化(abnormal oxidation)が起こ
って色々の問題点を発生させている。
【0004】図1及び図2そして図3及び図4は従来金
属ゲート形成方法を説明するための半導体基板の断面図
である。
【0005】先ず、図1を参照すると、半導体基板10
上にゲート酸化膜12が形成される。ゲート酸化膜12
上にポリシリコン膜14,タングステン膜16及びゲー
トキャッピング膜18が順次形成される。図面には示さ
ないが、ポリシリコン膜14及びタングステン膜16の
間にはこれらの間の反応を防止するための導電性バリヤ
膜が付加的に形成される。次いで積層された膜質18,
16,14,12をエッチングして金属ゲート電極20
を形成する。この際、エッチングによる損傷22及びゲ
ート酸化膜の信頼性を確保するため通常的に酸化工程が
実施される。だがタングステンはシリコンに比べて酸化
速度が非常に大きいので図2に示されたようにタングス
テンに異常酸化12bが起こる。
【0006】従って、前述したような金属ゲート電極か
ら発生される異常酸化を防止するため選択的酸化工程
(selective oxidation)が広く使
用されている。選択的酸化工程は金属ゲート電極パター
ニング後ゲート酸化膜の信頼性確保及びエッチング損傷
を治癒するためシリコンに対してのみ選択的に酸化さ
せ、金属に対しては酸化させない工程である。ソースガ
スとして使用される酸素ガス及び水素ガスを制御して結
局水蒸気及び水素ガスの分圧を調節して選択的にシリコ
ンのみを酸化させる。
【0007】例えば、湿式水素酸化(wet hydr
ogen oxydation)のような選択的酸化工
程は下のような化学反応を制御することによりシリコン
のみを酸化させている。 Si+2H2O⇔SiO2+2H2―――(1) W+3H2O⇔WO3+3H2―――――(2)
【0008】即ち、適切に水蒸気及び水素ガス分圧を調
節して、反応式(1)では平行状態での反応が右側へ向
くようにし、反応式(2)では左側へ向くようにしてタ
ングステンの酸化を防止する。
【0009】だが、前述したような選択的酸化工程はそ
の工程マージン(margin)が殆どなく、又シリコ
ンのみが酸化されるように水蒸気及び水素ガスの分圧を
調節するのは非常に難しい。従って、図3に示されたよ
うにあの程度のタングステンは酸化する。又このように
形成された絶縁性膜質であるタングステン酸化膜12c
は後続半導体製造工程中の多数の熱処理段階で熱的エネ
ルギー(thermal energy)に起因して図
4に示されたようにウィスカ(whisker)24を
形成する。こうしたウィスカ24は隣接したゲート電極
の間に電気的なショートを誘発する。
【0010】ウィスカ24の発生はタングステン酸化膜
12cの表面の非晶質状態(amorphous ph
ase)とウィスカを発生させる核形成(nuclea
tion)とが存在するためである。従って、後続熱処
理工程で熱的エネルギーにより非晶質状態のタングステ
ン酸化膜12cの表面運動性(surface mob
ility)が増加し、又これらが核形成サイトへ移動
してそこで結晶化し、こうした過程が反復されてウィス
カが発生する。
【0011】従って、ウィスカ発生を防止するためには
選択的酸化工程でタングステン膜の酸化を実質的に抑制
するのが必要である。
【0012】
【発明が解決しようとする課題】本発明の目的は金属ゲ
ートパターニング後実施される選択的酸化工程の信頼性
を確保して、金属酸化膜のウィスカ発生が抑制できる金
属ゲート電極を形成する方法を提供することである。
【0013】
【課題を解決するための手段】前述した目的を達成する
ための本発明による金属ゲート形成方法は、ゲートエッ
チング後実施される選択的酸化工程の信頼性を確保する
ため窒素原子を含有するガスを含むガス雰囲気で選択的
酸化工程を実施することをその特徴とする。
【0014】選択的酸化工程で添加される窒素原子を含
有するガスが金属ゲート電極を構成する金属膜の酸化を
防止する。窒素を含有するガスが反応性が大きい金属と
不安定な結合を行って、金属と酸素との結合の可能性を
減らすためである。又、窒素原子を含有するガスが選択
的酸化工程で形成できる金属酸化膜でウィスカ核形成を
抑制したり表面移動度を抑制して後続の熱処理工程等で
ウィスカ発生を防止する。
【0015】窒素原子を含有するガスとしては窒素(N
2)、一酸化窒素(NO)、一酸化二窒素(N2O)、又
はアンモニア等があり、これらガス単独又は混合ガスを
添加して選択的な熱酸化工程を実施する。
【0016】本発明によると、従来の選択的熱酸化工程
に比べてより低い温度でも選択的酸化工程が実施できる
ためその工程マージンが増加される。
【0017】
【発明の実施の形態】以下、添付した図面を参照して本
発明の一実施例を説明する。
【0018】図5及び図6は本発明の実施例による金属
ゲート形成方法を説明するための断面図である。
【0019】本発明は金属ゲート形成に関することであ
って、ゲート酸化膜形成以前まで通常的に実施される工
程、例えば素子分離工程、ウェル形成、イオン注入工程
等に関しては説明を略する。
【0020】先ず、図5を参照すると、半導体基板10
0、例えばシリコン基板上にゲート絶縁膜120である
酸化膜が通常の方法で形成される。熱酸化工程又は化学
的気相蒸着工程を通じて形成する。次いで、金属ゲート
電極物質でポリシリコン膜140、バリヤ金属膜150
及び金属膜160そしてゲートキャッピング膜180を
順次形成する。例えばバリヤ金属膜150はタングステ
ン窒化膜に形成し、金属膜160はタングステンに形成
し、キャッピング膜180はシリコン窒化膜に形成す
る。バリヤ金属膜150はポリシリコン膜140及び金
属膜であるタングステン160の間の反応を防止するた
めのである。
【0021】次いで、積層された膜質180,160,
150,140,120を、写真工程を通じてエッチン
グして所望の金属ゲートパターン200を形成する。そ
の後、金属ゲートパターン形成のためのエッチング工程
による半導体基板の損傷を除去し、ゲート酸化膜の信頼
性を確保するため熱酸化工程を実施する。この際、金属
膜150,160の酸化は最小化しながら露出された半
導体基板の表面に酸化膜を形成するためシリコンに対す
る選択的酸化工程が実施される。
【0022】本発明による選択的酸化工程は酸素ガス、
水素ガス以外に窒素原子を含有したガスを付加的に含
む。窒素原子を含有するガスとしては、窒素ガス、一酸
化二窒素ガス、一酸化窒素ガス又はアンモニア(N
3)等があり、これらガス単独又はこれらガスの混合
ガスが添加できる。
【0023】選択的酸化工程で酸素及び水素ガスが反応
して水蒸気(H2O)が形成される。結局水蒸気雰囲気
になり、相対的に水素を酸素に比べて多く使用すること
により水素リッチ水蒸気(H2 rich H2O)雰囲
気を造成する。この際、水蒸気雰囲気を形成する方式と
してはチャンバ外部で酸素及び水素反応に水蒸気を形成
した後、これを水素ガスと混合して水素リッチ水蒸気を
チャンバの内部へ流す方法がある。勿論窒素原子を含有
するガスも供給される。
【0024】他の方法に、チャンバの内部で酸素及び水
素反応を起こして水蒸気をチャンバの内部で形成する方
法である。この場合酸素に比べて水素を相対的に多く使
用することにより水素リッチ水蒸気雰囲気を作り、この
時にも窒素原子を含むガスも供給される。
【0025】窒素原子が選択的酸化工程中に反応性が高
い金属と反応して不安定な金属窒化物を形成することに
より金属が酸素と反応する可能性を低め、これにより金
属の酸化を最小化する。これで、選択的熱酸化工程に金
属酸化膜は最小で形成され、又このように最小に形成さ
れた金属酸化膜内に窒素原子が存在して表面移動度を抑
制したり、又は窒素原子が含まれるエネルギーを通じて
ウィスカ核形成サイトを治癒することにより後続の熱処
理工程等でウィスカ発生を抑制する。
【0026】選択的酸化工程を実施した後の金属ゲート
電極が図6に概略的に示されている。示されたように、
露出されたシリコンの表面は酸化が起こるが(120
a)、金属に対する酸化は最小限に起こり(120
b)、従って後続の熱処理工程を受けてもウィスカは発
生しない。
【0027】図7はポリシリコン−タングステン窒化膜
−タングステンより成ったゲートパターン形成後従来の
通常の選択的酸化工程を実施し、次いでウィスカ発生可
否を探るため追加に熱処理を実施した後のゲート電極を
示す電子透過顕微鏡写真であり、図8及び図9は本発明
による選択的酸化工程以後に追加に熱処理を実施した後
のゲート電極を示す電子透過顕微鏡写真である。
【0028】先ず、図7を参照し、従来方法により水素
及び酸素雰囲気で約1000℃の温度で選択的酸化工程
を実施した直後、窒素雰囲気で熱処理を実施した場合で
ある。示されたように、従来方法による選択的酸化工程
によると、シリコンに対する選択的な酸化が完全ではな
いためタングステン膜も同時に酸化されて後続熱処理工
程でタングステン酸化膜にウィスカ24が発生している
ことが分かる。
【0029】だが、図8及び図9を参照すると、本発明
により酸素、水素そして窒素ガス雰囲気で選択的酸化工
程を各々950℃及び1000℃で実施した後、後続窒
素雰囲気の熱処理を実施してもウィスカが発生しないこ
とを確認できる。これで、窒素ガスが添加された選択的
酸化工程がタングステンの酸化を殆ど実質的に抑制して
いることが分かる。又、従来1000℃より低い950
℃の選択的酸化工程でもウィスカが発生しないため工程
マージンが増加される利点もある。
【0030】
【発明の効果】従って、前述した本発明によると、選択
的酸化工程で窒素原子を含有するガスを酸化工程に添加
することにより、金属ゲート電極を構成するシリコンの
酸化には最小限の影響を及び、金属の酸化は最小化でき
る。
【0031】又、添加される窒素原子が金属酸化膜の表
面移動度及びウィスカ核形成を抑制して後続熱処理工程
等で金属酸化膜のウィスカ発生を効果的に防止できる。
【0032】望ましい実施例に基づいて本発明が記述さ
れたが、本発明の範囲はここに限定されることではな
い。むしろ、多様な変形及び類似の構成も含む。従っ
て、本発明の特許請求の範囲の真の範囲及び思想は多様
な変形及び類似の構成を含めるように最も広く解析され
なければならない。
【図面の簡単な説明】
【図1】 従来金属ゲート形成方法による問題点を説明
するための半導体基板の断面図である。
【図2】 従来金属ゲート形成方法による問題点を説明
するための半導体基板の断面図である。
【図3】 従来他の金属ゲート形成方法による問題点を
説明するための半導体基板の断面図である。
【図4】 従来他の金属ゲート形成方法による問題点を
説明するための半導体基板の断面図である。
【図5】 本発明による金属ゲート形成方法を説明する
ための工程順序による半導体基板の断面図である。
【図6】 本発明による金属ゲート形成方法を説明する
ための工程順序による半導体基板の断面図である。
【図7】 ポリシリコン−タングステン窒化膜−タング
ステンより成ったゲートパターン形成後従来通常的な選
択的酸化工程を実施し、次いでウィスカ発生可否を知っ
てみるため追加に熱処理を実施した後のゲート電極を示
す電子透過顕微鏡写真である。
【図8】 本発明による選択的酸化工程以後に追加に熱
処理を実施した後のゲート電極を示す電子透過顕微鏡写
真である。
【図9】 本発明による選択的酸化工程以後に追加に熱
処理を実施した後のゲート電極を示す電子透過顕微鏡写
真である。
【符号の説明】
100:半導体基板 120:ゲート酸化膜 140:ポリシリコン 150:導電性バリヤ膜 160:金属膜 180:キャッピング膜 200:金属ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 許 盛俊 大韓民国ソウル松坡区新川洞(番地なし) シヨンエーピーティ99棟105号 (72)発明者 具 滋欽 大韓民国京畿道城南市盆唐区九美洞ムジゲ タウン(番地なし)グンヨンエーピーティ 1004棟1003号 Fターム(参考) 4M104 AA01 BB01 BB40 CC05 DD64 DD65 DD78 DD86 DD89 EE05 EE14 EE16 FF18 GG09 GG10 GG14 HH05 HH14 HH16 HH20 5F058 BA20 BC02 BF55 BF63 BF80 5F140 AA00 BA01 BD05 BE07 BE10 BF04 BF20 BF21 BF27 BG08 BG12 BG22 BG37 BG44 BG49

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上にゲート酸化膜を挟んで
    シリコン膜−導電性バリヤ膜−金属膜より成った金属ゲ
    ートを形成する方法において、 ゲートパターニング後シリコンに対する選択的酸化工程
    を実施し、前記選択的酸化工程は窒素原子を含有するガ
    スを含むことを特徴とする金属ゲート形成方法。
  2. 【請求項2】 前記窒素原子を含有するガスは窒素、一
    酸化窒素、一酸化二窒素又はアンモニアガスであり、前
    記選択的酸化工程はこれらガス単独又はこれらガスの混
    合ガスを含むことを特徴とする請求項1に記載の金属ゲ
    ート形成方法。
  3. 【請求項3】 前記窒素原子を含有するガスは前記導電
    性バリヤ膜及び前記金属膜の酸化を抑制することを特徴
    とする請求項1に記載の金属ゲート形成方法。
  4. 【請求項4】 前記窒素原子を含有するガスの窒素原子
    が前記選択的酸化工程で形成される金属酸化膜に含まれ
    て前記金属酸化膜の表面移動度及びウィスカ核形成を防
    止する作用を行うことを特徴とする請求項1に記載の金
    属ゲート形成方法。
  5. 【請求項5】 前記選択的酸化工程は、水素ガス及び酸
    素ガスを使用することを特徴とする請求項1乃至請求項
    4のいずれか一つの項に記載の金属ゲート形成方法。
JP2002079597A 2001-03-23 2002-03-20 金属ゲート形成方法 Pending JP2002343966A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0015150A KR100402389B1 (ko) 2001-03-23 2001-03-23 금속 게이트 형성 방법
KR2001-015150 2001-03-23

Publications (1)

Publication Number Publication Date
JP2002343966A true JP2002343966A (ja) 2002-11-29

Family

ID=19707300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079597A Pending JP2002343966A (ja) 2001-03-23 2002-03-20 金属ゲート形成方法

Country Status (3)

Country Link
US (1) US6764961B2 (ja)
JP (1) JP2002343966A (ja)
KR (1) KR100402389B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414562B1 (ko) * 2001-06-29 2004-01-07 주식회사 하이닉스반도체 비휘발성 메모리 셀의 제조 방법
JP3607684B2 (ja) * 2002-03-25 2005-01-05 エルピーダメモリ株式会社 半導体装置の製造方法
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100495921B1 (ko) * 2002-12-30 2005-06-17 주식회사 하이닉스반도체 스트레스 제거를 위한 반도체 소자의 제조 방법
KR100634163B1 (ko) * 2003-02-19 2006-10-16 삼성전자주식회사 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
KR100616498B1 (ko) * 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US7030431B2 (en) * 2004-03-19 2006-04-18 Nanya Technology Corp. Metal gate with composite film stack
KR100824406B1 (ko) 2006-11-01 2008-04-22 삼성전자주식회사 반도체 장치의 제조방법
US20100086703A1 (en) * 2008-10-03 2010-04-08 Veeco Compound Semiconductor, Inc. Vapor Phase Epitaxy System
JP5361335B2 (ja) * 2008-11-06 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4505082A (en) * 1982-02-10 1985-03-19 Peter Schmitz Structural panel
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPH0710935U (ja) * 1993-07-24 1995-02-14 ヤマハ株式会社 縦型熱処理炉
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
KR100327432B1 (ko) * 1999-02-22 2002-03-13 박종섭 반도체 소자의 금속 배선 형성 방법
KR100511897B1 (ko) * 1999-06-24 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
US6348380B1 (en) * 2000-08-25 2002-02-19 Micron Technology, Inc. Use of dilute steam ambient for improvement of flash devices

Also Published As

Publication number Publication date
US6764961B2 (en) 2004-07-20
US20020137321A1 (en) 2002-09-26
KR20020075000A (ko) 2002-10-04
KR100402389B1 (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
KR100441681B1 (ko) 금속 게이트 형성 방법
JPH01186675A (ja) 半導体装置の製造方法
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
JP4819566B2 (ja) 半導体装置およびその製造方法
JP2002343966A (ja) 金属ゲート形成方法
KR100543207B1 (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
KR20020002624A (ko) 반도체 소자의 게이트전극 형성 방법
JP2000188333A (ja) 半導体装置及びその製造方法
JP2740722B2 (ja) 半導体装置及びその製造方法
KR20040074502A (ko) 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
JP2001244459A (ja) 半導体素子の配線形成方法
JP3336604B2 (ja) 半導体装置の製造方法
JP3976577B2 (ja) ゲート電極の製造方法
JP2000269483A (ja) 半導体装置の製造方法
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP4585205B2 (ja) 半導体装置の製造方法
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
JP2001185506A (ja) 半導体装置の製造方法
KR100333376B1 (ko) 반도체 소자의 게이트 제조방법
JP2005005537A (ja) 窒化膜の膜質改善方法、及び半導体装置の製造方法
JP2008227274A (ja) 半導体装置の製造方法
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
JP2000299463A (ja) 半導体装置の製造方法
JPH07183515A (ja) 半導体装置の製造方法
JP2002043568A (ja) 半導体素子のゲート電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116