JP2000188333A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000188333A
JP2000188333A JP10365193A JP36519398A JP2000188333A JP 2000188333 A JP2000188333 A JP 2000188333A JP 10365193 A JP10365193 A JP 10365193A JP 36519398 A JP36519398 A JP 36519398A JP 2000188333 A JP2000188333 A JP 2000188333A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10365193A
Other languages
English (en)
Other versions
JP3533968B2 (ja
Inventor
Yukio Morozumi
幸男 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP36519398A priority Critical patent/JP3533968B2/ja
Priority to US09/470,804 priority patent/US6358830B1/en
Publication of JP2000188333A publication Critical patent/JP2000188333A/ja
Application granted granted Critical
Publication of JP3533968B2 publication Critical patent/JP3533968B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 等方性エッチングの自由度を増加させること
ができる半導体装置の製造方法を提供する。 【解決手段】 ＳｉＨ4およびＨ2Ｏ2をＣＶＤ法により
反応させることにより、第１のシリコン酸化膜４２を形
成している。第１のシリコン酸化膜４２の等方性エッチ
ングの速度は、第２のシリコン酸化膜４４（キャップ
層）とそれと同じ又はほぼ同じである。このため、第１
のシリコン酸化膜も等方性エッチングをすることができ
る。よって、等方性エッチングの自由度を増加させるこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】半導体装
置の作製に使われる層間絶縁膜は、複数の膜から構成さ
れていることがある。このような層間絶縁膜は、特開平
４−２１８９４７号公報等に開示されている。例えば、
シリコン酸化膜からなるベース層と、ベース層上に位置
するＳＯＧ膜と、ＳＯＧ膜上に位置するシリコン酸化膜
からなるキャップ層と、から構成される層間絶縁膜があ
る。この層間絶縁膜に形成されるスルーホールの内壁
が、テーパ部を有するようにされることがある。スルー
ホールに充填される導電膜のカバレッジを良好にするた
めである。
【０００３】このような形状のスルーホールの形成方法
としては、まず、層間絶縁膜を選択的に等方性エッチン
グし、このエッチングを途中で止める。等方性エッチン
グなので、層間絶縁膜は縦方向の他、横方向も削られ
る。スルーホールの上面部にいくほど、横方向に削られ
る量が多くなる。よって、テーパ部を有する内壁とな
る。次に、異方性エッチングに切り替え、残りの層間絶
縁膜を選択的にエッチングする。以上の工程により、ス
ルーホールが完成する。
【０００４】ところで、ＳＯＧ膜のエッチング速度は、
キャップ層のそれよりかなり大きい。このため、ＳＯＧ
膜まで等方性エッチングすると、ＳＯＧ膜の横方向が過
剰にエッチングされる。これにより、スルーホールの内
壁に凹部ができる。
【０００５】以上の理由により、等方性エッチングはキ
ャップ層で止めていた。このため、等方性エッチングの
自由度が低かった。したがって、例えば、アスペクト比
が大きいスルーホールの場合、スルーホールに導電膜が
埋め込まれないことが発生した。
【０００６】本発明の目的は、等方性エッチングの自由
度が増加する半導体装置の製造方法及びその方法により
製造された半導体装置を提供することである。
【０００７】
【課題を解決するための手段】本発明は、主表面を有す
る半導体基板と、主表面上に位置し、スルーホールを有
する層間絶縁膜と、を備え、スルーホールは、上面部
と、下面部と、上面部と下面部とで挟まれた内壁と、を
含む、半導体装置の製造方法であって、以下の工程を含
む。
【０００８】（ａ）シリコン化合物と過酸化水素とをＣ
ＶＤ法によって反応させて、層間絶縁膜を構成する第１
のシリコン酸化膜を形成する工程、（ｂ）シリコン化合
物と、酸素および酸素を含む化合物の少なくとも１種
と、をＣＶＤ法によって反応させて、層間絶縁膜を構成
し、かつキャップ層となる多孔性の第２のシリコン酸化
膜を、第１のシリコン酸化膜上に形成する工程、（ｃ）
第１のシリコン酸化膜及び第２のシリコン酸化膜を、選
択的に等方性エッチングし、上面部から下面部に向かう
につれて、スルーホールが小さくなるテーパ部を有する
内壁を含むスルーホールを形成する工程。
【０００９】本発明の製造方法により作製される半導体
装置は、主表面を有する半導体基板と、主表面上に位置
する層間絶縁膜と、を備える。層間絶縁膜は、シリコン
化合物と過酸化水素との重縮合反応によって形成された
第１のシリコン酸化膜と、第１のシリコン酸化膜の上に
位置し、キャップ層を構成する第２のシリコン酸化膜
と、を含む。層間絶縁膜は、第１のシリコン酸化膜及び
第２のシリコン酸化膜に形成され、上面部と、下面部
と、上面部と下面部とで挟まれた内壁と、を有するスル
ーホールを含む。内壁は、上面部から下面部に向かうに
つれて、スルーホールが小さくなるテーパ部を有する。
【００１０】本発明の製造方法は、ＳＯＧ膜のかわり
に、工程（ａ）により第１のシリコン酸化膜を形成して
いる。第１のシリコン酸化膜の等方性エッチングの速度
は、第２のシリコン酸化膜の等方性エッチングの速度と
同じ又はほぼ同じであるということが分かった。このた
め、第１のシリコン酸化膜も等方性エッチングをするこ
とができる。よって、本発明の製造方法によれば、等方
性エッチングの自由度を増加させることができる。
【００１１】第２のシリコン酸化膜の等方性エッチング
の速度は、第１のシリコン酸化膜の等方性エッチングの
速度と同じ又はほぼ同じである必要がある。このような
第２のシリコン酸化膜は、通常のＣＶＤ法、例えば、シ
ラン化合物の熱分解法、加水分解法により形成できる。
第２のシリコン酸化膜は、常圧ＣＶＤ法、プラズマＣＶ
Ｄ法又は減圧ＣＶＤ法により形成できる。
【００１２】多孔性である第２のシリコン酸化膜には、
リン、ボロンなどの不純物、好ましくはリンが添加され
るのがより好ましい。該膜を構成するシリコン酸化物の
Ｓｉ−Ｏ分子間結合力を弱めることで該膜の応力を緩和
することができ、いわば適度に柔らかく更に割れにくい
層を構成できるからである。また、第２のシリコン酸化
膜の重要な役割として、該シリコン酸化膜に含まれるリ
ンなどの不純物がアルカリイオンなどの素子の信頼特性
に悪影響を及ぼす可動イオンのゲッターとしての機能が
ある。第２のシリコン酸化膜に含まれる不純物の濃度
は、前述したゲッタリング機能や膜の応力緩和の点を考
慮すると、好ましくは１〜６重量％である。
【００１３】また、第２のシリコン酸化膜は、第１のシ
リコン酸化膜の吸湿を防止する機能も有する。さらに、
第２のシリコン酸化膜は、圧縮の内部応力を有する。し
たがって、層間絶縁膜を構成する他の膜が引っ張りの内
部応力を有する場合、それを緩和し、層間絶縁膜にクラ
ックが発生するのを防ぐことができる。
【００１４】また、この第２のシリコン酸化膜を形成す
るときのプラズマＣＶＤ法は、３００〜４５０℃の温度
条件下で、高周波によって行われることが望ましい。第
１のシリコン酸化膜中の水分の脱離効果があるからであ
る。
【００１５】第２のシリコン酸化膜を形成するときに用
いられる酸素を含む化合物は、Ｏ2でもよいが、一酸化
二窒素（Ｎ2Ｏ）であることが望ましい。反応ガスとし
て一酸化二窒素を用いることにより、プラズマ状態の一
酸化二窒素は第１のシリコン酸化膜を構成するシリコン
化合物の水素ボンド（−Ｈ）と反応しやすいので、第２
のシリコン酸化膜を成膜中にも第１のシリコン酸化膜の
ガス化成分（水素、水）の脱離を促進することができ
る。
【００１６】第２のシリコン酸化膜の形成は、プラズマ
ＣＶＤ法の代わりに、３００〜５５０℃の温度条件下で
常圧ＣＶＤ法によって行われてもよい。この場合、第２
のシリコン酸化膜を形成するときに用いられる酸素を含
む化合物はオゾンであることが望ましい。
【００１７】さらに、第２のシリコン酸化膜を成膜する
前に、第１のシリコン酸化膜をオゾン雰囲気にさらすこ
とが望ましい。この工程を経ることにより、オゾンが第
１のシリコン酸化膜を構成するシリコン化合物の水素ボ
ンド（−Ｈ）や水酸基（−ＯＨ）と反応しやすいので、
第１のシリコン酸化膜中の水素や水の脱離を促進するこ
とができる。
【００１８】また、第２のシリコン酸化膜の膜厚は、平
坦性、クラックの防止及び層間絶縁膜の厚みの点を考慮
すると、好ましくは１００ｎｍ以上である。
【００１９】また、本発明の製造方法において、第１の
シリコン酸化膜を、シリコン化合物と過酸化水素とをＣ
ＶＤ法によって反応させて形成している。これにより、
平坦性の優れた層間絶縁膜を形成することができる。す
なわち、本発明の製造方法により形成される第１のシリ
コン酸化膜は、それ自体で高い流動性を有し、優れた自
己平坦化特性を有する。そのメカニズムは、シリコン化
合物と過酸化水素とをＣＶＤ法によって反応させると、
気相中においてシラノールが形成され、このシラノール
がウエハ表面に堆積することにより流動性のよい膜が形
成されることによると考えられる。
【００２０】例えば、シリコン化合物としてモノシラン
を用いた場合には、下記式（１），（１）’などで示さ
れる反応でシラノールが形成される。
【００２１】式（１） ＳｉＨ4＋２Ｈ2Ｏ2 → Ｓｉ（ＯＨ）4＋２Ｈ2 式（１）’ ＳｉＨ4＋３Ｈ2Ｏ2 → Ｓｉ（ＯＨ）4＋２Ｈ2Ｏ＋Ｈ2 そして、式（１），（１）’で形成されたシラノール
は、下記式（２）で示される重縮合反応で水が脱離する
ことにより、シリコン酸化物となる。
【００２２】式（２） Ｓｉ（ＯＨ）4 → ＳｉＯ2＋２Ｈ2Ｏ 上記シリコン化合物としては、例えばモノシラン、ジシ
ラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4などの無機シラン化合
物、およびＣＨ3ＳｉＨ3、ジメチルシラン、トリプロピ
ルシラン、テトラエトキシシランなどの有機シラン化合
物などを例示することができる。
【００２３】また、工程（ａ）は、上記シリコン化合物
が無機シリコン化合物の場合には、０〜２０℃の温度条
件下で、上記シリコン化合物が有機シリコン化合物の場
合には、０〜１５０℃の温度条件下で、減圧ＣＶＤ法に
よって行われることが望ましい。この成膜工程で、温度
が上記上限値より高いと、上記式（２）の重縮合反応が
進みすぎることにより、第１のシリコン酸化膜の流動性
が低くなり、良好な平坦性が得られにくい。また、温度
が上記下限値より低いと、チャンバー内での分解水分の
吸着およびチャンバー外での結露が発生し、成膜装置の
コントロールが困難となる不都合がある。
【００２４】本発明により形成される第１のシリコン酸
化膜は、下地の段差を十分にカバーできる程度の膜厚で
形成されることが望ましい。第１のシリコン酸化膜の膜
厚は、その下限値は下地の凹凸の高さに依存するが、好
ましくは３００〜１５００ｎｍである。第１のシリコン
酸化膜の膜厚が上記上限値を超えると、膜自体のストレ
スでクラックを生ずることがある。
【００２５】本発明の製造方法において、工程（ｂ）と
工程（ｃ）との間に、層間絶縁膜を３５０〜５００℃で
アニールする工程を含むのが好ましい。
【００２６】層間絶縁膜が第１のシリコン酸化膜の下に
位置する第３のシリコン酸化膜（ベース層）を含む構造
の場合、本発明の製造方法は、以下の態様が好ましい。
すなわち、工程（ａ）の前に、シリコン化合物と、酸素
及び酸素を含む化合物の少なくとも一種と、をＣＶＤ法
によって反応させて第３のシリコン酸化膜を形成する工
程を含むのが好ましい。
【００２７】このベース層は、ベース層の下の層（ベー
ス層の下に層がない場合は、半導体基板の主表面）に第
１のシリコン酸化膜から水分や余分な不純物が移動しな
いパッシベーション機能、およびベース層の下の層（ベ
ース層の下に層がない場合は、半導体基板の主表面）と
第１のシリコン酸化膜との密着性を高める機能を有す
る。
【００２８】また、アルカリイオンに対するゲッタリン
グ効果が必要な場合には、ベース層を構成する第３のシ
リコン酸化膜中にリンなどの不純物を１〜６重量％添加
する手段、あるいは第３のシリコン酸化膜と第１のシリ
コン酸化膜との間に、例えばリンを１〜６重量％含むＰ
ＳＧ膜を形成する手段を採用することができる。
【００２９】本発明の製造方法において、工程（ｃ）
は、第１のシリコン酸化膜及び第２のシリコン酸化膜
を、選択的に等方性エッチングし、テーパ部を含むスル
ーホールの上部を形成する工程と、上部の下に位置する
層間絶縁膜を、選択的に異方性エッチングし、スルーホ
ールの下部を形成する工程と、を含むのが好ましい。な
お、スルーホールの上部は、第３のシリコン酸化膜に到
達していてもよいし、していなくてもよい。すなわち、
スルーホールの上部と下部との境が第３のシリコン酸化
膜の形成位置にあってもよいし、第１のシリコン酸化膜
の形成位置にあってもよいという意味である。
【００３０】本発明の製造方法により製造される半導体
装置の層間絶縁膜のスルーホールは、下部と、その上に
位置し、テーパ部を含む上部と、から構成されている。
【００３１】本発明の製造方法において、工程（ｃ）の
後に、スルーホールの表面及び層間絶縁膜の表面に、配
線の一部となるバリア層を形成する工程と、バリア層の
表面に配線の一部となる導電膜を形成する工程と、を含
むのが好ましい。
【００３２】本発明の製造方法により製造される半導体
装置において、層間絶縁膜は、スルーホールを有する。
この半導体装置は、さらに、スルーホールの表面及び層
間絶縁膜の表面に形成され、配線の一部となるバリア層
と、バリア層の表面に形成され、配線の一部となる導電
膜と、を含む。
【００３３】本発明の製造方法において、導電膜の形成
工程は、以下の工程が好ましい。上記スルーホール内
に、まず、２００℃以下の温度で、アルミニウムあるい
はアルミニウムを主成分とする合金からなる第１のアル
ミニウム膜を形成し、その後、３００℃以上の温度で、
アルミニウムあるいはアルミニウムを主成分とする合金
からなる第２のアルミニウム膜を形成する。
【００３４】上記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも１種
との、２元あるいは３元以上の合金を例示することがで
きる。
【００３５】
【発明の実施の形態】［第１の実施の形態］ ｛構造の説明｝図１は、本発明の第１の実施の形態に係
る半導体装置の断面構造図である。第１の実施の形態に
係る半導体装置の構造を簡単に説明する。シリコン基板
１１の主表面には、ゲート電極１４を有するＭＯＳ電界
効果トランジスタが形成されている。ＭＯＳ電界効果ト
ランジスタを覆うように、シリコン基板１１の主表面上
に層間絶縁膜２０が形成されている。
【００３６】層間絶縁膜２０上には、第１の金属配線層
３８が形成されている。第１の金属配線層３８を覆うよ
うに、層間絶縁膜２０上に層間絶縁膜４６が形成されて
いる。層間絶縁膜４６は、三層構造である。
【００３７】すなわち、ベース層である第３のシリコン
酸化膜４０が最下層にある。第３のシリコン酸化膜４０
上に第１のシリコン酸化膜４２が位置している。第１の
シリコン酸化膜４２は、シリコン化合物と過酸化水素と
の重縮合反応によって形成されている。第１のシリコン
酸化膜４２上にキャップ層である第２のシリコン酸化膜
４４が位置している。
【００３８】層間絶縁膜４６には、第１の金属配線層３
８に到達するスルーホール４８が形成されている。スル
ーホール４８は、下部５１と、内壁がテーパ部である上
部４９と、から構成されている。ここで言うテーパ部と
は、スルーホール４８の内壁のうち、スルーホール４８
の上面部から下面部に向かうにつれてスルーホール４８
が小さくなる部分のことである。なお、下部５１におい
ては、スルーホール４８の大きさに変化はない。
【００３９】層間絶縁膜４６上には、第２の金属配線層
６４が形成されている。第１の金属配線層３８と第２の
金属配線層６４とは、スルーホール４８に充填されたア
ルミニウム膜を含む導電膜により電気的に接続されてい
る。
【００４０】｛製造方法の説明｝次に、本発明の第１の
実施の形態に係る半導体装置の製造方法を説明する。図
２〜図８は、これを工程順に説明するための断面構造図
である。
【００４１】（素子の形成）図２に示すように、まず、
一般的に用いられる方法によって、シリコン基板１１に
ＭＯＳ電界効果トランジスタが形成される。具体的に
は、例えば、シリコン基板１１上に選択酸化によってフ
ィールド絶縁膜１２が形成され、アクティブ領域にゲー
ト酸化膜１３が形成される。チャネル注入により、しき
い値電圧を調整した後、ＳｉＨ4を熱分解して成長させ
たポリシリコン膜の上にタングステンシリサイドをスパ
ッタし、さらにシリコン酸化膜１８を積層し、さらに所
定パターンにエッチングすることにより、ゲート電極１
４が形成される。
【００４２】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。
【００４３】次に、１００ｎｍ以下のＣＶＤシリコン酸
化膜を形成し、該膜をＨＦとＮＨ4Ｆの混合水溶液で選
択的にエッチングすることにより、所定のシリコン基板
領域を露出させる。続いて、例えばチタンを３０〜１０
０ｎｍ程度の膜厚でスパッタし、酸素を５０ｐｐｍ以下
に制御した窒素雰囲気中において６５０〜７５０℃の温
度で数秒〜６０秒程度の瞬間アニールを行うことによ
り、開口したシリコン基板の主表面にチタンのモノシリ
サイド層が、シリコン酸化膜１８上にはチタンリッチの
チタンナイトライド（ＴｉＮ）層が形成される。次い
で、ＮＨ4ＯＨとＨ2Ｏ2の混合水溶液中に浸漬すると、
前記チタンナイトライド層はエッチング除去されてシリ
コン基板の主表面のみにチタンのモノシリサイド層が残
る。さらに、７５０〜８５０℃のランプアニールを行っ
て、前記モノシリサイド層をダイシリサイド化させて、
高濃度不純物層１６の表面に自己整合的にチタンシリサ
イド層１９が形成される。
【００４４】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。
【００４５】なお、サリサイド構造は、チタンシリサイ
ドの代わりに、タングステンシリサイド、モリブデンシ
リサイドから構成されていてもよい。
【００４６】つぎに、図３に示すように、例えば、ＣＶ
Ｄ法により、シリコン酸化膜を含む層間絶縁膜２０を形
成する。形成条件は、公知の条件を用いることができ
る。層間絶縁膜２０は、一層構造でもよいし、多層構造
でもよい。
【００４７】そして、層間絶縁膜２０の上に、例えば、
スパッタリング法により、アルミニウム膜を含む第１の
金属配線層３８を形成する。第１の金属配線層３８は、
一層構造でもよいし、多層構造でもよい。
【００４８】（層間絶縁膜４６の形成） ａ．第３のシリコン酸化膜４０の形成 まず、テトラエトキシラン（ＴＥＯＳ）と酸素とを３０
０〜５００℃でプラズマＣＶＤ法で反応させることによ
り、膜厚５０〜２００ｎｍの第３のシリコン酸化膜４０
が形成される。このシリコン酸化膜４０は、第１の金属
配線層３８の酸化やカスピングもなく、ＳｉＨ4から成
長させた膜より絶縁性も高く、フッ化水素の水溶液に対
するエッチング速度も遅く、緻密な膜となる。
【００４９】ｂ．第１のシリコン酸化膜４２の形成 次に、好ましくは２．５×１０2Ｐａ以下、より好まし
くは０．３×１０2〜２．０×１０2Ｐａの減圧下におい
て、窒素ガスをキャリアとして、ＳｉＨ4およびＨ2Ｏ2
をＣＶＤ法により反応させることにより、第１のシリコ
ン酸化膜４２を形成する。第１のシリコン酸化膜４２
は、少なくとも、下層の第３のシリコン酸化膜４０の段
差より大きい膜厚を有し、つまり該段差を十分にカバー
する膜厚で成膜される。また、第１のシリコン酸化膜４
２の膜厚の上限は、該膜中にクラックが生じない程度に
設定される。具体的には、第１のシリコン酸化膜４２の
膜厚は、より良好な平坦性を得るために、下層の段差よ
り厚いことが望ましく、好ましくは３００〜１５００ｎ
ｍに設定される。
【００５０】第１のシリコン酸化膜４２の成膜温度は、
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは０〜２０℃、より好ましくは０〜１０℃に設
定される。
【００５１】また、Ｈ2Ｏ2の流量は特に制限されない
が、例えば濃度は５５〜６５体積％で、ＳｉＨ4の２倍
以上の流量であることが好ましく、膜の均一性並びにス
ループットの点から、例えばガス換算で１００〜１００
０ＳＣＣＭの流量範囲に設定されることが望ましい。
【００５２】この工程で形成される第１のシリコン酸化
膜４２は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第１のシリ
コン酸化膜４２は、多くの水酸基（−ＯＨ）を含むため
に吸湿性も高い状態にある。
【００５３】ｃ．第２のシリコン酸化膜４４の形成 次に、チャンバ内で減圧下で３０〜１２０秒間放置し、
第１のシリコン酸化膜４２中の水分を多少除去した後、
続けて、ＳｉＨ4、ＰＨ3およびＮ2Ｏの存在下におい
て、温度３００〜４５０℃で２００〜６００ｋＨｚの高
周波数でプラズマＣＶＤ法によってガスを反応させるこ
とにより、膜厚１００〜６００ｎｍのＰＳＧ膜（第２の
シリコン酸化膜）４４が形成される。この第２のシリコ
ン酸化膜４４は、前記第１のシリコン酸化膜４２の吸湿
性が高いことを考慮して、前記第１のシリコン酸化膜４
２の形成に続いて連続的に形成されるか、あるいは第１
のシリコン酸化膜４２が水分を含まない雰囲気中で保存
された後に形成されることが望ましい。
【００５４】また、第２のシリコン酸化膜４４は、後に
行われるアニール処理によって前記第１のシリコン酸化
膜４２中に含まれる水、水素などのガス化成分の脱離が
容易かつ十分に行われることを考慮して、ポーラス（多
孔性）であることが必要である。そのためには、第２の
シリコン酸化膜４４は、例えば温度が好ましくは４５０
℃以下、より好ましくは３００〜４００℃、好ましくは
１ＭＨｚ以下、より好ましくは２００〜６００ｋＨｚの
プラズマＣＶＤ法によって成膜され、かつリンなどの不
純物を含むことが望ましい。第２のシリコン酸化膜４４
にこのような不純物が含まれることにより、第２のシリ
コン酸化膜４４は、よりポーラスな状態となって膜に対
するストレスを緩和できるだけでなく、アルカリイオン
等に対するゲッタリング効果も持ち合わせることができ
る。このような不純物の濃度は、ゲッタリング効果、耐
ストレス性などの点を考慮して設定される。例えば、不
純物がリンの場合には、２〜６重量％の割合で含まれる
ことが望ましい。
【００５５】また、プラズマＣＶＤにおいて、酸素を含
む化合物としてＮ2Ｏを用いることにより、第１のシリ
コン酸化膜４２中の水素ボンドの脱離が促進される。そ
の結果、第１のシリコン酸化膜４２に含まれる水分およ
び水素などのガス化成分をより確実に除去することがで
きる。
【００５６】この第２のシリコン酸化膜４４の膜厚は、
必要とされる層間絶縁膜の厚みを調整する役割と、Ｎ2
Ｏプラズマが水素ボンドを脱離する機能を考慮して、好
ましくは１００ｎｍ以上、より好ましくは２００〜６０
０ｎｍに設定される。
【００５７】ｄ．アニール処理 次に、窒素雰囲気中で、温度３５０〜５００℃でアニー
ル処理を行う。このアニール処理によって、前記第１の
シリコン酸化膜４２および第２のシリコン酸化膜４４は
より緻密化され、良好な絶縁性並びに耐水性を有する。
すなわち、アニール温度を３５０℃以上に設定すること
により、第１のシリコン酸化膜４２でのシラノールの縮
重合反応がほぼ完全に行われ、該膜中に含まれる水およ
び水素が十分に放出されて緻密な膜を形成することがで
きる。また、アニール温度を５００℃以下に設定するこ
とにより、第１の金属配線層３８を構成するアルミニウ
ム膜に悪影響を与えることがない。アニール温度は許さ
れる限り、高い方が好ましい。なぜなら、（１）層間絶
縁膜の絶縁性の向上、（２）後工程における熱処理によ
り、層間絶縁膜が悪影響を受けにくい、からである。
【００５８】アニール処理においては、第１のシリコン
酸化膜４２に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことがより望ましい。
【００５９】なお、層間絶縁膜４６が、シリコン基板１
１の主表面と第１の金属配線層３８との間（層間絶縁膜
２０の形成位置）にある場合、５００℃以上でアニール
処理を行うことができる。アルミ配線が形成されていな
いからである。
【００６０】（スルーホールの形成）図５に示すよう
に、層間絶縁膜４６上にレジスト６６を形成する。そし
て、レジスト６６を選択露光し、現像して開口部６８を
形成する。
【００６１】図６に示すように、ＨＦを含む水溶液を用
いて、層間絶縁膜４６を選択的に等方性エッチングす
る。このエッチングを、第１のシリコン酸化膜４２のエ
ッチングの途中で止める。これにより、スルーホールの
上部４９が形成される。上部４９の内壁はテーパ部とな
っている。条件としては、以下の（１）、（２）を例示
できる。
【００６２】条件（１） エッチング液 ＨＦ：ＮＨ4Ｆ＝１：６ エッチング液の温度 室温 層間絶縁膜４６のアニール温度 ４５０℃ この条件下で、第１のシリコン酸化膜４２及び第２のシ
リコン酸化膜４４のエッチング速度は、約４.３ｎｍ／
秒であった。
【００６３】条件（２） エッチング液 ＨＦ：ＮＨ4Ｆ＝１：２０ エッチング液の温度 室温 層間絶縁膜４６のアニール温度 ４５０℃ この条件下で、第１のシリコン酸化膜４２及び第２のシ
リコン酸化膜４４のエッチング速度は、約１.１ｎｍ／
秒であった。
【００６４】図７に示すように、上部４９の下の層間絶
縁膜４６を選択的に異方性エッチングする。このエッチ
ングにより、第１の金属配線層３８の一部を露出させ
る。これにより、スルーホールの下部５１が形成され
る。条件としては、以下を例示できる。
【００６５】 エッチング装置 反応性イオンエッチング装置 エッチングガス ＣＦ4とＣＨＦ3（不活性ガスとしてＡｒ、Ｈｅ又はＮｅ） チャンバ内温度 室温〜１００℃ チャンバ内圧力 ０.０２〜０.５ｔｏｒｒ 高周波パワー ３００〜１０００ｗ この条件下で、第１のシリコン酸化膜４２及び第３のシ
リコン酸化膜４０のエッチング速度は、８〜１１ｎｍ／
秒であった。
【００６６】そして、レジスト６６を除去した。
【００６７】以上のような等方性エッチング及び異方性
エッチングにより、テーパ部を有するスルーホール４８
が完成する。このような形状をしたスルーホール４８で
は、後述するように、アルミニウム膜の良好な堆積が可
能である。
【００６８】（脱ガス処理）まず、脱ガス工程を含む熱
処理ついて説明する。ランプチャンバで、１．５×１０
-4Ｐａ以下のベース圧力、１５０〜３５０℃、好ましく
は１５０〜２５０℃の温度で３０〜６０秒間のランプ加
熱（熱処理Ａ）を施す。次いで、別のチャンバで１×１
０-1〜１５×１０-1Ｐａの圧力でアルゴンガスを導入
し、３００〜５００℃の温度で、３０〜３００秒間の熱
処理（脱ガス工程；熱処理Ｂ）を行うことによって、脱
ガス処理を行う。
【００６９】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【００７０】さらに、熱処理Ｂにおいて、主として、層
間絶縁膜４６を構成する第１のシリコン酸化膜４２中の
ガス化成分（Ｈ，Ｈ2Ｏ）を除去することができる。そ
の結果、次工程のバリア層およびアルミニウム膜の形成
時に、層間絶縁膜４６からのガス化成分の発生が防止で
きる。
【００７１】本実施の形態においては、ウェッテング
層、例えばＴｉ膜は数十原子％のガス化成分（Ｏ，Ｈ，
Ｈ2Ｏ，Ｎ）を固溶することから、この膜を形成する前
に、層間絶縁膜４６中のガス化成分を除去することが、
スルーホール４８内でのアルミニウム膜の成膜を良好に
行う上で、極めて有効である。ウェッテング層の下位の
層間絶縁膜４６中のガス化成分を十分に除去しておかな
いと、ウェッテング層の形成時の温度（通常、３００℃
以上）で、層間絶縁膜４６中のガス化成分が放出され、
このガスがウェッテング層中に取り込まれる。さらに、
このガスがアルミニウム膜の成膜時にウェッテング層か
ら離脱してウェッテング層とアルミニウム膜との界面に
出てくるため、アルミニウム膜の密着性や流動性に悪影
響を与える。
【００７２】（ウェッテング層の成膜）図８に示すよう
に、スパッタ法により、ウェッテング層５０を構成する
膜として、チタン膜を２０〜７０ｎｍの膜厚で形成す
る。スパッタの温度は、膜厚に応じて、２００〜４５０
℃の範囲で選択される。
【００７３】（アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却）図８に示すように、まず、ウエハの
冷却を行う前に、ランプチャンバ内において、１．５×
１０-4Ｐａ以下のベース圧力、１５０〜２５０℃の温度
で３０〜６０秒間の熱処理（熱処理Ｃ）を行い、基板に
付着した水などの物質を除去する。その後、アルミニウ
ム膜を成膜する前に、基板温度を１００℃以下、好まし
くは常温〜５０℃の温度に下げる。この冷却工程は、上
記熱処理Ｃにより上昇した基板温度を下げるために重要
なもので、例えば水冷機能を有するステージ上にウエハ
を載置して該ウエハ温度を所定温度まで下げる。
【００７４】このようにウエハの冷却を行うことによ
り、第１のアルミニウム膜５２を成膜する際に、層間絶
縁膜４６およびウェッテング層５０、さらにウエハ全面
から放出されるガス量を極力少なくすることができる。
その結果、ウェッテング層５０と第１のアルミニウム膜
５２との界面に吸着する、カバレッジ性や密着性に有害
なガスの影響を防ぐことができる。
【００７５】（アルミニウム膜の成膜）図８に示すよう
に、まず、２００℃以下、より好ましくは３０〜１００
℃の温度で、０．２〜１．０重量％の銅を含むアルミニ
ウムを膜厚１５０〜３００ｎｍでスパッタによって高速
度で成膜し、第１のアルミニウム膜５２が形成される。
続いて、同一チャンバ内で基板温度４２０〜４６０℃に
加熱して、同様に銅を含むアルミニウムをスパッタによ
り低速度で成膜し、膜厚３００〜６００ｎｍの第２のア
ルミニウム膜５４が形成される。ここで、アルミニウム
膜の成膜において、「高速度」とは、成膜条件や製造さ
れるデバイスの設計事項によって一概に規定できない
が、おおよそ１０ｎｍ／秒以上のスパッタ速度を意味
し、「低速度」とは、おおよそ３ｎｍ／秒以下のスパッ
タ速度を意味する。
【００７６】図９に、第１および第２のアルミニウム膜
５２，５４を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ５５内に、電極をか
ねるターゲット５６およびステージをかねる電極５７を
有する。電極５７上には処理される基板（ウエハ）Ｗが
設置される。チャンバ５５には、第１のガス供給路５８
が接続され、電極５７には、第２のガス供給路５９が接
続されている。ガス供給路５８，５９からは、いずれも
アルゴンガスが供給される。そして、第２のガス供給路
５９から供給されるガスによって、ウエハＷの温度が制
御される。なお、チャンバ５５内のガスを排出するため
の手段は図示しない。
【００７７】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図１０に示す。図１０におい
て、横軸は経過時間を示し、縦軸は基板（ウエハ）温度
を示す。また、図１０において、符号ａで示すラインは
スパッタ装置のステージ５７の温度を３５０℃に設定し
たときの基板温度変化を示し、符号ｂで示すラインは第
２のガス供給路５９を通して高温のアルゴンガスをチャ
ンバ内に供給することによってステージ５７の温度を高
めていったときの基板温度の変化を示している。
【００７８】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５７の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５９からのガスの供給はな
く、基板温度はステージ５７による加熱によって、図１
０の符号ａで示すように徐々に上昇する。第２のアルミ
ニウム膜を形成する際には、第２のガス供給路５９を介
して加熱されたガスが供給されることによって図１０の
符号ｂで示すように、基板温度は急激に上昇し、所定の
温度で一定になるように制御される。
【００７９】図１０に示す例では、ステージ温度が３５
０℃に設定され、そして、基板温度が１２５〜１５０℃
に設定されている間に第１のアルミニウム膜５２が成膜
され、その後すぐに第２のアルミニウム膜５４の成膜が
行われる。
【００８０】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜５２の成膜は高いパ
ワーで行われ、第２のアルミニウム膜５４は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図１０に示す温度条件の場合、高パワーが５〜１０ｋ
Ｗ、低パワーが３００Ｗ〜１ｋＷに設定されることが望
ましい。
【００８１】このように、同一チャンバ内で第１のアル
ミニウム膜５２および第２のアルミニウム膜５４を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【００８２】前記第１のアルミニウム膜５２の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜５２より下層のウェ
ッテング層５０および層間絶縁膜４６からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば１００〜３００ｎｍが望ましい。
また、第２のアルミニウム膜５４は、スルーホール４８
の大きさ並びにそのアスペクト比などによって決定され
るが、例えばアスペクト比が３程度で０．５μｍ以下の
ホールを埋めるためには、３００〜８００ｎｍの膜厚が
必要である。
【００８３】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜６２が形成され
る。
【００８４】図１に示すように、その後、Ｃｌ2とＢＣ
ｌ3のガスを主体とする異方性ドライエッチング装置で
前記ウェッテング層５０、第１のアルミニウム膜５２、
第２のアルミニウム膜５４および反射防止膜６２からな
る堆積層を選択的にエッチングして、第２の金属配線層
６４のパターニングを行う。
【００８５】このようにして形成された第２の金属配線
層６４では、スルーホール４８内において、ボイドを発
生させることなく良好なステップカバレッジでアルミニ
ウムが埋め込まれることが確認された。
【００８６】｛主な効果の説明｝ （１）第１の実施の形態によれば、ＳｉＨ4およびＨ2Ｏ
2をＣＶＤ法により反応させることにより、第１のシリ
コン酸化膜４２を形成している。第１のシリコン酸化膜
４２の等方性エッチングの速度は、第２のシリコン酸化
膜４４（キャップ層）とそれと同じ又はほぼ同じであ
る。このため、第１のシリコン酸化膜も等方性エッチン
グをすることができる。よって、本発明の製造方法によ
れば、等方性エッチングの自由度を増加させることがで
きる。等方性エッチングの自由度が増加すると、スルー
ホール４８の上部４９（内壁がテーパ部）を深くでき
る。したがって、スルーホール４８に、ボイドを発生さ
せることなく良好なステップカバレッジでアルミニウム
を埋め込むことができる。また、これにより、この上に
形成される層の平坦性を向上させることができる。
【００８７】（２）第１の実施の形態によれば、ＳｉＨ
4およびＨ2Ｏ2をＣＶＤ法による反応によって得られ
る、シラノールを含む第１のシリコン酸化膜４２を形成
することにより、極めて良好な平坦性を有する層間絶縁
膜４６を形成することができる。よって、配線層の加工
などを含めたプロセスマージンを増加させ、品質および
歩留まりを向上させることができる。
【００８８】特に、層間絶縁膜４６をシリコン基板１１
の主表面と第１の金属配線層３８との間（層間絶縁膜２
０の形成位置）に形成した場合、次のことが言える。層
間絶縁膜４６は、従来のＢＰＳＧ膜のリフロー温度に比
べ、かなり低温で平坦化された膜となるため、パンチス
ルーや接合リークなどの点で特性を改善することがで
き、したがって、素子の微細化および信頼性の高いコン
タクト構造を達成することができ、また製造プロセス上
も有利である。
【００８９】（３）第１の実施の形態によれば、アルミ
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、０．２μｍ程度
までのスルーホール４８をアルミニウムあるいはアルミ
ニウム合金だけで埋め込むことが可能となり、信頼性お
よび歩留まりの点で向上がはかれた。また、コンタクト
部を構成するアルミニウム膜における銅等の偏析や結晶
粒の異常成長もなく、マイグレーション等を含めた信頼
性の点でも良好であることが確認された。
【００９０】第１の実施の形態において、スルーホール
４８に、第１および第２のアルミニウム膜５２，５４が
良好に埋め込まれた理由としては、上記したスルーホー
ル４８の形状のほか、以下のことが考えられる。
【００９１】（ａ）脱ガス工程を行うことにより、層間
絶縁膜４６に含まれる水や窒素をガス化して充分に放出
することにより、その後の第１のアルミニウム膜５２，
５４の成膜において、層間絶縁膜４６やウェッテング層
５０からのガスの発生を防止することで、ウェッテング
層５０と第１のアルミニウム膜５２との密着性を高め、
良好なステップカバレッジの成膜が可能であったこと。
【００９２】（ｂ）第１のアルミニウム膜５２の成膜に
おいて、基板温度を２００℃以下の比較的低温に設定す
ることにより、層間絶縁膜４６およびウェッテング層５
０に含まれる水分や窒素を放出させないようにして、前
記脱ガス工程の効果に加えて第１のアルミニウム膜５２
の密着性を高めたこと。
【００９３】（ｃ）さらに、第１のアルミニウム膜５２
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第２のアルミニウ
ム膜５４の成膜を比較的高い温度で行うことができ、第
２のアルミニウム膜の流動拡散を良好に行うことができ
ること。
【００９４】［他の実施の形態］本発明は上記第１の実
施の形態に限定されず、その一部を以下の手段で置き換
えることができる。
【００９５】｛１｝第１の実施の形態においては、第２
のシリコン酸化膜４４のプラズマＣＶＤによる成膜時
に、酸素を含む化合物として一酸化二窒素を用いたが、
その代わりにオゾンを用いることもできる。そして、第
２のシリコン酸化膜４４を形成する前に、ウエハをオゾ
ン雰囲気にさらすことが望ましい。
【００９６】例えば、図１１に示すベルト炉を用い、ヒ
ーター８２によって４００〜５００℃に加熱された搬送
ベルト８０上にウエハＷを載置して所定の速度で移動さ
せる。このとき、第１のガスヘッド８６ａからオゾンを
供給し、２〜８重量％のオゾン雰囲気中を前記ウエハＷ
を５分以上の時間をかけて通過させる。次いで、第２お
よび第３のガスヘッド８６ｂ，８６ｃからオゾン、ＴＥ
ＯＳおよびＴＭＰ（Ｐ（ＯＣＨ3）3）をほぼ常圧で供給
し、リンの濃度が３〜６重量％のＰＳＧ膜（第４のシリ
コン酸化膜）４４を、膜厚１００〜６００ｎｍで成膜す
る。なお、図１１において符号８４は、カバーを示す。
【００９７】このように一酸化二窒素の代わりにオゾン
を用いることにより、常圧ＣＶＤによってＴＥＯＳによ
るシリコン酸化膜を形成することができる。また、ベル
ト炉を用いることにより、成膜を連続的に効率よく行う
ことができる。
【００９８】また、オゾン雰囲気中にウエハＷをさらす
ことにより、熱脱離スペクトル（ＴＤＳ）および赤外分
光法（ＦＴＩＲ）によって、第１のシリコン酸化膜４２
は吸湿性や水分が十分少ないこと、反応ガスとして一酸
化二窒素を用いた場合と同様に層間絶縁膜４６の平坦性
が良好であること、および第１のシリコン酸化膜４２に
クラックが発生しないことが確認された。
【００９９】｛２｝第１の実施の形態では、第３のシリ
コン酸化膜４０として、プラズマＣＶＤによるＴＥＯＳ
を用いたシリコン酸化膜を用いたが、これに代わり他の
シリコン酸化膜を用いてもよい（特に、層間絶縁膜２０
の形成位置にある場合）。例えば、このような第３のシ
リコン酸化膜として、モノシランと一酸化二窒素を用い
た高温減圧熱ＣＶＤ法によって形成した膜でもよい。こ
のシリコン酸化膜は、下地の表面形状に忠実に成膜さ
れ、カバレッジ性がよいだけでなく、緻密であるのでパ
ッシベーション機能が高く、さらにアニール処理におい
て急激に昇温しても第１のシリコン酸化膜４２にクラッ
クが発生しにくい。また、熱ＣＶＤ法を用いるため、プ
ラズマダメージがない利点がある。ここでいう高温と
は、７００〜８５０℃のことである。
【０１００】｛３｝第１の実施の形態では、層間絶縁膜
４６は、３層のシリコン酸化膜から構成されているが、
これに限らず他のシリコン酸化膜を加えてもよい。例え
ば、第３のシリコン酸化膜４０と第１のシリコン酸化膜
４２との間に、プラズマＣＶＤ法により形成された、膜
厚１００〜３００ｎｍのＰＳＧ膜（リンの濃度；１〜６
重量％）を形成してもよい。このＰＳＧ膜を入れること
により、可動イオンのゲッタリング機能がさらに向上す
ることが確認された。また、このＰＳＧ膜を入れること
により、第１のシリコン酸化膜４２に作用する第３のシ
リコン酸化膜４０の内部応力を減少及び第３のシリコン
酸化膜４０に作用する第１のシリコン酸化膜４２の内部
応力を減少させることができる。
【０１０１】また、例えば、第２のシリコン酸化膜４４
の平坦性が不十分な場合、次のようにすることができ
る。第２のシリコン酸化膜４４の上に、厚いシリコン酸
化膜を形成し、これをさらにＣＭＰによって平坦化する
のである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の
断面構造図である。
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法の第１工程を示す断面構造図である。
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法の第２工程を示す断面構造図である。
【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法の第３工程を示す断面構造図である。
【図５】本発明の第１の実施の形態に係る半導体装置の
製造方法の第４工程を示す断面構造図である。
【図６】本発明の第１の実施の形態に係る半導体装置の
製造方法の第５工程を示す断面構造図である。
【図７】本発明の第１の実施の形態に係る半導体装置の
製造方法の第６工程を示す断面構造図である。
【図８】本発明の第１の実施の形態に係る半導体装置の
製造方法の第７工程を示す断面構造図である。
【図９】本発明に係る実施の形態に用いられるスパッタ
装置の一例を模式的に示す図である。
【図１０】図９に示すスパッタ装置を用いて基板温度を
制御したときの、時間と基板温度との関係を示す図であ
る。
【図１１】本発明に係る実施の形態に用いられるベルト
炉を模式的に示す図である。
【符号の説明】
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８ シリコン酸化膜 １９ チタンシリサイド層 ２０ 層間絶縁膜 ３８ 第１の金属配線層 ４０ 第３のシリコン酸化膜 ４２ 第１のシリコン酸化膜 ４４ 第２のシリコン酸化膜 ４６ 層間絶縁膜 ４８ スルーホール ４９ 上部 ５０ ウェッテング層 ５１ 下部 ５２ 第１のアルミニウム膜 ５４ 第２のアルミニウム膜 ６２ 反射防止膜 ６４ 第２の金属配線層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH04 HH08 HH09 HH18 HH28 HH33 JJ01 JJ08 JJ09 JJ18 JJ28 KK08 MM07 MM08 NN32 PP15 PP18 QQ03 QQ08 QQ09 QQ10 QQ13 QQ16 QQ19 QQ22 QQ37 QQ73 QQ74 QQ82 QQ84 QQ85 QQ88 QQ98 RR04 RR14 SS01 SS02 SS03 SS04 SS12 SS13 SS15 TT02 WW03 WW10 XX01 XX02 XX13 XX19 5F058 BA04 BD02 BD04 BF04 BF07 BF23 BF24 BF25 BF27 BF29 BF32 BF33 BH01 BH20 BJ01 BJ02

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 主表面を有する半導体基板と、前記主表
    面上に位置し、スルーホールを有する層間絶縁膜と、を
    備え、前記スルーホールは、上面部と、下面部と、前記
    上面部と前記下面部とで挟まれた内壁と、を含む、半導
    体装置の製造方法であって、以下の工程を含む。 （ａ）シリコン化合物と過酸化水素とをＣＶＤ法によっ
    て反応させて、前記層間絶縁膜を構成する第１のシリコ
    ン酸化膜を形成する工程、 （ｂ）シリコン化合物と、酸素および酸素を含む化合物
    の少なくとも１種と、をＣＶＤ法によって反応させて、
    前記層間絶縁膜を構成し、かつキャップ層となる多孔性
    の第２のシリコン酸化膜を、前記第１のシリコン酸化膜
    上に形成する工程、 （ｃ）前記第１のシリコン酸化膜及び前記第２のシリコ
    ン酸化膜を、選択的に等方性エッチングし、前記上面部
    から前記下面部に向かうにつれて、前記スルーホールが
    小さくなるテーパ部を有する前記内壁を含む前記スルー
    ホールを形成する工程。
  2. 【請求項２】 請求項１において、 前記工程（ｂ）と前記工程（ｃ）との間に、前記層間絶
    縁膜を３５０〜５００℃でアニールする工程を含む、半
    導体装置の製造方法。
  3. 【請求項３】 請求項１又は２において、 前記層間絶縁膜は、前記第１のシリコン酸化膜下に位置
    し、ベース層となる第３のシリコン酸化膜を含み、 前記工程（ａ）の前に、 シリコン化合物と、酸素及び酸素を含む化合物の少なく
    とも一種と、をＣＶＤ法によって反応させて、前記第３
    のシリコン酸化膜を形成する工程を含む、半導体装置の
    製造方法。
  4. 【請求項４】 請求項１、２又は３において、 前記スルーホールは、下部と、その上に位置し、前記テ
    ーパ部を含む上部と、から構成され、 前記工程（ｃ）は、 前記第１のシリコン酸化膜及び前記第２のシリコン酸化
    膜を、選択的に等方性エッチングし、前記上部を形成す
    る工程と、 前記上部の下に位置する前記層間絶縁膜を、選択的に異
    方性エッチングし、前記下部を形成する工程と、 を含む、半導体装置の製造方法。
  5. 【請求項５】 請求項１、２、３又は４において、 前記層間絶縁膜上には、配線が形成されており、 前記工程（ｃ）の後に、 前記スルーホールの表面及び前記層間絶縁膜の表面に、
    前記配線の一部となるバリア層を形成する工程と、 前記バリア層の表面に前記配線の一部となる導電膜を形
    成する工程と、 を含む、半導体装置の製造方法。
  6. 【請求項６】 請求項５において、 前記導電膜は、２００℃以下の温度で、アルミニウムあ
    るいはアルミニウムを主成分とする合金からなる第１の
    アルミニウム膜を形成し、その後、３００℃以上の温度
    で、アルミニウムあるいはアルミニウムを主成分とする
    合金からなる第２のアルミニウム膜を形成する、半導体
    装置の製造方法。
  7. 【請求項７】 請求項１、２、３、４、５又は６におい
    て、 前記工程（ａ）で用いられる前記シリコン化合物は、モ
    ノシラン、ジシラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4などの無
    機シラン化合物、およびＣＨ3ＳｉＨ3、ジメチルシラ
    ン、トリプロピルシラン、テトラエトキシシランなどの
    有機シラン化合物から選択される少なくとも１種であ
    る、半導体装置の製造方法。
  8. 【請求項８】 請求項７において、 前記工程（ａ）は、前記シリコン化合物が無機シラン化
    合物であって、０〜２０℃の温度条件下で減圧ＣＶＤ法
    によって行われる、半導体装置の製造方法。
  9. 【請求項９】 請求項７において、 前記工程（ａ）は、前記シリコン化合物が有機シラン化
    合物であって、０〜１５０℃の温度条件下で減圧ＣＶＤ
    法によって行われる、半導体装置の製造方法。
  10. 【請求項１０】 請求項１、２、３、４、５、６、７、
    ８又は９において、 前記工程（ｂ）は、３００〜４５０℃の温度条件下でプ
    ラズマＣＶＤ法によって行われる、半導体装置の製造方
    法。
  11. 【請求項１１】 請求項１０において、 前記工程（ｂ）で用いられる前記酸素を含む化合物は一
    酸化二窒素である、半導体装置の製造方法。
  12. 【請求項１２】 請求項１、２、３、４、５、６、７、
    ８又は９において、前記工程（ｂ）は、３００〜５５０
    ℃の温度条件下で常圧ＣＶＤ法によって行われる、半導
    体装置の製造方法。
  13. 【請求項１３】 請求項１２において、 前記工程（ｂ）で用いられる前記酸素を含む化合物はオ
    ゾンである、半導体装置の製造方法。
  14. 【請求項１４】 請求項１、２、３、４、５、６、７、
    ８、９、１０、１１、１２又は１３において、 前記工程（ｂ）で、前記第２のシリコン酸化膜を成膜す
    る前に、前記第１のシリコン酸化膜をオゾン雰囲気にさ
    らす、半導体装置の製造方法。
  15. 【請求項１５】 主表面を有する半導体基板と、前記主
    表面上に位置する層間絶縁膜と、を備えた半導体装置で
    あって、 前記層間絶縁膜は、 シリコン化合物と過酸化水素との重縮合反応によって形
    成された第１のシリコン酸化膜と、 前記第１のシリコン酸化膜上に位置し、キャップ層を構
    成する第２のシリコン酸化膜と、を含み、 前記層間絶縁膜は、前記第１のシリコン酸化膜及び前記
    第２のシリコン酸化膜に形成され、上面部と、下面部
    と、前記上面部と前記下面部とで挟まれた内壁と、を有
    するスルーホールを含み、 前記内壁は、前記上面部から前記下面部に向かうにつれ
    て、前記スルーホールが小さくなるテーパ部を有する、
    半導体装置。
  16. 【請求項１６】 請求項１５において、 前記層間絶縁膜は、前記第１のシリコン酸化膜下に位置
    し、ベース層を構成する第３のシリコン酸化膜を含む、
    半導体装置。
  17. 【請求項１７】 請求項１５又は１６において、 前記スルーホールは、下部と、その上に位置し、前記テ
    ーパ部を含む上部と、から構成される、半導体装置。
  18. 【請求項１８】 請求項１５、１６又は１７において、 前記層間絶縁膜上に形成された配線を含み、 前記配線は、 前記スルーホールの表面及び前記層間絶縁膜の表面に形
    成されたバリア層と、前記バリア層の表面に形成された
    導電膜と、 を含む、半導体装置。
  19. 【請求項１９】 請求項１８において、 前記導電膜は、アルミニウム又はアルミニウムを主成分
    とする、半導体装置。
JP36519398A 1998-12-22 1998-12-22 半導体装置の製造方法 Expired - Lifetime JP3533968B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP36519398A JP3533968B2 (ja) 1998-12-22 1998-12-22 半導体装置の製造方法
US09/470,804 US6358830B1 (en) 1998-12-22 1999-12-22 Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36519398A JP3533968B2 (ja) 1998-12-22 1998-12-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000188333A true JP2000188333A (ja) 2000-07-04
JP3533968B2 JP3533968B2 (ja) 2004-06-07

Family

ID=18483666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36519398A Expired - Lifetime JP3533968B2 (ja) 1998-12-22 1998-12-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6358830B1 (ja)
JP (1) JP3533968B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6747244B1 (en) 1999-11-30 2004-06-08 Canon Kabushiki Kaisha Laser working apparatus, laser working method, method for producing ink jet recording head utilizing such laser working apparatus or method, and ink jet recording head formed by such producing method
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
WO2015045163A1 (ja) * 2013-09-30 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及び記録媒体
JP2015165523A (ja) * 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004044686B4 (de) * 2004-09-15 2006-08-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Vias, die zwei Abschnitte haben, und Herstellungsverfahren
US20060121723A1 (en) * 2004-12-07 2006-06-08 Chin-Ta Su Semiconductor process and method of fabricating inter-layer dielectric
TWI302349B (en) * 2006-01-04 2008-10-21 Promos Technologies Inc Metal etching process and rework method thereof
US7524758B2 (en) * 2006-02-17 2009-04-28 Toshiba America Electronic Components, Inc. Interconnect structure and method for semiconductor device
US20080157291A1 (en) * 2006-12-27 2008-07-03 Texas Instruments Inc. Packaging implementation while mitigating threshold voltage shifting
TWI406618B (zh) * 2011-10-11 2013-08-21 Viking Tech Corp A method for manufacturing a substrate having conductive vias
US20220189840A1 (en) * 2020-12-16 2022-06-16 Stmicroelectronics Pte Ltd Passivation layer for an integrated circuit device that provides a moisture and proton barrier
CN115458578A (zh) * 2021-06-09 2022-12-09 联华电子股份有限公司 半导体元件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1165575A (en) 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
US5019891A (en) 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
JP2947818B2 (ja) 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4829024A (en) 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
US5378652A (en) 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JPH04363024A (ja) 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
EP0499433B1 (en) 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
US5180689A (en) 1991-09-10 1993-01-19 Taiwan Semiconductor Manufacturing Company Tapered opening sidewall with multi-step etching process
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5288665A (en) 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
KR950009934B1 (ko) 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
KR960010056B1 (ko) 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5378660A (en) 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JP2596331B2 (ja) 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
US5470802A (en) 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JP3045928B2 (ja) 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
US5739046A (en) 1994-09-30 1998-04-14 United Microelectronics Corporation Method of making a reliable barrier layer
US5858184A (en) 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
JPH0992717A (ja) 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5918149A (en) 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
JP3234762B2 (ja) 1996-02-26 2001-12-04 シャープ株式会社 半導体装置の製造方法
US5956608A (en) 1996-06-20 1999-09-21 Applied Materials, Inc. Modulating surface morphology of barrier layers
JPH10125782A (ja) 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
US5716890A (en) 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film
CA2191260A1 (en) 1996-11-26 1998-05-26 Luc Ouellet Stabilization of the interface between tin and a1 alloys
JP3456391B2 (ja) 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
JP3033564B2 (ja) 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法
US6054768A (en) 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747244B1 (en) 1999-11-30 2004-06-08 Canon Kabushiki Kaisha Laser working apparatus, laser working method, method for producing ink jet recording head utilizing such laser working apparatus or method, and ink jet recording head formed by such producing method
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015165523A (ja) * 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
US9831082B2 (en) 2013-03-19 2017-11-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
WO2015045163A1 (ja) * 2013-09-30 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及び記録媒体
JP6068661B2 (ja) * 2013-09-30 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
KR101846850B1 (ko) * 2013-09-30 2018-04-09 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 기판 처리 시스템 및 기록 매체

Also Published As

Publication number Publication date
US6358830B1 (en) 2002-03-19
JP3533968B2 (ja) 2004-06-07

Similar Documents

Publication Publication Date Title
JP3456391B2 (ja) 半導体装置の製造方法
JP2000164716A (ja) 半導体装置及びその製造方法
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
US6774048B2 (en) Method of manufacturing a semiconductor device
US6614119B1 (en) Semiconductor device and method of fabricating the same
US6144097A (en) Semiconductor device and method of fabricating the same
US20090134521A1 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
JP3509510B2 (ja) 半導体装置およびその製造方法
JP2000188333A (ja) 半導体装置及びその製造方法
JP4819566B2 (ja) 半導体装置およびその製造方法
JP2000150652A (ja) 半導体装置およびその製造方法
JP2000188332A (ja) 半導体装置及びその製造方法
US20030042606A1 (en) Method of forming a conductive contact
JPH08255791A (ja) 半導体装置の層間絶縁膜の形成方法
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2001274188A (ja) 半導体装置およびその製造方法
JP3562357B2 (ja) 半導体装置の製造方法
JP3456392B2 (ja) 半導体装置の製造方法
JP4273268B2 (ja) 半導体装置およびその製造方法
JP3922355B2 (ja) 半導体装置の製造方法
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
JPH053170A (ja) ブランケツトタングステンプラグ形成法
KR20020009515A (ko) 고온 캐리어의 노화를 완화시키기 위한 저온 방법
JPH09237769A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9