JP3234762B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3234762B2 JP3234762B2 JP03775696A JP3775696A JP3234762B2 JP 3234762 B2 JP3234762 B2 JP 3234762B2 JP 03775696 A JP03775696 A JP 03775696A JP 3775696 A JP3775696 A JP 3775696A JP 3234762 B2 JP3234762 B2 JP 3234762B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring
- groove
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 48
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010583 slow cooling Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、更に詳しくは、高信頼性を有
する単結晶導電膜からなる配線形成方法に関するもので
ある。
方法に関するものであり、更に詳しくは、高信頼性を有
する単結晶導電膜からなる配線形成方法に関するもので
ある。
【０００２】
【従来の技術】通常配線材料として、アルミニウム（Ａ
ｌ）及びその合金が用いられている。また、今後はその
抵抗の低さゆえ配線材料に銅（Ｃｕ）を用いることも研
究されている。これらの膜はスパッタリング法又は化学
的気相反応（ＣＶＤ）法で形成されるが、上記方法で形
成された配線は基本的には多結晶構造を有している。
ｌ）及びその合金が用いられている。また、今後はその
抵抗の低さゆえ配線材料に銅（Ｃｕ）を用いることも研
究されている。これらの膜はスパッタリング法又は化学
的気相反応（ＣＶＤ）法で形成されるが、上記方法で形
成された配線は基本的には多結晶構造を有している。
【０００３】この多結晶構造配線にＩＣが動作すること
により電流が多量に長時間流れると、その電子の運動量
が配線材料の原子、例えばアルミニウム原子に与えられ
てアルミニウム原子が移動するいわゆるエレクトロマイ
グレーション現象が発生し、移動した後に、上記配線に
ヴォイドが形成されたり、極端な場合には断線する。
により電流が多量に長時間流れると、その電子の運動量
が配線材料の原子、例えばアルミニウム原子に与えられ
てアルミニウム原子が移動するいわゆるエレクトロマイ
グレーション現象が発生し、移動した後に、上記配線に
ヴォイドが形成されたり、極端な場合には断線する。
【０００４】また、多結晶構造の配線に外部より引っ張
り応力がかかると、同様に配線材料の原子、例えばアル
ミニウム原子の移動が起こり、配線にヴォイドが発生し
たり、断線を引き起こす、いわゆるストレスマイグレー
ション現象が発生する。これらの現象が多結晶構造の配
線材料の中でその移動のための活性化エネルギーが最も
低い結晶粒界、例えばアルミニウムの場合では活性化エ
ネルギ−が約０．５ｅＶの結晶粒界で起こることが分か
っている。例えば、アルミニウム配線の場合、この結晶
粒界でのアルミニウムの拡散を抑えるため、銅やパラジ
ウムやチタン等の不純物を０．２％〜数％混入すること
が行われている。
り応力がかかると、同様に配線材料の原子、例えばアル
ミニウム原子の移動が起こり、配線にヴォイドが発生し
たり、断線を引き起こす、いわゆるストレスマイグレー
ション現象が発生する。これらの現象が多結晶構造の配
線材料の中でその移動のための活性化エネルギーが最も
低い結晶粒界、例えばアルミニウムの場合では活性化エ
ネルギ−が約０．５ｅＶの結晶粒界で起こることが分か
っている。例えば、アルミニウム配線の場合、この結晶
粒界でのアルミニウムの拡散を抑えるため、銅やパラジ
ウムやチタン等の不純物を０．２％〜数％混入すること
が行われている。
【０００５】しかし、これでもなお、サブミクロンルー
ルの高速デバイスでは、増加する電流密度に対して、そ
の能力は不十分であり、さらなる高信頼性配線が要求さ
れている。
ルの高速デバイスでは、増加する電流密度に対して、そ
の能力は不十分であり、さらなる高信頼性配線が要求さ
れている。
【０００６】そこで、近年、アルミニウム等の配線を単
結晶化することが試みられている。つまり、結晶粒界が
全く存在しなければ、エレクトロマイクレーション現象
やストレスマイグレーション現象を引き起こす移動の活
性化エネルギー、例えばアルミニウムの場合の移動の活
性化エネルギーは約３倍のおよそ１．４ｅＶとなり、配
線の信頼性は向上する。
結晶化することが試みられている。つまり、結晶粒界が
全く存在しなければ、エレクトロマイクレーション現象
やストレスマイグレーション現象を引き起こす移動の活
性化エネルギー、例えばアルミニウムの場合の移動の活
性化エネルギーは約３倍のおよそ１．４ｅＶとなり、配
線の信頼性は向上する。
【０００７】しかし、この単結晶化をウエハ全面で行う
ことは非常に難しい。現在、研究されている単結晶化方
法の１つが、特開平４−４４２２９号公報に示される。
この方法は、まず、バリアメタル上にスパッタ法で形成
したアルミニウムをパターニングし、プラズマＳｉＯ2
膜を被覆後、エッチバックを行い、アルミニウム上部の
ＳｉＯ2膜を除去して、アルミニウムを露出させる。次
に、赤外線ランプやカーボンストリップヒータで高速加
熱処理を行い、５００〜６００℃、１０〜３０秒にて瞬
間的にアルミニウムを熔融し、固相エピタキシャル成長
法が行われるように、徐冷しアルミニウムを単結晶化す
る方法である。
ことは非常に難しい。現在、研究されている単結晶化方
法の１つが、特開平４−４４２２９号公報に示される。
この方法は、まず、バリアメタル上にスパッタ法で形成
したアルミニウムをパターニングし、プラズマＳｉＯ2
膜を被覆後、エッチバックを行い、アルミニウム上部の
ＳｉＯ2膜を除去して、アルミニウムを露出させる。次
に、赤外線ランプやカーボンストリップヒータで高速加
熱処理を行い、５００〜６００℃、１０〜３０秒にて瞬
間的にアルミニウムを熔融し、固相エピタキシャル成長
法が行われるように、徐冷しアルミニウムを単結晶化す
る方法である。
【０００８】また、特開平４−２４７６２５号公報で
は、ＤＭＡＨ（（ＣＨ3）2ＡｌＨ）を原料とする熱処理
或はプラズマＣＶＤ法により、膜厚が０．０５〜０．２
μｍの多結晶アルミニウム膜を形成する。このとき、単
結晶シリコン上には単結晶アルミニウム膜が成長するこ
とを利用して、単結晶シリコンが一部露出したシリコン
酸化膜上に形成したアルミニウム膜を５００〜６００℃
でアニールすることで、単結晶アルミニウム膜がウエハ
全面に形成する方法が開示されている。
は、ＤＭＡＨ（（ＣＨ3）2ＡｌＨ）を原料とする熱処理
或はプラズマＣＶＤ法により、膜厚が０．０５〜０．２
μｍの多結晶アルミニウム膜を形成する。このとき、単
結晶シリコン上には単結晶アルミニウム膜が成長するこ
とを利用して、単結晶シリコンが一部露出したシリコン
酸化膜上に形成したアルミニウム膜を５００〜６００℃
でアニールすることで、単結晶アルミニウム膜がウエハ
全面に形成する方法が開示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、特開平
４−４４２２９号公報のものでは、種結晶がないと均一
な単結晶がウエハ全面に形成されることは難しく、単な
る徐冷だけでは、粒径の大きなアルミニウムの結晶はで
きるが、多結晶構造になってしまう。
４−４４２２９号公報のものでは、種結晶がないと均一
な単結晶がウエハ全面に形成されることは難しく、単な
る徐冷だけでは、粒径の大きなアルミニウムの結晶はで
きるが、多結晶構造になってしまう。
【００１０】また、特開平４−２４７６２５号公報に記
載のものでは、シリコン基板を種結晶として上層のアル
ミニウムを単結晶化しているが、この方法は、下地に種
となるべき単結晶シリコンが必要であり、その用途は限
定され、例えば多層配線の２層目、３層目では単結晶化
できない。また、ウエハ面内で温度に差がある場合は、
局所的に放熱が異なる領域がある場合などでは、徐冷速
度やウエハ面内の温度制御は非常に困難になり、ウエハ
全面で単結晶化するのは難しい。
載のものでは、シリコン基板を種結晶として上層のアル
ミニウムを単結晶化しているが、この方法は、下地に種
となるべき単結晶シリコンが必要であり、その用途は限
定され、例えば多層配線の２層目、３層目では単結晶化
できない。また、ウエハ面内で温度に差がある場合は、
局所的に放熱が異なる領域がある場合などでは、徐冷速
度やウエハ面内の温度制御は非常に困難になり、ウエハ
全面で単結晶化するのは難しい。
【００１１】本発明は、下地に種結晶を必要とせず、容
易に種結晶を形成し、単結晶構造の配線を有する半導体
装置を提供することを特徴とすることを目的とする。
易に種結晶を形成し、単結晶構造の配線を有する半導体
装置を提供することを特徴とすることを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体基板の表
面に所定の厚さの絶縁膜を形成する第１の工程と、該絶
縁膜表面に、閉じた配線パターン内で、１箇所のみ楔形
状領域を有し、前記楔形状領域以外の角を丸めるフォト
レジストパターンを形成する第２の工程と、該フォトレ
ジストパターンをマスクに、上記絶縁膜に配線の厚さに
相当する深さを有する溝部を形成する第３の工程と、多
結晶導電膜を上記溝部全体に埋設する第４の工程と、該
多結晶導電膜を、該多結晶導電膜が流動性を有する温度
に加熱した後、徐冷することで上記多結晶導電膜を単結
晶化する第５の工程と、第４の工程と第５の工程との間
又は上記第５の工程の後に、上記溝部以外の上記絶縁膜
表面を露出させ、上記配線を形成する第６の工程とを有
することを特徴とするものである。
に、本発明の半導体装置の製造方法は、半導体基板の表
面に所定の厚さの絶縁膜を形成する第１の工程と、該絶
縁膜表面に、閉じた配線パターン内で、１箇所のみ楔形
状領域を有し、前記楔形状領域以外の角を丸めるフォト
レジストパターンを形成する第２の工程と、該フォトレ
ジストパターンをマスクに、上記絶縁膜に配線の厚さに
相当する深さを有する溝部を形成する第３の工程と、多
結晶導電膜を上記溝部全体に埋設する第４の工程と、該
多結晶導電膜を、該多結晶導電膜が流動性を有する温度
に加熱した後、徐冷することで上記多結晶導電膜を単結
晶化する第５の工程と、第４の工程と第５の工程との間
又は上記第５の工程の後に、上記溝部以外の上記絶縁膜
表面を露出させ、上記配線を形成する第６の工程とを有
することを特徴とするものである。
【００１３】また、本発明の半導体装置の製造方法は、
上記多結晶導電膜にアルミニウム又はアルミニウム合金
を用い、該アルミニウム又はアルミニウム合金を溝部に
埋設する前に、該溝部内面にチタン膜を形成する工程を
有することを特徴とする、半導体装置の製造方法であ
る。
上記多結晶導電膜にアルミニウム又はアルミニウム合金
を用い、該アルミニウム又はアルミニウム合金を溝部に
埋設する前に、該溝部内面にチタン膜を形成する工程を
有することを特徴とする、半導体装置の製造方法であ
る。
【００１４】
【発明の実施の形態】以下、発明の一実施の形態に基づ
いて本発明について詳細に説明する。
いて本発明について詳細に説明する。
【００１５】図１は本発明の一実施の形態の半導体装置
の製造工程の斜視図であり、図２は同製造工程の断面図
であり、図３は本発明の一実施の形態の半導体装置の製
造工程に用いるフォトレジストパターンの平面図であ
り、図４は本発明の一実施の形態の半導体装置の製造工
程に用いる他のフォトレジストパターンの平面図であ
り、図５は本発明の他の実施の形態の半導体装置の製造
工程の一部の斜視図である。
の製造工程の斜視図であり、図２は同製造工程の断面図
であり、図３は本発明の一実施の形態の半導体装置の製
造工程に用いるフォトレジストパターンの平面図であ
り、図４は本発明の一実施の形態の半導体装置の製造工
程に用いる他のフォトレジストパターンの平面図であ
り、図５は本発明の他の実施の形態の半導体装置の製造
工程の一部の斜視図である。
【００１６】以下、図１乃至図４を用いて、本発明の一
実施の形態の半導体装置の製造工程を説明する。
実施の形態の半導体装置の製造工程を説明する。
【００１７】まず、シリコン基板１上に形成した膜厚が
１００００Å程度の絶縁膜２上、例えばシリコン酸化膜
上に、配線パターンを反転マスクを用いて、通常のフォ
トリソグラフィ技術でフォトレジストパターン７を形成
する。尚、この場合、通常のガラスマスクとネガレジス
トを用いても良い。また、シリコン酸化膜の所定の場所
には開口が設けられ、この開口によって、下層配線層
（図示せず。）と上記配線パターンとが接続されてい
る。
１００００Å程度の絶縁膜２上、例えばシリコン酸化膜
上に、配線パターンを反転マスクを用いて、通常のフォ
トリソグラフィ技術でフォトレジストパターン７を形成
する。尚、この場合、通常のガラスマスクとネガレジス
トを用いても良い。また、シリコン酸化膜の所定の場所
には開口が設けられ、この開口によって、下層配線層
（図示せず。）と上記配線パターンとが接続されてい
る。
【００１８】また、このときのフォトレジストパターン
７の配線パターンは図３に示すように、閉じた配線パタ
ーン内で、１箇所のみ楔形状領域を有するようにする。
楔形状領域の角度θは基本的にはその閉じた系におい
て、他の箇所に比べて十分に小さければよく、特に、θ
は４５度以下が望ましい。つまり、体積に対して、表面
積が大きければよく、θ＝９０°に比べて、θ＝４５°
ならば、体積は半分になっている。また、楔形状領域以
外の配線パターン領域のパターン角は放熱効果を小さく
するため、図４に示すように角を丸めてもよい。
７の配線パターンは図３に示すように、閉じた配線パタ
ーン内で、１箇所のみ楔形状領域を有するようにする。
楔形状領域の角度θは基本的にはその閉じた系におい
て、他の箇所に比べて十分に小さければよく、特に、θ
は４５度以下が望ましい。つまり、体積に対して、表面
積が大きければよく、θ＝９０°に比べて、θ＝４５°
ならば、体積は半分になっている。また、楔形状領域以
外の配線パターン領域のパターン角は放熱効果を小さく
するため、図４に示すように角を丸めてもよい。
【００１９】次に、フォトレジストパターン７をマスク
に用いて、ＲＩＥ技術により、例えば、ＣＨＦ3／ＣＦ4
／Ａｒ＝６０／６０／１２０ｓｃｃｍ、出力を１０００
Ｗ、圧力を２５０ｍｔｏｒｒの条件下で、絶縁膜２のエ
ッチングを行う。この量は３０００〜１００００Å程度
で所望の配線の膜厚に相当する量であればよい。これに
より楔形状領域を１箇所だけ有する配線パターンの溝部
３が形成される（図１（ａ）、図２（ａ））。また、エ
ッチング条件を制御することにより、図５に示すような
形状にすれば、更に放熱効果が大きくなる。
に用いて、ＲＩＥ技術により、例えば、ＣＨＦ3／ＣＦ4
／Ａｒ＝６０／６０／１２０ｓｃｃｍ、出力を１０００
Ｗ、圧力を２５０ｍｔｏｒｒの条件下で、絶縁膜２のエ
ッチングを行う。この量は３０００〜１００００Å程度
で所望の配線の膜厚に相当する量であればよい。これに
より楔形状領域を１箇所だけ有する配線パターンの溝部
３が形成される（図１（ａ）、図２（ａ））。また、エ
ッチング条件を制御することにより、図５に示すような
形状にすれば、更に放熱効果が大きくなる。
【００２０】次に、チタン（Ｔｉ）層４を約１０００Å
とその上に配線材料であるアルミニウム層５を約５００
０Å程度、ＤＣマグネトロンスパッタ法により真空中で
連続成膜する。このチタン層４は、アルミニウムと低温
で反応しやすい性質を有しており、この性質によりアル
ミニウムが溝部３に流入し易くなり、アルミニウムをよ
り完全に溝部３に埋設させることができる。
とその上に配線材料であるアルミニウム層５を約５００
０Å程度、ＤＣマグネトロンスパッタ法により真空中で
連続成膜する。このチタン層４は、アルミニウムと低温
で反応しやすい性質を有しており、この性質によりアル
ミニウムが溝部３に流入し易くなり、アルミニウムをよ
り完全に溝部３に埋設させることができる。
【００２１】次に、５００〜６００℃で、１〜１０分間
の熱処理を行い、アルミニウム層５を溶融させ、溝部３
の楔形状領域の先端部にまで埋設し、溝部３全域にアル
ミニウム層５を埋め込む（図１（ｂ）、図２（ｂ））。
この熱処理は、電気炉で不活性ガス雰囲気で行ってもよ
いし、ランプアニール装置で同じく不活性ガス中で行っ
てもよい。
の熱処理を行い、アルミニウム層５を溶融させ、溝部３
の楔形状領域の先端部にまで埋設し、溝部３全域にアル
ミニウム層５を埋め込む（図１（ｂ）、図２（ｂ））。
この熱処理は、電気炉で不活性ガス雰囲気で行ってもよ
いし、ランプアニール装置で同じく不活性ガス中で行っ
てもよい。
【００２２】また、上記熱処理の代わりに、４５０〜５
５０℃に加熱しながらアルミニウムをスパッタした後、
５００〜７００気圧で加圧した高圧下で、溝部３の先端
までアルミニウムを埋め込む方法や、ＤＭＡＨ（ジメチ
ルアルミニウムハイドライド）等の有機ソースを用いて
ＣＶＤ法によって溝部３にアルミニウムを埋め込む方
法、または、アルミニウムを溶剤に溶かし、これを塗布
及びスピンコート法により埋め込んだ後、熱処理により
溶剤を除去する方法等が可能である。
５０℃に加熱しながらアルミニウムをスパッタした後、
５００〜７００気圧で加圧した高圧下で、溝部３の先端
までアルミニウムを埋め込む方法や、ＤＭＡＨ（ジメチ
ルアルミニウムハイドライド）等の有機ソースを用いて
ＣＶＤ法によって溝部３にアルミニウムを埋め込む方
法、または、アルミニウムを溶剤に溶かし、これを塗布
及びスピンコート法により埋め込んだ後、熱処理により
溶剤を除去する方法等が可能である。
【００２３】尚、このアルミニウム埋め込み工程後で
も、アルミニウム層５は多結晶構造を有していてもよ
い。
も、アルミニウム層５は多結晶構造を有していてもよ
い。
【００２４】次に、溝部３以外に残存するチタン層４及
びアルミニウム層５を、エッチバックやＣＭＰ（Ｃｈｅ
ｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ：化学的機械研磨）法で除去し、溝部３にのみチタン
層４及びアルミニウム層５を残し、埋め込まれた配線パ
ターンを形成する。
びアルミニウム層５を、エッチバックやＣＭＰ（Ｃｈｅ
ｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ：化学的機械研磨）法で除去し、溝部３にのみチタン
層４及びアルミニウム層５を残し、埋め込まれた配線パ
ターンを形成する。
【００２５】次に、再度５００〜６００℃で、１〜１０
分間程度の熱処理と徐冷（例えば、１分間に０．５〜１
０℃の割合で約１５０℃程度まで下げた後、放置による
自然冷却を行う。）により単結晶化する。この熱処理
は、前述のものと同様である。このときアルミニウム層
５の楔形状領域では、放熱効果が大きく、まずこの楔形
状領域で最初に核が形成される（図１（ｃ）、図２
（ｃ））。この核を種に、同一の結晶が成長し、結果的
に単結晶化が達成される。尚、この熱処理の温度は、配
線材料が流動性を有する温度とすれば、上記温度に限定
されるものではない。
分間程度の熱処理と徐冷（例えば、１分間に０．５〜１
０℃の割合で約１５０℃程度まで下げた後、放置による
自然冷却を行う。）により単結晶化する。この熱処理
は、前述のものと同様である。このときアルミニウム層
５の楔形状領域では、放熱効果が大きく、まずこの楔形
状領域で最初に核が形成される（図１（ｃ）、図２
（ｃ））。この核を種に、同一の結晶が成長し、結果的
に単結晶化が達成される。尚、この熱処理の温度は、配
線材料が流動性を有する温度とすれば、上記温度に限定
されるものではない。
【００２６】また、アルミニウム層５を溝部３に埋め込
んでから熱処理を行っているが、アルミニウム５を溝部
３に埋め込むときに、アルミニウムの融点に近くで埋め
込んでそのまま徐冷することでも単結晶化したアルミニ
ウムを得ることができる。また、チタン層４及びアルミ
ニウム層５を形成した後、単結晶化を行った後、溝部３
以外に残存するチタン層４及びアルミニウム層５を、エ
ッチバックやＣＭＰ法で除去し、絶縁膜２表面を露出さ
せてもよい。
んでから熱処理を行っているが、アルミニウム５を溝部
３に埋め込むときに、アルミニウムの融点に近くで埋め
込んでそのまま徐冷することでも単結晶化したアルミニ
ウムを得ることができる。また、チタン層４及びアルミ
ニウム層５を形成した後、単結晶化を行った後、溝部３
以外に残存するチタン層４及びアルミニウム層５を、エ
ッチバックやＣＭＰ法で除去し、絶縁膜２表面を露出さ
せてもよい。
【００２７】以上、アルミニウムを例に挙げて説明した
が、他の金属、金属化合物でも同様に形成されるが、融
点が高い場合に、半導体基板に形成されている素子への
影響を考慮して加熱する必要がある。
が、他の金属、金属化合物でも同様に形成されるが、融
点が高い場合に、半導体基板に形成されている素子への
影響を考慮して加熱する必要がある。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、種となる単結晶が無くとも、ＬＳＩ
の配線パターンを表面積／体積の比が大きくなるように
工夫するだけで、単結晶化した微細配線が容易に形成で
きる。これにより、高信頼性を有する、超高密度で高速
なメモリ、ロジックが高歩留りで形成できる。
用いることにより、種となる単結晶が無くとも、ＬＳＩ
の配線パターンを表面積／体積の比が大きくなるように
工夫するだけで、単結晶化した微細配線が容易に形成で
きる。これにより、高信頼性を有する、超高密度で高速
なメモリ、ロジックが高歩留りで形成できる。
【００２９】また、材料によっては、例えば、銅のよう
に微細加工が難しく、楔形状を得ることが困難な場合で
も、溝部を形成して、ここに埋め込むことで、形成可能
であるし、溝部内のみに配線材料が埋め込まれ、単結晶
化処理を行うので、平坦な配線が形成できる。
に微細加工が難しく、楔形状を得ることが困難な場合で
も、溝部を形成して、ここに埋め込むことで、形成可能
であるし、溝部内のみに配線材料が埋め込まれ、単結晶
化処理を行うので、平坦な配線が形成できる。
【００３０】したがって、所望の配線が単結晶にかつ平
坦に埋め込まれて形成できるため、周囲からの応力も受
けない、金属の微細加工に頼らない、高信頼性を有する
配線が高歩留りで形成できる。
坦に埋め込まれて形成できるため、周囲からの応力も受
けない、金属の微細加工に頼らない、高信頼性を有する
配線が高歩留りで形成できる。
【００３１】また、溝部にチタンを介して、配線として
アルミニウムを埋設すると、よりアルミニウムは溝に流
れ込み易くなり、より完全に溝部にアルミニウムを埋設
することができる。
アルミニウムを埋設すると、よりアルミニウムは溝に流
れ込み易くなり、より完全に溝部にアルミニウムを埋設
することができる。
【図１】本発明の一実施の形態の半導体装置の製造工程
の斜視図である。
の斜視図である。
【図２】本発明の一実施の形態の半導体装置の製造工程
の断面図である。
の断面図である。
【図３】本発明の一実施の形態の半導体装置の製造工程
で用いるフォトレジストパターンの平面図である。
で用いるフォトレジストパターンの平面図である。
【図４】本発明の一実施の形態の半導体装置の製造工程
で用いる他のフォトレジストパターンの平面図である。
で用いる他のフォトレジストパターンの平面図である。
【図５】本発明の他の実施の形態の半導体装置の製造工
程の一部斜視図である。
程の一部斜視図である。
１ 半導体基板 ２ 絶縁膜 ３ 溝部 ４ チタン層 ５ 多結晶構造のアルミニウム層 ６ 単結晶構造のアルミニウム層 ７ フォトレジストパターン
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/3205 - 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 半導体基板の表面に所定の厚さの絶縁膜
を形成する第１の工程と、 該絶縁膜表面に、閉じた配線パターン内で、１箇所のみ
楔形状領域を有し、前記楔形状領域以外の角を丸めるフ
ォトレジストパターンを形成する第２の工程と、該フォ
トレジストパターンをマスクに、上記絶縁膜に配線の厚
さに相当する深さを有する溝部を形成する第３の工程
と、 多結晶導電膜を上記溝部全体に埋設する第４の工程と、
該多結晶導電膜を、該多結晶導電膜が流動性を有する温
度に加熱した後、徐冷することで上記多結晶導電膜を単
結晶化する第５の工程と、 第４の工程と第５の工程との間又は上記第５の工程の後
に、上記溝部以外の上記絶縁膜表面を露出させ、上記配
線を形成する第６の工程とを有することを特徴とする、
半導体装置の製造方法。 - 【請求項２】 上記多結晶導電膜にアルミニウム又はア
ルミニウム合金を用い、該アルミニウム又はアルミニウ
ム合金を溝部に埋設する前に、該溝部内面にチタン膜を
形成する工程を有することを特徴とする、請求項１記載
の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03775696A JP3234762B2 (ja) | 1996-02-26 | 1996-02-26 | 半導体装置の製造方法 |
| TW085111632A TW340236B (en) | 1996-02-26 | 1996-09-23 | Manufacturing method of wiring |
| US08/725,662 US5981362A (en) | 1996-02-26 | 1996-10-01 | Manufacturing method of wiring |
| KR1019960043595A KR100214815B1 (ko) | 1996-02-26 | 1996-10-02 | 배선의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03775696A JP3234762B2 (ja) | 1996-02-26 | 1996-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232311A JPH09232311A (ja) | 1997-09-05 |
| JP3234762B2 true JP3234762B2 (ja) | 2001-12-04 |
Family
ID=12506319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03775696A Expired - Fee Related JP3234762B2 (ja) | 1996-02-26 | 1996-02-26 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5981362A (ja) |
| JP (1) | JP3234762B2 (ja) |
| KR (1) | KR100214815B1 (ja) |
| TW (1) | TW340236B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150653A (ja) * | 1998-09-04 | 2000-05-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3533968B2 (ja) | 1998-12-22 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6319108B1 (en) | 1999-07-09 | 2001-11-20 | 3M Innovative Properties Company | Metal bond abrasive article comprising porous ceramic abrasive composites and method of using same to abrade a workpiece |
| JP5288237B2 (ja) * | 2007-12-18 | 2013-09-11 | 株式会社河西精機製作所 | 超音波センサの製造法および多結晶アルミニウム成形体の製造法ならびに超音波センサ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4448632A (en) * | 1981-05-25 | 1984-05-15 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor devices |
| US5173446A (en) * | 1988-06-28 | 1992-12-22 | Ricoh Company, Ltd. | Semiconductor substrate manufacturing by recrystallization using a cooling medium |
| JPH0444229A (ja) * | 1990-06-07 | 1992-02-14 | Fuji Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH0456325A (ja) * | 1990-06-26 | 1992-02-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH04247625A (ja) * | 1991-02-01 | 1992-09-03 | Matsushita Electric Ind Co Ltd | 配線形成方法 |
| JP3277098B2 (ja) * | 1994-07-26 | 2002-04-22 | 株式会社東芝 | 半導体装置の製造方法 |
-
1996
- 1996-02-26 JP JP03775696A patent/JP3234762B2/ja not_active Expired - Fee Related
- 1996-09-23 TW TW085111632A patent/TW340236B/zh not_active IP Right Cessation
- 1996-10-01 US US08/725,662 patent/US5981362A/en not_active Expired - Lifetime
- 1996-10-02 KR KR1019960043595A patent/KR100214815B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5981362A (en) | 1999-11-09 |
| TW340236B (en) | 1998-09-11 |
| KR100214815B1 (ko) | 1999-08-02 |
| JPH09232311A (ja) | 1997-09-05 |
| KR970063578A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332456B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7052973B2 (en) | Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone | |
| JP3396176B2 (ja) | 半導体チップのための埋め込み型熱導体 | |
| US6228759B1 (en) | Method of forming an alloy precipitate to surround interconnect to minimize electromigration | |
| JP3277098B2 (ja) | 半導体装置の製造方法 | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JP3351383B2 (ja) | 半導体装置の製造方法 | |
| US4670086A (en) | Process for the growth of structures based on group IV semiconductor materials | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| US7897508B2 (en) | Method to eliminate Cu dislocation for reliability and yield | |
| JP3234762B2 (ja) | 半導体装置の製造方法 | |
| JP2005532675A (ja) | 低電気抵抗を有する金属含有薄層の製造方法 | |
| JP3488586B2 (ja) | 半導体装置の製造方法 | |
| KR100559028B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| JP2000124091A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| TWI231962B (en) | Metallization process | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JP2577363B2 (ja) | 半導体装置の製造方法 | |
| JPH01205525A (ja) | コンタクトホールの穴埋め方法 | |
| JP3348496B2 (ja) | 配線構造の形成方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |