JP3282496B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3282496B2 JP3282496B2 JP12296096A JP12296096A JP3282496B2 JP 3282496 B2 JP3282496 B2 JP 3282496B2 JP 12296096 A JP12296096 A JP 12296096A JP 12296096 A JP12296096 A JP 12296096A JP 3282496 B2 JP3282496 B2 JP 3282496B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- wiring
- heat treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に化学機械研磨を用いて配線
を形成する半導体装置の製造方法に関するものである。
法に関するものであり、特に化学機械研磨を用いて配線
を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来より、シリコンよりなる半導体基板
上に形成されたＬＳＩの配線材料としてはアルミニウム
が主に使用されてきたが、近年、半導体集積回路の高集
積化及び高速化のために、アルミニウムよりも低抵抗で
あると共に、高エレクトロマイグレーション（ＥＭ）耐
性を有する銅が配線材料として注目されている。
上に形成されたＬＳＩの配線材料としてはアルミニウム
が主に使用されてきたが、近年、半導体集積回路の高集
積化及び高速化のために、アルミニウムよりも低抵抗で
あると共に、高エレクトロマイグレーション（ＥＭ）耐
性を有する銅が配線材料として注目されている。
【０００３】上記した銅を主材料とする配線を用いた半
導体装置の製造方法における従来の一例としては、例え
ば、特開平６−１２０２１９号公報に記載されたものが
挙げられる。そこで以下では上記した従来の銅配線を有
する半導体装置の製造方法について図面を参照しながら
説明する。
導体装置の製造方法における従来の一例としては、例え
ば、特開平６−１２０２１９号公報に記載されたものが
挙げられる。そこで以下では上記した従来の銅配線を有
する半導体装置の製造方法について図面を参照しながら
説明する。
【０００４】図２は従来の半導体装置の製造工程断面図
を示したものであり、配線材料としてＣｕを、バリアメ
タルとしてＣｒを用いた例である。
を示したものであり、配線材料としてＣｕを、バリアメ
タルとしてＣｒを用いた例である。
【０００５】まず図２（ａ）に示すように、半導体基板
１上に絶縁膜としてのシリコン酸化膜２を堆積した後、
このシリコン酸化膜２をエッチングして配線を形成すべ
き溝３を形成する。次に図２（ｂ）に示すように、溝３
を含むシリコン酸化膜２上全面にバリアメタルとしての
Ｃｒ膜７及び配線材料としてのＣｕ膜５を順次積層して
形成する。
１上に絶縁膜としてのシリコン酸化膜２を堆積した後、
このシリコン酸化膜２をエッチングして配線を形成すべ
き溝３を形成する。次に図２（ｂ）に示すように、溝３
を含むシリコン酸化膜２上全面にバリアメタルとしての
Ｃｒ膜７及び配線材料としてのＣｕ膜５を順次積層して
形成する。
【０００６】この後、図２（ｃ）に示すように、溝３の
領域に凹部を有するＣｕ膜５をエキシマレーザビームの
照射によって流動させてＣｕ膜５の表面を平坦化させ
る。そして、ＣＭＰ法（化学機械研磨：Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用
いて溝３の領域以外の部分のＣｕ膜５及びＣｒ膜７を除
去し、最終的にはシリコン窒化膜８を全面に堆積して図
１（ｄ）に示すような半導体装置を完成する。
領域に凹部を有するＣｕ膜５をエキシマレーザビームの
照射によって流動させてＣｕ膜５の表面を平坦化させ
る。そして、ＣＭＰ法（化学機械研磨：Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用
いて溝３の領域以外の部分のＣｕ膜５及びＣｒ膜７を除
去し、最終的にはシリコン窒化膜８を全面に堆積して図
１（ｄ）に示すような半導体装置を完成する。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成では、化学機械研磨により溝以外の配線
材料（Ｃｕ）とバリアメタル（Ｃｒ）を研磨する際に研
磨溶液（スラリー）中の研磨粒子（例えばアルミナやシ
リカの粒子）によって溝内のＣｕ膜に欠陥が生じ、配線
の信頼性（具体的には、エレクトロマイグレーション耐
性等が挙げられる）を劣化させるという問題点を有して
いた。なお、上記の欠陥としては、例えば０．１〜０．
５μｍのサイズのキズ等が挙げられる。
うな従来の構成では、化学機械研磨により溝以外の配線
材料（Ｃｕ）とバリアメタル（Ｃｒ）を研磨する際に研
磨溶液（スラリー）中の研磨粒子（例えばアルミナやシ
リカの粒子）によって溝内のＣｕ膜に欠陥が生じ、配線
の信頼性（具体的には、エレクトロマイグレーション耐
性等が挙げられる）を劣化させるという問題点を有して
いた。なお、上記の欠陥としては、例えば０．１〜０．
５μｍのサイズのキズ等が挙げられる。
【０００８】そして、上記の問題点は粒子を用いた研磨
を行う限り避けられない問題であり、特に銅やアルミニ
ウム等に代表されるように、化学機械研磨に用いられる
研磨溶液中の研磨粒子よりもかなり柔らかい導電性材料
を使用する場合に顕著な問題となる。今後、さらに配線
の微細化が進むことを考慮すると、わずかな配線の欠陥
によっても信頼性を著しく劣化させることが予想され
る。
を行う限り避けられない問題であり、特に銅やアルミニ
ウム等に代表されるように、化学機械研磨に用いられる
研磨溶液中の研磨粒子よりもかなり柔らかい導電性材料
を使用する場合に顕著な問題となる。今後、さらに配線
の微細化が進むことを考慮すると、わずかな配線の欠陥
によっても信頼性を著しく劣化させることが予想され
る。
【０００９】従って、本発明は上記の問題点に鑑み、そ
の目的とするところは、化学機械研磨を用いて形成した
配線の高信頼性化を図ることにある。
の目的とするところは、化学機械研磨を用いて形成した
配線の高信頼性化を図ることにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は化学機械研磨により形成された金属表面の
欠陥を還元性雰囲気で熱処理することにより低減するも
のである。
め、本発明は化学機械研磨により形成された金属表面の
欠陥を還元性雰囲気で熱処理することにより低減するも
のである。
【００１１】本発明に係る半導体装置の製造方法は、絶
縁膜に設けられた溝又は開口部に導電膜を埋め込む工程
と、前記導電膜を化学機械研磨する工程と、前記化学機
械研磨の後、前記導電膜を埋め込む温度以上の温度の還
元性雰囲気中で熱処理する工程を備えたことを特徴とす
る。 本発明によると、化学機械研磨の際に生じた欠陥を
低減することができ、また、化学機械研磨の後、導電膜
の表面に形成された自然酸化膜を還元することができ
る。即ち、従来のように、化学機械研磨により生じた欠
陥を残したまま配線あるいは電極を形成すると信頼性に
悪影響を及ぼすが、熱処理による再結晶化によって欠陥
を低減することにより、配線及び電極部の信頼性を向上
させることができる。
縁膜に設けられた溝又は開口部に導電膜を埋め込む工程
と、前記導電膜を化学機械研磨する工程と、前記化学機
械研磨の後、前記導電膜を埋め込む温度以上の温度の還
元性雰囲気中で熱処理する工程を備えたことを特徴とす
る。 本発明によると、化学機械研磨の際に生じた欠陥を
低減することができ、また、化学機械研磨の後、導電膜
の表面に形成された自然酸化膜を還元することができ
る。即ち、従来のように、化学機械研磨により生じた欠
陥を残したまま配線あるいは電極を形成すると信頼性に
悪影響を及ぼすが、熱処理による再結晶化によって欠陥
を低減することにより、配線及び電極部の信頼性を向上
させることができる。
【００１２】本発明に係る半導体装置の製造方法は、還
元性雰囲気中での熱処理を行なった 後、バリア膜を堆積
する工程をさらに備えていてもよい。また、この熱処理
は、バリア膜堆積装置内でバリア膜堆積前に行うことに
より、効率的に化学機械研磨の際に生じた欠陥の低減を
図ることができる。
元性雰囲気中での熱処理を行なった 後、バリア膜を堆積
する工程をさらに備えていてもよい。また、この熱処理
は、バリア膜堆積装置内でバリア膜堆積前に行うことに
より、効率的に化学機械研磨の際に生じた欠陥の低減を
図ることができる。
【００１３】本発明に係る半導体装置の製造方法におけ
る還元性雰囲気は、自然酸化膜を還元できるものであれ
ばよく、水素を含む雰囲気又はアンモニアガスを含む雰
囲気とすることができる。
る還元性雰囲気は、自然酸化膜を還元できるものであれ
ばよく、水素を含む雰囲気又はアンモニアガスを含む雰
囲気とすることができる。
【００１４】本発明に係る半導体装置の製造方法におけ
る導電膜は銅又は銅合金が好ましい。銅又は銅合金を用
いた埋め込み配線は化学機械研磨によりキズ等の欠陥が
生じ、また化学機械研磨後に自然酸化膜が形成される
が、本発明によると欠陥を低減するとともに自然酸化膜
を還元できるからである。
る導電膜は銅又は銅合金が好ましい。銅又は銅合金を用
いた埋め込み配線は化学機械研磨によりキズ等の欠陥が
生じ、また化学機械研磨後に自然酸化膜が形成される
が、本発明によると欠陥を低減するとともに自然酸化膜
を還元できるからである。
【００１５】本発明に係る半導体装置の製造方法におい
て、導電膜は銅又は銅合金を埋め込む場合、導電膜を埋
め込む工程は、前記溝又は開口部の内部を含む前記絶縁
膜上にバリアメタルを形成する工程と、前記溝又は開口
部に銅を充填する工程を含んでいてもよい。バリアメタ
ルは銅原子の拡散を防止するための膜であればよい。ま
た、本発明に係る半導体装置の製造方法におけるバリア
膜はシリコン窒化膜を用いることができる。
て、導電膜は銅又は銅合金を埋め込む場合、導電膜を埋
め込む工程は、前記溝又は開口部の内部を含む前記絶縁
膜上にバリアメタルを形成する工程と、前記溝又は開口
部に銅を充填する工程を含んでいてもよい。バリアメタ
ルは銅原子の拡散を防止するための膜であればよい。ま
た、本発明に係る半導体装置の製造方法におけるバリア
膜はシリコン窒化膜を用いることができる。
【００１６】
【発明の実施形態】以下本発明の一実施の形態における
半導体装置の製造方法について、図面を参照しながら説
明する。なお、本実施の形態では、本発明の効果が最も
現れる配線材料としてＣｕを例に挙げて説明する。
半導体装置の製造方法について、図面を参照しながら説
明する。なお、本実施の形態では、本発明の効果が最も
現れる配線材料としてＣｕを例に挙げて説明する。
【００１７】図１は本発明の実施の形態における半導体
装置の製造方法の工程断面図を示したものであり、この
図１において、１は半導体基板、２は絶縁膜としてのシ
リコン酸化膜、３は配線パターンを形成するための開口
部としての溝、４はバリアメタルとしての窒化チタン
（ＴｉＮ）膜、５は銅（Ｃｕ）配線、６は研磨によって
生じた欠陥を示している。
装置の製造方法の工程断面図を示したものであり、この
図１において、１は半導体基板、２は絶縁膜としてのシ
リコン酸化膜、３は配線パターンを形成するための開口
部としての溝、４はバリアメタルとしての窒化チタン
（ＴｉＮ）膜、５は銅（Ｃｕ）配線、６は研磨によって
生じた欠陥を示している。
【００１８】そこで以下では図１（ａ）〜（ｅ）を参照
しながら本実施の形態における半導体装置の製造方法に
ついて詳細に説明する。
しながら本実施の形態における半導体装置の製造方法に
ついて詳細に説明する。
【００１９】まず図１（ａ）に示すように、シリコン等
により構成され、かつトランジスタ素子や容量素子等の
ＬＳＩを構成する各素子（図には示していない）が形成
されている半導体基板１上に絶縁膜としてのシリコン酸
化膜２を形成し、その後上記のシリコン酸化膜２をエッ
チングして、シリコン酸化膜２に所望の配線を形成する
ための配線パターンを有する溝３を形成する。
により構成され、かつトランジスタ素子や容量素子等の
ＬＳＩを構成する各素子（図には示していない）が形成
されている半導体基板１上に絶縁膜としてのシリコン酸
化膜２を形成し、その後上記のシリコン酸化膜２をエッ
チングして、シリコン酸化膜２に所望の配線を形成する
ための配線パターンを有する溝３を形成する。
【００２０】次に図１（ｂ）に示すように、バリアメタ
ルとして約２０ｎｍの膜厚を有するＴｉＮ膜４をＣＶＤ
法により堆積した後、スパッタ法により約０．８μｍの
Ｃｕ膜を堆積する。この時、図に示すように、溝３内は
完全にはＣｕにより埋め込まれた状態とはなっていな
い。そこで、図１（ｂ）に示された半導体装置に対し
て、ロードロック付きの熱処理炉を用いて水素雰囲気中
で１５分間、４００℃で加熱するという熱処理を施すこ
とにより、Ｃｕ膜５を配線溝３内に充填する（図１
（ｃ））。
ルとして約２０ｎｍの膜厚を有するＴｉＮ膜４をＣＶＤ
法により堆積した後、スパッタ法により約０．８μｍの
Ｃｕ膜を堆積する。この時、図に示すように、溝３内は
完全にはＣｕにより埋め込まれた状態とはなっていな
い。そこで、図１（ｂ）に示された半導体装置に対し
て、ロードロック付きの熱処理炉を用いて水素雰囲気中
で１５分間、４００℃で加熱するという熱処理を施すこ
とにより、Ｃｕ膜５を配線溝３内に充填する（図１
（ｃ））。
【００２１】なお、本実施の形態では、上記したように
Ｃｕ配線のバリア層としてＣＶＤ法で堆積したＴｉＮ膜
を用いているが、必ずしもＴｉＮ膜である必要性はな
く、３００℃〜６００℃の熱処理によってもシリコン酸
化膜中へＣｕが拡散しない膜であればよい。また、上記
の場合、スパッタ法により溝へＣｕを埋め込んでいるた
め、その後のロードロック付きの熱処理によりＣｕを流
動させて平坦化を行なう必要性があり、熱処理を施して
いるが、例えばＣＶＤ法により配線材料を埋め込むこと
ができれば必ずしもその後の熱処理は必要とはしない。
Ｃｕ配線のバリア層としてＣＶＤ法で堆積したＴｉＮ膜
を用いているが、必ずしもＴｉＮ膜である必要性はな
く、３００℃〜６００℃の熱処理によってもシリコン酸
化膜中へＣｕが拡散しない膜であればよい。また、上記
の場合、スパッタ法により溝へＣｕを埋め込んでいるた
め、その後のロードロック付きの熱処理によりＣｕを流
動させて平坦化を行なう必要性があり、熱処理を施して
いるが、例えばＣＶＤ法により配線材料を埋め込むこと
ができれば必ずしもその後の熱処理は必要とはしない。
【００２２】次に図１（ｄ）に示すように、化学機械研
磨によって配線溝３内部以外のＣｕ膜５及びＴｉＮ膜４
を除去してＣｕ溝配線を形成する。その後、基板に残存
する研磨液及び研磨粒子等を除去するための洗浄処理を
行うわけであるが、図１（ｄ）に示すように、化学機械
研磨後には、研磨液（スラリー）内の研磨粒子によって
Ｃｕ配線表面に欠陥が生じているため、この欠陥が生じ
た配線をそのまま放置しておくとＣｕ配線の信頼性が低
下してしまう。
磨によって配線溝３内部以外のＣｕ膜５及びＴｉＮ膜４
を除去してＣｕ溝配線を形成する。その後、基板に残存
する研磨液及び研磨粒子等を除去するための洗浄処理を
行うわけであるが、図１（ｄ）に示すように、化学機械
研磨後には、研磨液（スラリー）内の研磨粒子によって
Ｃｕ配線表面に欠陥が生じているため、この欠陥が生じ
た配線をそのまま放置しておくとＣｕ配線の信頼性が低
下してしまう。
【００２３】そこで本発明では、上記の欠陥を低減する
ために、図１（ｄ）に示す状態の半導体装置に対して、
再度ロードロック付きの熱処理炉を用いて水素雰囲気中
で４３０℃、１５分間の熱処理を行い、Ｃｕ膜５の配線
の表面の欠陥を低減させる（図１（ｅ））。
ために、図１（ｄ）に示す状態の半導体装置に対して、
再度ロードロック付きの熱処理炉を用いて水素雰囲気中
で４３０℃、１５分間の熱処理を行い、Ｃｕ膜５の配線
の表面の欠陥を低減させる（図１（ｅ））。
【００２４】上記のように図１（ｅ）に示す工程におい
て、ロードロック付きの熱処理炉を使用するのは、ウエ
ハを炉内に挿入する際に大気の巻き込みによってＣｕ膜
表面が熱酸化されることを防止するためである。また水
素雰囲気で熱処理を行うのは、Ｃｕ表面に形成された自
然酸化膜を還元し、Ｃｕ膜の欠陥を低減し易くする為で
あるが、本実施の形態においては、上記のように必ずし
もＣｕ膜表面に形成された欠陥を低減する熱処理を水素
雰囲気中で行う必要性はなく、Ｃｕ膜表面に形成されて
いる自然酸化膜を還元できるものであれば、水素を含む
雰囲気あるいはアンモニアガスを含む雰囲気でもよい。
て、ロードロック付きの熱処理炉を使用するのは、ウエ
ハを炉内に挿入する際に大気の巻き込みによってＣｕ膜
表面が熱酸化されることを防止するためである。また水
素雰囲気で熱処理を行うのは、Ｃｕ表面に形成された自
然酸化膜を還元し、Ｃｕ膜の欠陥を低減し易くする為で
あるが、本実施の形態においては、上記のように必ずし
もＣｕ膜表面に形成された欠陥を低減する熱処理を水素
雰囲気中で行う必要性はなく、Ｃｕ膜表面に形成されて
いる自然酸化膜を還元できるものであれば、水素を含む
雰囲気あるいはアンモニアガスを含む雰囲気でもよい。
【００２５】そして本実施の形態では、上記したよう
に、化学機械研磨により平坦化を行なう前の熱処理（言
い換えれば、配線パターンを有する溝への充填の為の熱
処理）時の温度よりも高い温度で化学機械研磨の際に生
じた欠陥を低減する熱処理を行なっているが、このよう
に、銅の堆積時の温度あるいは配線パターンを有する溝
への充填の為の熱処理温度以上の温度で欠陥回復の為の
熱処理を行えば、埋め込まれたＣｕ等の配線材料の結晶
性が更に改善されるため、本発明の効果は大きくなる。
に、化学機械研磨により平坦化を行なう前の熱処理（言
い換えれば、配線パターンを有する溝への充填の為の熱
処理）時の温度よりも高い温度で化学機械研磨の際に生
じた欠陥を低減する熱処理を行なっているが、このよう
に、銅の堆積時の温度あるいは配線パターンを有する溝
への充填の為の熱処理温度以上の温度で欠陥回復の為の
熱処理を行えば、埋め込まれたＣｕ等の配線材料の結晶
性が更に改善されるため、本発明の効果は大きくなる。
【００２６】なお、本実施の形態においては、Ｃｕ膜表
面に形成された欠陥を低減する還元性雰囲気での熱処理
はロードロック付き熱処理炉を使用したが、Ｃｕ膜表面
に熱酸化膜を形成しないような方法であれば、ＲＴＡ
（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用
いることも可能である。
面に形成された欠陥を低減する還元性雰囲気での熱処理
はロードロック付き熱処理炉を使用したが、Ｃｕ膜表面
に熱酸化膜を形成しないような方法であれば、ＲＴＡ
（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用
いることも可能である。
【００２７】また、本実施の形態においては、配線パタ
ーンを有する溝へのＣｕの充填と化学機械研磨によりＣ
ｕ配線を形成したが、本発明は必ずしも、絶縁膜に形成
された溝に対してＣｕ配線を埋め込むものにしか適用で
きないものではなく、半導体基板上の拡散層や配線層へ
達する開口部へ金属電極を形成する場合においても効果
があることは言うまでもない。その具体的な例を挙げる
と、例えばコンタクトホールやスルーホールへ選択ＣＶ
Ｄ法によってＡｌ、Ｗ、Ｃｕ等の金属を成長させ、ホー
ルより溢れた金属を除去する場合や、上記した実施の形
態における溝への埋め込み配線の材料としてＣｕ−Ｔｉ
や他のＣｕ合金、アルミニウムやその合金等の化学機械
研磨に使用する研磨粒子よりも柔らかい金属を用いる場
合である。上記のうち、Ａｌ等を配線材料として用いる
場合は、バリアメタルを必ずしも形成する必要性はな
く、本発明は、シリコン酸化膜等の絶縁膜にエッチング
により形成された溝に対して埋め込まれた導電膜を化学
機械研磨により平坦化するような場合全てに対して適用
することができるものである。
ーンを有する溝へのＣｕの充填と化学機械研磨によりＣ
ｕ配線を形成したが、本発明は必ずしも、絶縁膜に形成
された溝に対してＣｕ配線を埋め込むものにしか適用で
きないものではなく、半導体基板上の拡散層や配線層へ
達する開口部へ金属電極を形成する場合においても効果
があることは言うまでもない。その具体的な例を挙げる
と、例えばコンタクトホールやスルーホールへ選択ＣＶ
Ｄ法によってＡｌ、Ｗ、Ｃｕ等の金属を成長させ、ホー
ルより溢れた金属を除去する場合や、上記した実施の形
態における溝への埋め込み配線の材料としてＣｕ−Ｔｉ
や他のＣｕ合金、アルミニウムやその合金等の化学機械
研磨に使用する研磨粒子よりも柔らかい金属を用いる場
合である。上記のうち、Ａｌ等を配線材料として用いる
場合は、バリアメタルを必ずしも形成する必要性はな
く、本発明は、シリコン酸化膜等の絶縁膜にエッチング
により形成された溝に対して埋め込まれた導電膜を化学
機械研磨により平坦化するような場合全てに対して適用
することができるものである。
【００２８】さらに、本実施の形態では、ロードロック
付きの熱処理炉を再度用いて水素雰囲気中での熱処理を
行い、Ｃｕの配線の表面の欠陥を低減させているが、Ｃ
ｕを配線材料として用いた場合など、埋め込まれた配線
上に再度バリア膜を形成するような場合は、このバリア
膜堆積装置内でバリア膜堆積前に還元性雰囲気中で欠陥
低減の為の熱処理を行うとより効率的に化学機械研磨の
際に生じた欠陥の低減を図ることができる。
付きの熱処理炉を再度用いて水素雰囲気中での熱処理を
行い、Ｃｕの配線の表面の欠陥を低減させているが、Ｃ
ｕを配線材料として用いた場合など、埋め込まれた配線
上に再度バリア膜を形成するような場合は、このバリア
膜堆積装置内でバリア膜堆積前に還元性雰囲気中で欠陥
低減の為の熱処理を行うとより効率的に化学機械研磨の
際に生じた欠陥の低減を図ることができる。
【００２９】
【発明の効果】以上のように本発明はＣｕ溝配線を化学
機械研磨で形成する際のＣｕ配線の欠陥を水素雰囲気の
熱処理によって改善することによって、高信頼性を有す
るＣｕ溝配線を形成することができる。
機械研磨で形成する際のＣｕ配線の欠陥を水素雰囲気の
熱処理によって改善することによって、高信頼性を有す
るＣｕ溝配線を形成することができる。
【図１】本発明の実施の形態における半導体装置の製造
工程断面図
工程断面図
【図２】従来の半導体装置の製造工程断面図
１ 半導体基板 ２ シリコン酸化膜 ３ 配線パターンを有する溝 ４ 窒化チタン（ＴｉＮ）膜 ５ 銅（Ｃｕ）膜 ６ 研磨によって生じた欠陥 ７ クロム（Ｃｒ）膜 ８ シリコン窒化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (7)
- 【請求項１】 絶縁膜に設けられた溝又は開口部に導電
膜を埋め込む工程と、前記導電膜を化学機械研磨する工
程と、前記化学機械研磨の後、前記導電膜を埋め込む温
度以上の温度の還元性雰囲気中で熱処理する工程を備え
た半導体装置の製造方法。 - 【請求項２】 前記熱処理の後、バリア膜を堆積する工
程をさらに備えた請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記熱処理は、バリア膜堆積装置内で前
記バリア膜堆積前に行うことを特徴とする請求項２に記
載の半導体装置の製造方法。 - 【請求項４】 前記還元性雰囲気は、水素を含む雰囲気
又はアンモニアガスを含む雰囲気であることを特徴とす
る請求項１から３のいずれか１項に記載の半導体装置の
製造方法。 - 【請求項５】 前記導電膜は銅又は銅合金であることを
特徴とする請求項１から４のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項６】 前記導電膜を埋め込む工程は、前記溝又
は開口部の内部を含む前記絶縁膜上にバリアメタルを形
成する工程と、前記溝又は開口部に銅を充填する工程を
含んでいることを特徴とする請求項５に記載の半導体装
置の製造方法。 - 【請求項７】 前記バリア膜はシリコン窒化膜であるこ
とを特徴とする請求項１から６のいずれか１項に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12296096A JP3282496B2 (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12296096A JP3282496B2 (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09306915A JPH09306915A (ja) | 1997-11-28 |
| JP3282496B2 true JP3282496B2 (ja) | 2002-05-13 |
Family
ID=14848891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12296096A Expired - Lifetime JP3282496B2 (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3282496B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469338B1 (ko) * | 1997-12-30 | 2005-05-17 | 주식회사 하이닉스반도체 | 모스페트의금속막형성방법 |
| JP4554011B2 (ja) | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US6610594B2 (en) * | 2001-07-10 | 2003-08-26 | Advanced Micro Devices, Inc. | Locally increasing sidewall density by ion implantation |
| JP2006179950A (ja) * | 2006-02-15 | 2006-07-06 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
-
1996
- 1996-05-17 JP JP12296096A patent/JP3282496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09306915A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| US5869902A (en) | Semiconductor device and manufacturing method thereof | |
| EP0310108A2 (en) | Interconnection structure of a semiconductor device and method of manufacturing the same | |
| JPH10144688A (ja) | 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 | |
| JPH06260441A (ja) | 半導体装置の製造方法 | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JP2976931B2 (ja) | 半導体装置の製造方法 | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| JP3634994B2 (ja) | 配線の形成方法及び半導体装置の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US20010031555A1 (en) | Method for forming aluminum interconnection | |
| JP3333313B2 (ja) | 半導体装置の製造方法 | |
| JPH10209272A (ja) | 半導体装置及びその製造方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JPH11330236A (ja) | 多層配線を有する電子装置及びその製造方法 | |
| JP2007081130A (ja) | 半導体装置の製造方法 | |
| JP2005197711A (ja) | 半導体装置の製造方法 | |
| JP3348496B2 (ja) | 配線構造の形成方法 | |
| JP2001345324A (ja) | 半導体装置の製造方法 | |
| JP3398543B2 (ja) | 半導体装置の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| TWI239623B (en) | Electrically conductive structure layer and the formation method for reducing the metal etching residue |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140301 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |