JP3398543B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、超ＬＳＩの製造で
配線や電極として使用されるリフラクトリ金属とその上
の金属配線とを備えた半導体装置及びその製造方法に関
する。

【０００２】

【従来の技術】近年、超ＬＳＩの高集積化，高密度化に
ともない、金属配線を形成する際には、被覆性に優れる
化学気相堆積（以下ＣＶＤと記す）法を用いて全面にタ
ングステンを堆積（ブランケットタングステンＣＶＤと
記す）し、その上に配線抵抗を下げるためにアルミニウ
ム合金膜を堆積した後、フォトリソグラフィ法により両
者をパターニングして金属配線を形成するＡｌ／Ｗ積層
配線が検討されている（例えばH.Yamaguchi 他 Proc. I
nt. VMIC, 393-395, 1993)。

【０００３】以下、図１２（ａ）〜（ｄ）を参照しなが
ら従来提案されているＡｌ／Ｗ積層配線の製造方法につ
いて説明する。

【０００４】まず、図１２（ａ）に示す工程において、
すでにトランジスタ等の半導体素子が形成されたシリコ
ン基板１上に、第１の絶縁膜２を堆積する。次に、タン
グステンの密着層としてスパッタ法によりチタン・窒化
チタン積層膜３ａを堆積し、さらにその上にブランケッ
トタングステンＣＶＤ法によりタングステン膜３ｂを堆
積する。ただし、各膜３ａ，３ｂは、図中破線で示す接
続孔を埋めるように形成される。

【０００５】次に、図１２（ｂ）に示すように、スパッ
タ法を用いて、タングステン膜３ｂの上にシリコン（約
１％程度）及び銅（約０．５％程度）を含むアルミニウ
ム合金膜３ｃを堆積し、さらにアルミニウム合金膜３ｃ
上に次工程のフォトリソグラフィで配線パターンを形成
するのを容易にするための窒化チタン膜３ｄを堆積す
る。ここで、アルミニウム合金膜３ｃは配線抵抗を下げ
る役割を果たし、窒化チタン膜３ｄは露光光の波長での
膜の反射率を下げる役割を果たしている。

【０００６】次に、図１２（ｃ）に示すように、フォト
リソグラフィ及びドライエッチングにより、チタン・窒
化チタン積層膜３ａ、タングステン膜３ｂ、アルミニウ
ム合金膜３ｃ、窒化チタン膜３ｄを所望のパターンに加
工して第１の金属配線３を形成する。

【０００７】その後、図１２（ｄ）に示すように、熱処
理器９内に半導体装置を移動し、４５０℃で熱処理を行
なう。この熱処理はドライエッチングによる下地のダメ
ージ回復や金属間の界面を安定化させるために行なうも
のであり、その温度は配線金属に上記のようにアルミニ
ウムが含まれる場合は、一般にアルミニウムの熱的安定
性を保つため、４５０℃程度の温度で行なわれる。な
お、ドライエッチングダメージの回復や絶縁膜中の水分
除去のためには一般に４５０℃以上の温度が好ましいと
されている。

【０００８】一方、上下の金属配線層間を接続するため
の接続孔においても、０．８μｍ径以下の微細な接続孔
内に従来のスパッタ法による成膜を行なうと段差被覆性
が不足し、電流印加時の信頼性が確保できないため、段
差被覆性のよい方法で埋め込みプラグを形成する方法が
必要とされている。

【０００９】このような埋め込みプラグを形成する方法
の１つとして、ＣＶＤ法により全面にタングステンを堆
積し、全面をエッチングして接続孔内以外の不要部のタ
ングステンを除去する（エッチバック法と呼ぶ）ことに
より接続孔内にのみタングステンを埋め込む方法があ
る。この方法では、その後、埋め込みプラグ及び層間絶
縁膜の上にアルミニウム合金膜を堆積し、フォトリソグ
ラフィ法によりアルミニウム合金膜をパターニングして
金属配線を形成する。この場合、接続孔の上でタングス
テンとアルミニウム合金とが接することになる。

【００１０】以下、図１３（ａ）〜（ｄ）を参照しなが
ら、従来の埋め込みプラグ法によるヴィアホール部への
金属埋め込み工程について説明する。

【００１１】図１３（ａ）に示すように、すでにトラン
ジスタ等の半導体素子が形成されたシリコン基板１上
に、第１の絶縁膜２と、第１の金属配線３とを形成し、
さらに、第１の金属配線３の上に例えばプラズマＣＶＤ
法によりシリコン酸化膜からなる第２の絶縁膜４を形成
する。その後、ドライエッチングにより第２の絶縁膜４
の所望の位置に第１の金属配線３に到達する接続孔５を
開口する。

【００１２】次に、スパッタ法により、タングステンの
密着層となるチタン及び窒化チタンの積層膜６を接続孔
内及び第２の絶縁膜４の上に堆積し、さらにその上にブ
ランケットタングステンＣＶＤ法によりタングステン膜
７を堆積する。

【００１３】次に、図１３（ｂ）に示すように、ドライ
エッチングにより、第２の絶縁膜４上のタングステン膜
７とチタン及び窒化チタンの積層膜６とをエッチバック
して、接続孔５内のみにタングステン膜７とチタン・窒
化チタン積層膜６を残す。その後、その上にスパッタ法
を用いて、シリコン（約１％程度）及び銅（約０．５％
程度）を含むアルミニウム合金膜８ａと、窒化チタン膜
８ｂとを順次堆積する。ここで、アルミニウム合金膜８
ａは配線抵抗を下げる役割、窒化チタン膜８ｂは露光光
の波長での膜の反射率を下げる役割を果たしている。

【００１４】次に、図１３（ｃ）に示すように、フォト
リソグラフィ及びドライエッチングにより、アルミニウ
ム合金膜８ａ、窒化チタン膜８ｂを所望のパターンに加
工して第２の金属配線８を形成する。

【００１５】その後、図１３（ｄ）に示すように、熱処
理器９内に半導体装置を移動し、図１３（ｄ）に示す場
合と同様の熱処理を行なう。

【００１６】さらに、デバイスの高速化のためＭＯＳ型
半導体装置のソース・ドレイン領域とゲート電極のシー
ト抵抗を下げるために、ソース・ドレイン領域とゲート
電極上に選択的にタングステン膜を形成するいわゆるタ
ングステン張り付け技術が近年提案されている（例えば
M.Sekine他 Tech. Dig. IEDM, 493-496, 1994)。この場
合、接続孔内にアルミニウム合金膜からなる金属配線を
形成すると接続孔の下でタングステンとアルミニウム合
金が接することになる。

【００１７】以下、図１４（ａ）〜（ｄ）を参照しなが
ら、従来提案されているタングステン張り付け技術の工
程について説明する。

【００１８】まず、図１４（ａ）に示すように、シリコ
ン基板１上に、ＭＯＳ型半導体装置のソース・ドレイン
領域１２と多結晶シリコンからなるゲート電極１３とを
形成した後、ゲート電極１３及びソース・ドレイン領域
１２の上にタングステン膜７を選択的にＣＶＤ法により
形成する。

【００１９】次に、図１４（ｂ）に示すように、上記半
導体装置上に第１の絶縁膜２を形成し、第１の絶縁膜２
に接続孔５を開口する。

【００２０】次に、図１４（ｃ）に示すように、例えば
Ａｌ合金を５００℃でスパッタすることにより、接続孔
５内及び第１の絶縁膜２上にＡｌ合金を堆積し、これを
パターニングして、接続孔５内のコンタクト部を含む第
１の金属配線３を形成する。

【００２１】その後、図１４（ｄ）に示すように、熱処
理器９内に半導体装置を移動し、図１２（ｄ）に示す場
合と同様の熱処理を行なう。

【００２２】

【発明が解決しようとする課題】しかしながら、上記図
１２〜図１４に示すいずれの場合においても、以下に述
べるような共通の問題があった。

【００２３】すなわち、図１２（ｄ），図１３（ｄ），
図１４（ｄ）に示す熱処理工程において、タングステン
とアルミニウムの相互拡散により、タングステンとアル
ミニウムが反応してタングステンとアルミニウムの合金
（ＷＡｌ12等）が形成されることが判ってきた。このＷ
Ａｌ12は抵抗が高いために、配線の抵抗が上昇したり、
電流によって発熱し配線の断線が生じるなどの不良の原
因となる（例えばH.Yamaguchi 他 Proc. Int. VMIC, 39
3-395, 1993)。

【００２４】また、図１４（ａ）〜（ｄ）に示すよう
に、タングステン膜の下にシリコン基板があり、そこに
不純物を拡散して作成したＰＮ接合が存在する場合、タ
ングステンとアルミニウムの相互拡散により拡散したア
ルミニウムがＰＮ接合を突き抜ける虞れがあり、この場
合は接合リーク不良が生じるという問題がある。

【００２５】以上に述べた接続抵抗、接合リークに関す
る問題はＣＶＤ法を用いて選択的にヴィアホール内にタ
ングステンを形成する選択タングステンＣＶＤ法におい
ても同様に生じる。

【００２６】そこで、合金層ＷＡｌ12の形成を防止する
ために、アルミニウムとタングステンとの直接接触を回
避するための手段が講じられている。例えば、アルミニ
ウム合金膜とタングステン膜の間に、拡散防止膜として
窒化チタン膜を介在させることが行なわれている。しか
し、窒化チタン膜はバリア層としての機能は高い反面、
以下のような不具合をもたらす。すなわち、窒化チタン
膜は針状の結晶であるために、バリア性を持たせるに
は、表面を酸化し針状の結晶の間に酸素をスタックする
処理が必要となる。その処理は、窒化チタン膜を大気に
さらすことにより行なわれるが、その際、チャンバ内の
雰囲気をほぼ真空状態から大気に戻し、再びほぼ真空状
態に戻すという手間が必要となる。また、成膜回数が増
えることもあって、コストアップやパーティクルの発生
による歩留まり低下をもたらす。

【００２７】一方、タングステン膜を５５０℃の高温下
でＮＨ3 ガス雰囲気中に長時間さらすことで約３ｎｍの
窒化タングステン層が形成できる（特開昭６３−８４１
５４号公報）ということが開示されている。しかし、こ
の方法では、窒化タングステン層の形成速度が３ｎｍ／
６０分と非常に遅い上に、高温，長時間の熱処理によ
り、ソース・ドレイン層中の不純物がタングステン中に
吸い上げられてタングステン膜とシリコン基板とが反応
して接合リークを生じるなど、トランジスタの飽和電流
値が劣化する虞れがある。

【００２８】また、特開平７−２３１０３７号公報に開
示されるように、タングステン膜の上に窒化タングステ
ン膜を反応性スパッタリング法で形成する方法も知られ
ている。しかし、特開平７−２３１０３７号公報には、
５００℃，ＮＨ3 ガス雰囲気下で形成された窒化タング
ステン層を介在させ場合、窒化層中の組成が均一ではな
く、熱処理後大幅な抵抗値の上昇があることが記載され
ている。つまり、単に５００℃以下の温度でＮＨ3 ガス
雰囲気にさらしただけでは、バリア性のある窒化層を形
成することは困難である。

【００２９】一方、反応性スパッタリング法により形成
された窒化タングステン膜は、バリア層としての機能は
備えているものの、積層膜全体の抵抗値が大きく、窒化
タングステン膜に対して垂直に電流を流す場合の抵抗，
すなわち接続孔内の埋め込み層のコンタクト抵抗が高く
なってしまうので、抵抗の低い埋め込み層の形成が困難
であるという問題がある。その理由は、もともと窒化タ
ングステン膜自体の抵抗値が高いのに、反応性スパッタ
リングで形成される窒化タングステン層は連続的な膜を
形成する必要があることから２０〜２００ｎｍの膜厚を
有し、２０ｎｍ以下の薄い膜を形成するのは困難といわ
れているからである。

【００３０】本発明は、窒化タングステン層の構造がバ
リア層としての機能に大きく影響する点を解明し、その
結果、窒素原子とタングステン原子とが結合して形成さ
れた窒化タングステン層はバリア機能が高い点に着目
し、窒素原子とタングステン原子とが結合した構造を有
する窒化タングステン層をできる限り薄い厚みで形成す
る手段を講ずることにより、高抵抗の化合物の生成や接
合リークの発生を防ぐことができる半導体装置およびそ
の製造方法を提供することにある。

【００３１】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上及び半導体基板の表面付近の領
域を含む領域の一部に導電層を形成する第１の工程と、
上記導電層の上にタングステン膜を堆積する第２の工程
と、上記タングステン膜の表面に窒素イオンを照射して
上記タングステン膜の表面付近の領域内に窒素原子とタ
ングステン原子とが結合した構造を有する窒化タングス
テン層を形成する第３の工程と、上記第３の工程の後に
上記タングステン膜の表面に配線用金属膜を堆積する第
４の工程と、上記配線用金属膜をパターニングして金属
配線を形成する第５の工程とを備え、上記第３の工程
は、陽極と陰極とを平行に配置したプラズマ発生装置を
用いて、上記半導体基板に負の電位を印加して行なわ
れ、さらに上記第３の工程で形成される上記窒化タング
ステン層は微結晶窒化タングステンとアモルファス窒化
タングステンの混合層で、上記窒化タングステン層中で
は窒素原子は上記タングステン原子よりも多い。

【００３２】上記第１の工程の後上記第２の工程の前
に、上記導電層の上に絶縁膜を形成する工程と、上記絶
縁膜の一部を開口して上記導電層に到達する接続孔を形
成する工程とをさらに備え、上記第１の工程では上記接
続孔内にタングステン膜を形成することができる。

【００３３】上記第１の工程の前に、半導体基板上にゲ
ート電極を形成する工程をさらに備え、上記第１の工程
では、上記ゲート電極の両側方に位置する半導体基板内
に不純物を導入して上記導電層となるソース・ドレイン
領域を形成し、上記第２の工程では上記ゲート電極及び
上記ソース・ドレイン領域の上にタングステン膜を形成
することができる。

【００３４】本発明の方法により、第３の工程で、プラ
ズマ化した窒素イオンがタングステン膜の表面付近の領
域に入射すると、窒素原子とタングステン原子との置換
が生じ、窒素原子とタングステン原子とが結合した構造
を有する窒化金属層が形成される。したがって、その後
に加工により生じたダメージの回復や各膜の安定化を目
的とした熱処理が行なわれても、タングステン膜と金属
配線との構成金属同士の相互拡散による高抵抗合金層の
形成や接合リークの発生が防止されることになる。した
がって、配線，プラグ層等の抵抗の小さいかつ特性の良
好な半導体装置を形成することができる。しかも、上記
第３の工程は、陽極と陰極とを平行に配置したプラズマ
発生装置を用いて、上記半導体基板に負の電位を印加し
て行なわれるので、窒素原子とタングステン原子とが結
合する割合を高めることができる。

【００３５】上記第３の工程では、Ｎ2 ガス雰囲気中で
プラズマを発生させることにより、従来単なる加熱によ
るだけでは窒化が困難であったＮ2 ガスを用いて、中性
雰囲気中で半導体装置の特性への悪影響を及ぼすことな
く窒化金属層を形成することができる。

【００３６】上記第３の工程を、５５０℃以下の温度で
ＮＨ3 ガス雰囲気中でプラズマを発生させることにより
行なうことができる。

【００３７】

【００３８】

【００３９】

【００４０】上記第２の工程をＣＶＤ法により行なうこ
とにより、ＣＶＤ法によって形成された表面の凹凸の大
きいタングステン膜に対しても均一厚みのかつ薄い窒化
金属層を形成することができる。

【００４１】上記第３の工程を、上記陽極と陰極との電
位差を１００Ｖ以上にして行なうことにより、窒素原子
とタングステン原子とが結合する割合を高めることがで
きる。

【００４２】

【００４３】上記第４の工程における上記配線用金属膜
がアルミニウムを含む金属材料で構成されていることに
より、タングステンとの間で高抵抗化合物を生じやすい
かつ基板内に侵入して接合リークを生じやすいアルミニ
ウムを含む金属配線を使用した場合にも、低抵抗で接合
リークの小さい特性の良好な半導体装置を形成すること
ができる。

【００４４】

【発明の実施の形態】（第１の実施形態） 以下、図１（ａ）〜（ｅ）を参照しながら、第１の実施
形態に係る半導体装置の製造方法について説明する。

【００４５】図１（ａ）に示す工程において、すでにト
ランジスタ等が形成されたシリコン基板１上に、シリコ
ン酸化膜からなる第１の絶縁膜２を堆積し、次に、タン
グステンの密着層としてスパッタ法によりチタン（厚み
約１０ｎｍ）と窒化チタン（厚み約３０ｎｍ）との積層
膜３ａを堆積し、さらにその上にブランケットタングス
テンＣＶＤ法により１３０ｎｍ程度のタングステン膜３
ｂを順次堆積する。ただし、各膜３ａ，３ｂは、図中破
線で示す接続孔を埋めるように形成され、堆積膜厚はこ
の接続孔の径（この場合は３００ｎｍ程度）及び深さに
よって決定される。

【００４６】次に、図１（ｂ）に示す工程において、タ
ングステン膜３ｂの表面を、温度５０℃の下で、窒素ガ
ス１００％、圧力８０ｍＴｏｒｒ、高周波電力３００Ｗ
のプラズマに１分間さらすことにより、タングステン膜
３ｂの表面付近の領域を窒化して窒化タングステン層３
ｅを形成する。

【００４７】その後、図１（ｃ）に示すように、タング
ステン膜３ｂの上にスパッタ法を用いて、シリコン（約
１％程度）及び銅（約０．５％程度）を含むアルミニウ
ム合金膜３ｃ（約２００ｎｍ）を堆積し、さらにアルミ
ニウム合金膜３ｃ上に次工程のフォトリソグラフィで配
線パターンを形成するのを容易にするための窒化チタン
膜３ｄ（約４０ｎｍ）を堆積する。ここで、アルミニウ
ム合金膜３ｃは配線抵抗を下げる役割を果たし、窒化チ
タン膜３ｄは露光光の波長での膜の反射率を下げる役割
を果たしている。

【００４８】さらに、図１（ｄ）に示すように、フォト
リソグラフィ及びドライエッチングにより、チタン・窒
化チタン積層膜３ａ、タングステン膜３ｂ、アルミニウ
ム合金膜３ｃ、窒化チタン膜３ｄを所望のパターンに加
工して第１の金属配線３を形成する。

【００４９】その後、図１（ｅ）に示すように、熱処理
器９内に半導体装置を移動し、４５０℃で熱処理を行な
う。この熱処理は、従来の製造工程と同様に、ドライエ
ッチングによる下地のダメージ回復や金属間の界面を安
定化させるために行なうものであり、その温度は配線金
属にアルミニウムが含まれる場合は、一般にアルミニウ
ムの熱的安定性を保つため４５０℃程度の温度で行なわ
れる。

【００５０】図２は、上述の製造工程によって形成され
る半導体装置の構造を示す断面図である。同図に示すよ
うに、本実施形態に係る半導体装置は、シリコン基板１
上に第１の絶縁膜２と、チタン・窒化チタン積層膜３ａ
と、タングステン膜３ｂと、アルミニウム合金膜３ｃ
と、窒化チタン膜３ｄとを順次積層してなる構造を有す
る。そして、タングステン膜３ｂとアルミニウム合金膜
３ｃとの間には、タングステン膜３ｂの表面にプラズマ
処理を施して形成された窒化タングステン層３ｅが介在
している。

【００５１】以下、本実施形態に係る半導体装置中の第
１の金属配線３の特性について説明する。ただし、以下
のような特性は、本実施形態の構造を有する半導体装置
だけではなく第２〜第４の実施形態の構造を有する半導
体装置においても得られるものである。

【００５２】図８（ａ），（ｂ）は、配線のシート抵抗
値の配線幅依存性を示し、図８（ａ）はＮ2 プラズマに
よる窒化処理を行なわなかったもの，図８（ａ）はＮ2
プラズマによる窒化処理を行なったもの（５０℃，８０
ｍＴｏｒｒ，高周波電力６００ＷのＮ2 ガスプラズマに
６０sec さらしたもの）のデータをそれぞれ示す。

【００５３】図８（ａ）に示すように、ダメージの回復
のための熱処理を行なう前には、プラズマ窒化処理を行
なったものと、プラズマ窒化処理を行なわなかったもの
とで配線抵抗に全く差がない。図８（ａ）に示すプラズ
マ窒化処理を行なわなかったものでは、その後ダメージ
層の回復等のために４５０℃，３０分間の熱処理を行な
った場合は、配線抵抗は熱処理前に比べて１４０ー１８
０％上昇する。ただし、ダメージ層の回復等のために４
３０℃，３０分間の熱処理を行なった場合には、配線抵
抗はほとんど変化しない。

【００５４】一方、図８（ｂ）に示すプラズマ窒化処理
を行なったものでは、４５０℃，３０分間の熱処理を行
なった場合にも、熱処理後の配線抵抗上昇は１０％以内
に抑さえられている。

【００５５】次に、図９（ａ），（ｂ）は、Ｎ2 プラズ
マによる窒化処理を行なったものとＮ2 プラズマによる
窒化処理を行なわなかったものとについて、ダメージ回
復のためなどのために４５０℃で熱処理を行った後のタ
ングステン−アルミニウム間の境界領域のＸ線分析結果
を示す。

【００５６】図８（ａ），（ｂ）に示す抵抗値のデータ
と、図９（ａ），（ｂ）に示す分析データとから、以下
の事実が導き出される。

【００５７】第１に、タングステン膜３ｂにプラズマ窒
化処理を施すことにより、ダメージ回復のためなどのた
めに高温で熱処理を行なっても、高抵抗の合金層ＷＡｌ
12の生成を有効に防止することができる。

【００５８】第２に、４３０℃以下の熱処理では、プラ
ズマ窒化処理を行なわなくても、高抵抗の合金層ＷＡｌ
12は形成されない。

【００５９】第３に、プラズマ窒化処理による配線抵抗
の上昇はない。

【００６０】以下、プラズマ窒化処理を行なうことによ
り、合金層ＷＡｌ12の形成を防止できる理由について説
明する。

【００６１】図１０は、プラズマ窒化処理を行なったタ
ングステン膜の表面のＸＰＳ分析（Ｘ線光電子分光分
析）のデータを示す。このデータから、タングステン膜
の表面に約６ｎｍの厚さのＷＮx 層が形成されているこ
とが判る。また、この厚みのＷＮx 層では、ＸＰＳ分析
データから、窒素（Ｎ）とタングステン（Ｗ）との割合
はＮ／Ｗ＝１．５９であり、窒素リッチなＷＮx 膜が形
成されていることがわかった。しかも、ＷＮx のピーク
が存在することから、窒素とタングステンとが原子間結
合をしていることが示されている。

【００６２】図１１は、６０秒間のプラズマ窒化処理を
行なったタングステン膜の表面から奥方に向かう断面に
おけるＡＥＳ分析（オージェ電子分光分析）のデータを
示す。同図に示すように、ＷＮx 層の厚みは約４〜６ｎ
ｍであり、この厚みの場合、窒素濃度が最大の位置にお
ける窒素（Ｎ）とタングステン（Ｗ）との割合はＮ／Ｗ
＝１．１である。

【００６３】また、図１５は、第１の実施形態の条件で
Ｎ2 プラズマによる窒化処理がされたタングステン膜の
上にアルミニウム合金膜を堆積した後、４５０℃，３０
ｍｉｎの熱処理を施したサンプルについて、タングステ
ン膜とアルミニウム合金膜との境界付近の断面を撮影し
たＴＥＭ写真である。この写真では、アモルファスＷＮ
x 層と微結晶ＷＮx 層とが混在していると推定される領
域（図１５中の領域ＲWN）があり、この領域の厚みは４
〜６ｎｍである。熱処理前の状態はこの写真からはわか
らないが、少なくとも一部にアモルファスＷＮx 層と微
結晶ＷＮx 層とが存在することはほぼ確実と思われる。
特に、このアモルファスＷＮx 層は、結晶構造のＷＮx
層に比べ、元素の拡散が生じやすい結晶粒界が存在しな
いので、タングステン膜とアルミニウム合金膜との間に
おける構成原子の相互拡散を防止する機能が大きい。こ
のアモルファスＷＮx 層は、ｘ≧０．２０のとき、つま
り窒素の割合が２０％を越えるときには、ＷＮx 層内の
一部に確実に生じることが確認されている。

【００６４】したがって、本実施形態に係る半導体装置
では、タングステン膜３ｂの表面にバリア層となる窒化
タングステン層３ｅが形成されているために、その後に
ダメージ回復などのための熱処理を行ってもタングステ
ンとアルミニウムの相互拡散によりタングステンとアル
ミニウムの合金が形成されることなく、これにより抵抗
が上昇することはない。

【００６５】しかも、このようなプラズマ窒化処理によ
って形成された窒化タングステン層は厚みが数ｎｍと極
めて薄いにも拘らず優れたバリア機能を有する。これ
は、窒素原子とタングステン原子とが結合した構造とな
っているためと思われる（図１０参照）。それに対し、
高温下でＮＨ3 ガス雰囲気にさらすだけの窒化処理によ
り形成された窒化タングステン層は、単に窒素原子がタ
ングステン結晶中の格子間原子として存在しているだけ
で窒素原子とタングステン原子とが結合した構造となっ
ていないので、特開平７−２３１０３７号公報に開示さ
れるようにバリア機能を有効に発揮できないものと思わ
れる。

【００６６】ただし、特開平７−２３１０３７号公報の
方法のごとく反応性スパッタリングにより形成される窒
化タングステン層は２０ｎｍ以下の薄膜の形成が困難と
思われ、せっかく反応防止膜を形成して合金層ＷＡｌ12
の生成に起因する抵抗値の増大を抑制しても、配線自体
の抵抗値が高くなってしまう虞れがある。窒化タングス
テンＷ９０−Ｎ１０，Ｗ８０−Ｎ２０，Ｗ６０−Ｎ４０
の比抵抗はそれぞれ１００，２００，３５０μΩｃｍで
あり、タングステンの比抵抗９．５μΩｃｍよりはるか
に高いからである（F.C.T.So他、J.A.P.,64, 2787-278
9, 1988）。それに対し、本実施形態のごとくプラズマ
窒化処理により形成された窒化タングステン層は厚みが
数ｎｍ程度と薄いので、配線自体の抵抗値の増大を抑制
しうるという利点がある。

【００６７】特に、金属配線の抵抗値を抑制する観点か
ら、窒化タングステン層の厚みは１０ｎｍ以下であるこ
とが好ましい。

【００６８】また、ＣＶＤ法で形成されたタングステン
膜は柱状の結晶構造を有し表面の凹凸がかなり大きい。
その場合、反応性スパッタリングでは上方から基板に向
かって放射された原子が堆積されていくので、表面に凹
凸があるとで均一な膜厚とすることが困難であり、その
ために抵抗値がさらに増大する虞れがある。特に、窒化
タングステン膜の膜厚を薄くすると問題が生じ得る。そ
れに対し、プラズマ窒化では基板の周囲に存在するプラ
ズマ化したイオンがタングステン膜に入射することによ
り窒化タングステン層が形成されるので、タングステン
膜の表面の凹凸が大きくてもほぼ表面から均一の深さに
形成される。したがって、数ｎｍという薄い膜でも確実
にバリア機能を発揮することができる。

【００６９】また、プラズマ窒化処理を行なう工程で
は、陰極と陽極との間に高周波電圧を印加する方式を用
い、かつ半導体基板を陰極側に配置することが好まし
い。このように配置することにより、特にタングステン
と窒素とが原子間結合する割合を高めることができる。
特に陽極と陰極との電位差を１００Ｖ以上とすること
で、遊離原子の割合を低減させ原子間結合した窒素原子
とタングステン原子の割合を高くすることができる。

【００７０】なお、タングステン膜３ｂを形成する方法
はＣＶＤ法に限定されるものではななく、スパッタリン
グ等のＰＶＤ法でもよい。しかし、ＣＶＤ法によって形
成されたタングステン膜は、スパッタリング等で形成さ
れるタングステン膜に比べてステップカバレッジがよ
く，接続孔の埋め込み層として用いる場合には有利であ
る。反面、ＣＶＤ法で形成されるタングステン膜は、ス
パッタ法に比べグレインが成長しやすく、柱状の大きな
結晶を有しているために表面の凹凸が大きい（図１５参
照）。その場合、スパッタリングで窒化タングステン膜
をタングステン膜の上に堆積しようとすると、その凹凸
を確実に埋める窒化タングステン膜を形成することは困
難である。しかも、窒化タングステン膜の厚みの局部的
ばらつきも大きい。それに対し、本発明のようにプラズ
マによる窒化処理を行なった場合には、タングステン膜
の表面に大きな凹凸があっても、表面からほぼ均一の厚
みを有する領域に窒化タングステン層が形成される。す
なわち、タングステン膜とアルミニウム合金膜との間
に、薄い厚みでかつ確実に原子の相互拡散を防止できる
窒化タングステン層を形成することができるのである。

【００７１】（第２の実施形態） 次に、図３（ａ）〜（ｅ）を参照しながら第２の実施形
態に係る半導体装置の製造方法について説明する。

【００７２】図３（ａ）に示す工程では、すでにトラン
ジスタ等の半導体素子が形成されたシリコン基板１上
に、第１の絶縁膜２と、第１の金属配線３とを形成し、
さらに、第１の金属配線３の上に例えばプラズマＣＶＤ
法によりシリコン酸化膜からなる第２の絶縁膜４を形成
する。その後、ドライエッチングにより第２の絶縁膜４
の所望の位置に第１の金属配線３に到達する接続孔５を
開口する。

【００７３】次に、スパッタ法により、タングステンの
密着層となるチタン（約１０ｎｍ）と窒化チタン（約３
０ｎｍ）との積層膜６を接続孔内及び第２の絶縁膜４の
上に堆積し、さらにその上にブランケットタングステン
ＣＶＤ法により２００ｎｍ程度のタングステン膜７を堆
積する。その際、各膜６，７の堆積膜厚は、接続孔５の
深さと径（この場合は３００ｎｍ程度）によって決定さ
れる。

【００７４】さらに、図３（ｂ）に示すように、ドライ
エッチングにより、第２の絶縁膜４上のタングステン膜
７とチタン・窒化チタン積層膜６とをエッチバックし
て、接続孔５内のみにタングステン膜７とチタン・窒化
チタン積層膜６を残す。次に、タングステン膜７の表面
を、温度５０℃の下で、窒素ガス１００％、圧力８０ｍ
Ｔｏｒｒ、高周波電力３００Ｗのプラズマに１分間さら
すことにより、タングステン膜７の表面付近の領域を窒
化して窒化タングステン層３ｅを形成する。

【００７５】次に、図３（ｃ）に示すように、タングス
テン膜７の上にスパッタ法を用いて、シリコン（約１％
程度）及び銅（約０．５％程度）を含むアルミニウム合
金膜８ａ（厚み約３５０ｎｍ）と、窒化チタン膜８ｂ
（厚み約４０ｎｍ）とを順次堆積する。ここで、アルミ
ニウム合金膜８ａは配線抵抗を下げる役割、窒化チタン
膜８ｂは露光光の波長での膜の反射率を下げる役割を果
たしている。

【００７６】さらに、図３（ｄ）に示すように、フォト
リソグラフィ及びドライエッチングにより、アルミニウ
ム合金膜８ａ、窒化チタン膜８ｂを所望のパターンに加
工して第２の金属配線８を形成する。

【００７７】その後、図３（ｅ）に示すように、熱処理
器９内に半導体装置を移動し、ダメージの回復などのた
めに４５０℃で熱処理を行なう。

【００７８】本実施形態では、図３（ｂ）に示す工程に
おいて、タングステン膜７の表面付近の領域に窒化タン
グステン層７ｂを形成したことにより、図３（ｅ）の工
程の熱処理をおこなってもタングステンとアルミニウム
との合金層が形成されないため、熱処理により接続孔５
内の金属プラグの抵抗が上昇するという問題がない。す
なわち、上記第１の実施形態と基本的に同じ効果を発揮
することができる。

【００７９】図４に示す構造は、本実施形態で述べた半
導体装置の製造方法によって形成された半導体装置を示
したものであり、シリコン基板１上に第１の絶縁膜２と
第１の金属配線３と、第２の絶縁膜４と、第２の絶縁膜
４の一部に開口された接続孔５を有し、接続孔５内にタ
ングテン膜７とその密着層としてチタン・窒化チタン積
層膜６を有する。またタングステン膜７の表面には窒化
タングステン層７ｂを有する。また第２の絶縁膜と接続
孔５の上にアルミニウム合金膜８ａ、窒化チタン膜８ｂ
からなる第２の金属配線８を有している。

【００８０】本実施形態は接続孔が配線金属間（ヴィア
ホール）の場合であるが、半導体領域と配線金属を接続
するコンタクトホールの場合でも同様である。

【００８１】本実施形態では、ブランケットタングステ
ンＣＶＤ法を用いたが、選択タングステン法を適用し
て、チタン・窒化チタン積層膜６なしで接続孔５内のみ
に選択的にタングステン膜７を形成する方法でもよい。

【００８２】（第３の実施形態） 次に、図５（ａ）〜（ｅ）を参照しながら第３の実施形
態に係る半導体装置の製造方法について説明する。

【００８３】図５（ａ）に示す工程では、シリコン基板
１上に、ＭＯＳ型半導体装置のソース・ドレイン領域１
２と多結晶シリコンからなるゲート電極１３とを形成し
た後、ゲート電極１３及びソース・ドレイン領域１２の
上にタングステン膜７を選択的ＣＶＤ法により形成す
る。

【００８４】次に、図５（ｂ）に示すように、上記半導
体装置上に第１の絶縁膜２を形成し、第１の絶縁膜２に
ゲート電極１３及びソース・ドレイン領域１２に到達す
る接続孔５をそれぞれ開口する。このとき、接続孔５の
底部で、上記タングステン膜７の表面は露出している。
ただし、図５（ｂ）に示す断面では、ゲート電極１３へ
の接続孔は図示されていない。

【００８５】次に、図５（ｃ）に示すように、上記タン
グステン膜７の表面を、温度５０℃の下で、窒素ガス１
００％、圧力８０ｍＴｏｒｒ、高周波電力３００Ｗのプ
ラズマに１分間さらすことにより、タングステン膜７の
表面付近の領域を窒化して窒化タングステン層３ｅを形
成する。

【００８６】次に、図５（ｄ）に示すように、例えばＡ
ｌ合金を５００℃でスパッタすることにより、接続孔５
内及び第１の絶縁膜２上にＡｌ合金を堆積し、これをパ
ターニングして、接続孔５内のコンタクト部を含む第１
の金属配線３を形成する。なお、一般に接続孔内にアル
ミニウム合金膜を埋め込むには５００℃以上の温度が必
要である。

【００８７】その後、図５（ｅ）に示すように、熱処理
器９内に半導体装置を移動し、ダメージ回復などのため
に、上記第１，第２の実施形態と同様に４５０℃で熱処
理を行なう。

【００８８】本実施形態では、図５（ｃ）に示す工程で
窒化タングステン層７ｂを形成したことにより、図５
（ｄ）に示す工程における５００℃以上での高温スパッ
タ、または図５（ｅ）に示す熱処理工程において、半導
体装置が４５０℃以上の温度にさらされた場合でも、タ
ングステン層７と第１の金属配線３中のアルミニウム合
金との間で反応生成物が形成されないため、熱処理によ
り接続孔５の抵抗が上昇するないしはソース・ドレイン
１２における接合リークが発生するという問題がない。
すなわち、上記第１，第２の実施形態と同様の効果を発
揮することができる。

【００８９】図６は、本実施形態に係る半導体装置の製
造方法によって形成された半導体装置の構造を示す断面
図である。同図に示すように、シリコン基板１上にフィ
ールド酸化膜１０と、ゲート酸化膜１１と、ソース・ド
レイン領域１２と、多結晶シリコン膜からなるゲート電
極１３とを有するＭＯＳ型半導体装置が形成されてい
る。そして、ソース・ドレイン領域１２とゲート電極１
３との上に選択的に形成されたタングステン膜７を備え
ている。さらに、基板の全面上には第１の絶縁膜２が堆
積されており、第１の絶縁膜２にはソース・ドレイン領
域１２やゲート電極１１に到達する接続孔５が開口され
ている。ただし、図６に示す断面では、ゲート電極１３
への接続孔は図示されていない。そして、接続孔５内の
タングステン膜７の表面にのみ窒化タングステン層７ｂ
が形成されている。また、窒化タングステン層７ｂ上に
接続孔の埋め込み部とその上の配線部とが一体化された
第１の金属配線３が設けられている。

【００９０】本実施形態においても、タングステン膜７
の表面に窒化タングステン層７ｂが形成されているため
に、その後に熱処理を行ってもタングステンとアルミニ
ウムの相互拡散により高抵抗の合金層ＷＡｌ12が形成さ
れるのを有効に防止することができる。

【００９１】加えて、本実施形態では、シリコン基板１
２内において、ソース・ドレイン領域１２のＰＮ接合部
にアルミニウムが侵入することにより接合リークが発生
するのを有効に防止することができる。

【００９２】（第４の実施形態） 次に、図７を参照しながら第４の実施形態について説明
する。

【００９３】本実施形態に係る半導体装置の製造方法
は、上記図５（ａ）〜（ｅ）とほとんど同じであるの
で、異なる部分のみ説明し、製造工程の図示は省略す
る。本実施形態では、図５（ａ）に示す工程で、プラズ
マ処理を行なって、タングステン膜７の表面付近の領域
を窒化して窒化タングステン層３ｅを形成する。その
後、図５（ｂ），（ｄ）及び（ｅ）に示す工程を行な
う。

【００９４】図７は、本実施形態に係る半導体装置の構
造を示す断面図である。本実施形態に係る半導体装置の
構造は、上記第３の実施形態における半導体装置の構造
とほとんど同じである。上記第３の実施形態の構造では
接続孔内のタングステン膜にのみ窒化タングステン層が
形成されていたが、本実施形態ではタングステン膜７の
全面に窒化タングステン層７ｂが形成されている点のみ
が異なる。

【００９５】したがって、本実施形態においても、上記
第３の実施形態と同様の効果を発揮することができる。
加えて、本実施形態に係る半導体装置は、タングステン
膜７の全面において、バリア層が形成されているので、
下方の半導体基板内へのアルミニウム等の侵入をより確
実に防止できる利点を有する。

【００９６】（第５の実施形態） 次に、第５の実施形態に係る半導体装置の製造方法につ
いて説明する。

【００９７】本実施形態では、タングステン膜の表面に
窒化タングステン層を形成しない。したがって、上記従
来の技術で説明した図１２（ａ）〜（ｄ）、図１３
（ａ）〜（ｄ）又は図１４（ａ）〜（ｄ）とほとんど同
じ工程を行なう。

【００９８】ただし、図１２（ｄ）、図１３（ｄ）又は
図１４（ｄ）に示す工程において、熱処理器９内で熱処
理する際の温度が従来例では４５０℃であったが、本実
施形態では、４００℃から４３０℃の範囲内で行なう。

【００９９】すなわち、上記第１の実施形態において図
８（ａ）について説明したように、ダメージ回復などの
ための熱処理温度を４３０℃とした場合には、抵抗値の
上昇率は１０％以下であり、熱処理によってもタングス
テンとアルミニウムの反応生成物が形成されない。そし
て、４３０℃の温度下でも熱処理時間を十分確保すれ
ば、ダメージ回復の効果を発揮し得ることが判った。

【０１００】一方、熱処理温度を４００℃以下にする
と、ドライエッチング時に生じた下地のダメージの回復
が充分に行なえず、トランジスタのしきい値電圧が変動
する等の問題がある。従って熱処理温度は、４００℃か
ら４３０℃の範囲内で行なうことが望ましい。

【０１０１】（他の実施形態） 上記第１〜第４の実施形態における、窒素を含むガスの
プラズマにさらす工程の代わりに、タングステン膜の表
面を窒素原子を含むガスにさらし、同時に紫外線を照射
することにより、あるいはタングステン膜の表面を窒素
原子を含むイオンビームにさらすことにより、紫外線な
いしはイオンのエネルギーの助けを借りて、温度５５０
℃以下の低温で、タングステン膜の表面に窒化タングス
テンを形成することもできる。その場合にも、窒化タン
グステン層のバリア機能によって、上記各実施形態と同
じ効果を発揮することができる。

【０１０２】上記第１〜第４の実施形態において、タン
グステン３ｂ、アルミニウム合金３ｃの上下にそれぞれ
チタン・窒化チタン積層膜３ａ、窒化チタン膜３ｄを有
しているが、これらの膜３ａ、３ｄは別の金属膜ないし
はその化合物でもよい。また、反射防止膜としてアルミ
ニウム合金８ａの上に窒化チタン膜８ｂを有している
が、窒化チタン膜膜８ｂの代わりに別の物質からなる反
射防止膜を形成してもよい。

【０１０３】上記第１〜第４の実施形態において、プラ
ズマ処理を行なう際に使用する窒素を含むガスとしてＮ
2 ガスを用いたが、分子の構成元素に窒素を含むガスで
あればＮＨ3 ガスなどを用いてもかまわない。

【０１０４】上記第１〜第４の実施形態において、タン
グステン表面を窒素を含むガスのプラズマにさらす工程
は、ＣＶＤ装置内でタングステンを成膜した直後に同一
装置内でおこなってもよい。

【０１０５】上記第１〜第４の実施形態において、アル
ミニウム合金膜をシリコンと銅を含むアルミニウム合金
で構成するようにしたが、シリコンのみやスカンジウム
など他の金属を含む他のアルミニウム合金膜としてもよ
く、あるいは純アルミニウム膜でもよい。これらの場合
にも、同様の効果が得られた。

【０１０６】上記第１〜第４の実施形態において、金属
配線をアルミニウム合金の代わりに銅または銅合金で構
成してもよい。

【０１０７】上記第１〜第４の実施形態において、タン
グステン膜を窒化して、窒化タングステン層を形成した
が、タングステン膜の代わりにモリブデン膜ないしはチ
タン膜等のリフラクトリ金属を用い、窒化タングステン
層の代わりに窒化モリブデン層ないしは窒化チタン層を
形成してもよい。

【０１０８】

【発明の効果】本発明によれば、タングステン等のリフ
ラクトリ金属膜の上にアルミニウム，銅等の配線用金属
膜を設けるように構成された半導体装置の製造方法とし
て、リフラクトリ金属膜を堆積した後、リフラクトリ金
属膜の表面付近の領域に窒素原子とリフラクトリ金属原
子とが結合した構造を有する窒化金属層を形成してか
ら、配線用金属膜をその上に堆積するようにしたので、
金属配線のリフラクトリ金属膜と金属配線との構成金属
同士の相互拡散による高抵抗合金層の形成や接合リーク
の発生の防止により、配線，プラグ層等の抵抗の小さい
かつ特性の良好な半導体装置を形成することができる。

【図面の簡単な説明】

【図１】第１の実施形態における半導体装置の製造工程
を示す断面図である。

【図２】第１の実施形態における半導体装置の断面図で
ある。

【図３】第２の実施形態における半導体装置の製造工程
を示す断面図である。

【図４】第２の実施形態における半導体装置の断面図で
ある。

【図５】第３の実施形態における半導体装置の製造工程
を示す断面図である。

【図６】第３の実施形態における半導体装置の断面図で
ある。

【図７】第４の実施形態における半導体装置の断面図で
ある。

【図８】本発明に係る半導体装置の線幅に対する配線抵
抗の変化を示す特性図である。

【図９】本発明に係る半導体装置のタングステン膜の表
面付近の領域に対するＸ線分析図である。

【図１０】本発明に係る半導体装置のタングステン膜の
表面付近の領域に対するＸＰＳ分析図である。

【図１１】本発明に係る半導体装置のタングステン膜の
表面付近の領域に対するＡＥＳ分析図である。

【図１２】従来例における半導体装置の製造工程を示す
断面図である。

【図１３】従来例における半導体装置の製造工程を示す
断面図である。

【図１４】従来例における半導体装置の製造工程を示す
断面図である。

【図１５】第１の実施形態に係る半導体装置のタングス
テン膜−アルミニウム合金膜間の境界付近の領域のＴＥ
Ｍ写真である。

【符号の説明】

１ シリコン基板 ２ 第１の絶縁膜 ３ａ チタン・窒化チタン積層膜 ３ｂ タングステン膜 ３ｃ アルミニウム合金膜 ３ｄ 窒化チタン膜 ３ｅ 窒化タングステン層 ３ 第１の金属配線 ４ 第２の絶縁膜 ５ 接続孔 ６ チタン・窒化チタン積層膜 ７ タングステン膜 ７ｂ 窒化タングステン層 ８ａ アルミニウム合金膜 ８ｂ 窒化チタン膜 ８ 第２の金属配線 ９ 熱処理器 １０ フィールド酸化膜 １１ ゲート酸化膜 １２ ソース・ドレイン １３ ゲート電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−202840（ＪＰ，Ａ) 特開 平２−45958（ＪＰ，Ａ) 特開 平４−247863（ＪＰ，Ａ) 特開 平４−342138（ＪＰ，Ａ) 特開 平６−97111（ＪＰ，Ａ) 特開 平６−318595（ＪＰ，Ａ) 特開 平６−333927（ＪＰ，Ａ) 特開 平７−78785（ＪＰ，Ａ) 特開 昭61−222132（ＪＰ，Ａ) 特開 昭63−84154（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/768 H01L 21/3205 H01L 21/3213 H01L 21/321

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上及び半導体基板の表面付近
   の領域を含む領域の一部に導電層を形成する第１の工程
   と、 上記導電層の上にタングステン膜を堆積する第２の工程
   と、 上記タングステン膜の表面に窒素イオンを照射して上記
   タングステン膜の表面付近の領域内に窒素原子とタング
   ステン原子とが結合した構造を有する窒化タングステン
   層を形成する第３の工程と、 上記第３の工程の後に上記タングステン膜の表面に配線
   用金属膜を堆積する第４の工程と、 上記配線用金属膜をパターニングして金属配線を形成す
   る第５の工程とを備え、 上記第３の工程は、陽極と陰極とを平行に配置したプラ
   ズマ発生装置を用いて、上記半導体基板に負の電位を印
   加して行なわれ、 さらに上記第３の工程で形成される上記窒化タングステ
   ン層は微結晶窒化タングステンとアモルファス窒化タン
   グステンの混合層で、上記窒化タングステン層中では窒
   素原子は上記タングステン原子よりも多い ことを特徴と
   する半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第１の工程の後上記第２の工程の前に、上記導電層
   の上に絶縁膜を形成する工程と、上記絶縁膜の一部を開
   口して上記導電層に到達する接続孔を形成する工程とを
   さらに備え、 上記第２の工程では、上記接続孔内にタングステン膜を
   形成することを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第１の工程の前に、上記半導体基板上にゲート電極
   を形成する工程をさらに備え、 上記第１の工程では、上記ゲート電極の両側方に位置す
   る半導体基板内に不純物を導入して上記導電層となるソ
   ース・ドレイン領域を形成し、 上記第２の工程では、上記ゲート電極及び上記ソース・
   ドレイン領域の上にタ ングステン膜を形成することを特
   徴とする半導体装置の製造方法。
4. 【請求項４】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第３の工程は、Ｎ2 ガス雰囲気中でプラズマを発生
   させることにより行なわれることを特徴とする半導体装
   置の製造方法。
5. 【請求項５】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第３の工程は、５５０℃以下の温度でＮＨ3 ガス雰
   囲気中でプラズマを発生させることにより行なわれるこ
   とを特徴とする半導体装置の製造方法。
6. 【請求項６】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第２の工程は、ＣＶＤ法により行なわれることを特
   徴とする半導体装置の製造方法。
7. 【請求項７】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第３の工程は、上記陽極と陰極との電位差を１００
   Ｖ以上にして行なわれることを特徴とする半導体装置の
   製造方法。
8. 【請求項８】 請求項１，２，３，４，５，６又は７記
   載の半導体装置の製造方法において、 上記第４の工程における上記配線用金属膜はアルミニウ
   ムを含む金属材料で構成されていることを特徴とする半
   導体装置の製造方法。
9. 【請求項９】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第３の工程の上記窒化タングステン層の膜厚は４〜
   ６ｎｍであることを特徴とする半導体装置の製造方法。