JP2764932B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2764932B2
JP2764932B2 JP63196493A JP19649388A JP2764932B2 JP 2764932 B2 JP2764932 B2 JP 2764932B2 JP 63196493 A JP63196493 A JP 63196493A JP 19649388 A JP19649388 A JP 19649388A JP 2764932 B2 JP2764932 B2 JP 2764932B2
Authority
JP
Japan
Prior art keywords
refractory metal
film
nitride film
contact hole
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63196493A
Other languages
English (en)
Other versions
JPH0245958A (ja
Inventor
樹理 加藤
謙二 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63196493A priority Critical patent/JP2764932B2/ja
Priority to US07/387,834 priority patent/US4998157A/en
Priority to EP89307849A priority patent/EP0354717A3/en
Priority to KR1019890011087A priority patent/KR950013737B1/ko
Publication of JPH0245958A publication Critical patent/JPH0245958A/ja
Priority to US07/863,462 priority patent/US5312772A/en
Application granted granted Critical
Publication of JP2764932B2 publication Critical patent/JP2764932B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及び製造方法に関する。特に高集
積化された高信頼度な半導体装置に有効である。
〔従来の技術〕
従来、ICの配線構造は、バリアメタルとALの2層構造
が用いられている。例えばTiWやWバリアメタル上にAL
合金を形成し、Si基板または多結晶シリコン、シリサイ
ド領域の接続する領域(コンタクトホール領域)と絶縁
膜上の領域を同一構造であった。
〔発明が解決しようとする課題〕
一方配線は、ALのSi基板中へのスパイキングを回避
し、絶縁膜SiO2との密着性を上げることを満足しなけれ
ばならない。しかしながらSiO2との密着性の向上及びSi
基板中へのスパイキングの発生はどちらもバリア金属と
Siとが反応しやすい場合に得られるものであり、密着性
の向上とスパイキングの両方を満足せず、トレードオフ
の関係にあった。また従来の構造では、コンタクト穴が
1μm以下になると配線のステップカバレージが劣化
し、空洞が存在したり、断線したりするという不具合が
多発していた。
本発明はかかる従来の欠点を回避し、ALスパイキング
のない、密着性に優れた、そしてステップカバレージの
良い配線を持つ高信頼性な半導体装置を提供する。
〔課題を解決するための手段〕
本発明の半導体装置は、シリコンを含む基体上に設置
され、かつ前記シリコンを含む基体が露出するコンタク
トホールを有する絶縁膜、前記コンタクトホール内の前
記シリコンを含む基体上に設けられた高融点金属シリサ
イド膜、前記絶縁膜上に設けられた高融点金属膜、前記
高融点金属シリサイド膜上及び前記高融点金属膜上に設
けられた高融点金属窒化膜、前記高融点金属窒化膜上に
設けられた金属膜を有し、前記高融点金属窒化膜の表面
は酸素を含むことを特徴とする。
また、前記高融点金属窒化膜は、シリコンを含むこと
を特徴とする。
また、前記コンタクトホールは、サブミクロホールで
あることを特徴とする。
本発明の半導体装置の製造方法は、シリコンを含む基
体上に絶縁膜を設ける工程、前記絶縁膜上の所定の位置
に前記シリコン基体を露出するようにコンタクトホール
を設ける工程、前記絶縁膜及び前記コンタクトホール内
の前記シリコンを含む基体上に高融点金属層を延在させ
る工程、前記高融点金属層上に高融点金属窒化膜を設け
る工程、酸素含有雰囲気中での熱処理により前記シリコ
ンを含む基体と前記コンタクトホール底面に設けられた
前記高融点金属との間に高融点金属シリサイド層を設け
るとともに、前記高融点金属窒化膜表面に酸素を含ませ
る工程、前記高融点金属窒化膜上に金属膜を被覆する工
程、を有することを特徴とする。
〔実 施 例〕 以下実施例を用いて説明する。
第1、2図は、本発明による半導体の断面図であり、
製造工程をも示している。第1図においてSi基板1に形
成された拡散層2と配線層(4、5)は、層間絶縁膜3
で分散され、コンタクトホール10領域で接続している。
拡散層2は、シリサイド層が裏打ちされていても良い。
コンタクトホール10を形成後、Ti層4を形成後、リアク
ティブ・スパッタによりTiN層5を形成する。この後、
10ppmO2濃度のN2雰囲気中で600℃〜1000℃の短時間ラ
ンプアニールをすることにより、コンタクト領域は、第
2図に示すようにTiシリサイド6、TiN8に変化する。さ
らに、コンタクト領域のTiNには、グレインバウンダリ
ー中にSiが拡散して、Siを含むTiN8になっている。また
極低濃度O2(10ppm)によりTiN5′の表面は、弱冠O
原子が侵入している。このあと、250℃以上の加熱スパ
ッタによりALまたはAL−Cuなどの合金(金属膜)を蓄積
する。この時、コンタクト領域のTiNが含まれるSi原子
は容易にALに侵入し、ALの融点を下げると同時に、ALの
ぬれ性を向上させる。また、TiN5′、TiN8の表面の酸素
もALのぬれ性を向上させるから、ALは容易にコンタクト
領域に侵入し、アスペクト比が1のサブミクロンホール
も、空洞なく埋め込むことが可能になる。一方、TiN8
は、グレインバウンダリーに、Si原子とO原子とが存在
するため、ALはAL2O3AL−Siをグレインバウンダリー中
に形成し、グレインバウンダリー中に安定なAL2O3、AL
−Siを形成した後は、ALが侵入できずそれ自身がAL7のS
i基板1へのスパイキングを回避するバリアになる。ま
た絶縁膜上のTi4は、該ランプアニール時に、SiO2と反
応しTi−O、Ti−Siの結合がTi4とSiO23の密着性を上げ
る。
このように、本発明の実施例では、コンタクト穴領域
の配線構造と絶縁物上の配線構造が異なる。コンタクト
穴領域は、Ti、W、Ta、Mo、Co、Zrなどの高融点金属シ
リサイド層と高融点金属の窒化物及びAL合金からなり、
層間絶縁膜上では、高融点金属及び高融点金属の窒化物
及びAL合金で構成される。それぞれの高融点金属とその
シリサイド、窒化物は同一の高融点金属である必要はな
い。すなわち、例えばTiN/Ti、TiN/TiSi2の構成でも、T
iN/Mo、TiN/MoSi2の構成でもよい。実施例の構成では、
コンタクト領域では、バリア性が高くかつAL合金とのぬ
れ性に優れた材料でAL合金直下の配線で構成され、絶縁
物上では、密着性のよい、ぬれ性のやや劣る材料でAL直
下の配線が形成されている。このため、ALスパイキング
が回避でき、密着性がよく、ステップカバレージのよ
い、空孔のない、AL配線層が形成できる。
〔発明の効果〕
以上、本発明によれば、高融点金属窒化膜表面に酸素
が含まれていることにより、高融点金属窒化膜のバリア
性が向上する。すなわち、高融点金属窒化膜中を金属配
線が拡散することが防止される。
さらに、高融点金属窒化膜表面が酸素を含むことによ
り、高融点金属窒化膜表面のぬれ性が向上し、金属膜が
コンタクトホールに入り込みやすくなり、配線のステッ
プカバレージが改善され、半導体装置の信頼性が向上す
る。
【図面の簡単な説明】
第1、2図は本発明による半導体の断面図及び工程断面
図。 1……Si基板 2……拡散層 3……層間絶縁膜 4……Ti 5……TiN 6……Tiシリサイド 7……AL合金 8……SiとO原子を含んだTiN 10……コンタクト穴 5′……O原子を含んだTiN
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 29/40 - 29/51

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコンを含む基体上に設置され、かつ前
    記シリコンを含む基体が露出するコンタクトホールを有
    する絶縁膜、前記コンタクトホール内の前記シリコンを
    含む基体上に設けられた高融点金属シリサイド膜、前記
    絶縁膜上に設けられた高融点金属膜、前記高融点金属シ
    リサイド膜上及び前記高融点金属膜上に設けられた高融
    点金属窒化膜、前記高融点金属窒化膜上に設けられた金
    属膜を有し、 前記高融点金属窒化膜の表面は酸素を含むことを特徴と
    する半導体装置。
  2. 【請求項2】前記高融点金属窒化膜は、シリコンを含む
    ことを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】前記コンタクトホールは、サブミクロンホ
    ールであることを特徴とする請求項1または請求項2記
    載の半導体装置。
  4. 【請求項4】シリコンを含む基体上に絶縁膜を設ける工
    程、 前記絶縁膜上の所定の位置に前記シリコン基体を露出す
    るようにコンタクトホールを設ける工程、 前記絶縁膜及び前記コンタクトホール内の前記シリコン
    を含む基体上に高融点金属層を延在させる工程、 前記高融点金属層上に高融点金属窒化膜を設ける工程、 酸素含有雰囲気中での熱処理により前記シリコンを含む
    基体と前記コンタクトホール底面に設けられた前記高融
    点金属との間に高融点金属シリサイド層を設けるととも
    に、前記高融点金属窒化膜表面に酸素を含ませる工程、 前記高融点金属窒化膜上に金属膜を被覆する工程、を有
    することを特徴とする半導体装置の製造方法。
JP63196493A 1988-08-06 1988-08-06 半導体装置及びその製造方法 Expired - Lifetime JP2764932B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63196493A JP2764932B2 (ja) 1988-08-06 1988-08-06 半導体装置及びその製造方法
US07/387,834 US4998157A (en) 1988-08-06 1989-08-01 Ohmic contact to silicon substrate
EP89307849A EP0354717A3 (en) 1988-08-06 1989-08-02 Semi-conductor device and method of manufacturing such a device
KR1019890011087A KR950013737B1 (ko) 1988-08-06 1989-08-03 실리콘 함유 기판 및 절연막을 갖는 반도체 장치
US07/863,462 US5312772A (en) 1988-08-06 1992-04-01 Method of manufacturing interconnect metallization comprising metal nitride and silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63196493A JP2764932B2 (ja) 1988-08-06 1988-08-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0245958A JPH0245958A (ja) 1990-02-15
JP2764932B2 true JP2764932B2 (ja) 1998-06-11

Family

ID=16358690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63196493A Expired - Lifetime JP2764932B2 (ja) 1988-08-06 1988-08-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2764932B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film
JP3398543B2 (ja) * 1995-05-09 2003-04-21 松下電器産業株式会社 半導体装置の製造方法
KR100268791B1 (ko) * 1997-06-30 2000-11-01 김영환 반도체 소자의 금속 배선 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
JPH0611042B2 (ja) * 1985-06-19 1994-02-09 松下電子工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0245958A (ja) 1990-02-15

Similar Documents

Publication Publication Date Title
US5008216A (en) Process for improved contact stud structure for semiconductor devices
JPH04320024A (ja) 半導体装置の製造方法
JP2002535850A (ja) マイクロ電子構造体
JPH0760852B2 (ja) 銅合金導電プラグ形成方法及び装置
US5332693A (en) Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device
JPH04346224A (ja) バリヤメタル構造の形成方法
JP2764932B2 (ja) 半導体装置及びその製造方法
JPS6364057B2 (ja)
JPH08330427A (ja) 半導体素子の配線形成方法
JP2764934B2 (ja) 半導体装置
JP2764933B2 (ja) 半導体装置及びその製造方法
JPH06140398A (ja) 集積回路装置
JPH0283978A (ja) 半導体装置
JP3325714B2 (ja) 半導体装置及び半導体装置の製造方法
JP2848694B2 (ja) 半導体装置
JP3194793B2 (ja) 半導体装置の製造方法
JPH06168906A (ja) 半導体装置とその製造方法
JPH05121727A (ja) 半導体装置及びその製造方法
JPH0587144B2 (ja)
JPH05109656A (ja) 非晶質窒化チタン膜を用いた金属配線形成方法
JP2945010B2 (ja) 半導体装置
JP2001102383A (ja) 半導体装置及びその製造方法
JP2705294B2 (ja) 半導体装置
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JP2725919B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11