JPH0587144B2 - - Google Patents
Info
- Publication number
- JPH0587144B2 JPH0587144B2 JP62176230A JP17623087A JPH0587144B2 JP H0587144 B2 JPH0587144 B2 JP H0587144B2 JP 62176230 A JP62176230 A JP 62176230A JP 17623087 A JP17623087 A JP 17623087A JP H0587144 B2 JPH0587144 B2 JP H0587144B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- wiring
- film
- mainly composed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 2
- -1 composed of aluminum Chemical compound 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims 1
- 150000003376 silicon Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 55
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000008018 melting Effects 0.000 description 10
- 238000002844 melting Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 229910018125 Al-Si Inorganic materials 0.000 description 5
- 229910018520 Al—Si Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、半導体装置およびその製造方法に
関するもので、特に1μm以下の微細コンタクトに
使用されるものである。
関するもので、特に1μm以下の微細コンタクトに
使用されるものである。
（従来の技術）
一般に、この種の微細コンタクトを形成する場
合には、例えば第３図に示すようにシリコン基板
１１の表面領域にＰ型あるいはＮ型の不純物拡散
層から成る拡散配線１２を形成した後、上記シリ
コン基板１１上に層間絶縁膜１３を形成し、この
層間絶縁膜１３の上記拡散配線１２上にコンタク
ト孔１４を開孔する。そして、上記コンタクト孔
１４内に上記拡散配線１２と同一導電型の不純物
を１×1019cm-3〜１×1020cm-3程度含むシリコン
層１５を、例えば選択エピタキシヤル成長技術を
用いて埋込み形成し、このシリコン層１５上およ
び上記層間絶縁膜１３上にAl−Si層を形成した
後、このAl−Si層を所定のパターンにパターニ
ングしてAl−Si配線１６を形成している。
合には、例えば第３図に示すようにシリコン基板
１１の表面領域にＰ型あるいはＮ型の不純物拡散
層から成る拡散配線１２を形成した後、上記シリ
コン基板１１上に層間絶縁膜１３を形成し、この
層間絶縁膜１３の上記拡散配線１２上にコンタク
ト孔１４を開孔する。そして、上記コンタクト孔
１４内に上記拡散配線１２と同一導電型の不純物
を１×1019cm-3〜１×1020cm-3程度含むシリコン
層１５を、例えば選択エピタキシヤル成長技術を
用いて埋込み形成し、このシリコン層１５上およ
び上記層間絶縁膜１３上にAl−Si層を形成した
後、このAl−Si層を所定のパターンにパターニ
ングしてAl−Si配線１６を形成している。
しかし、上記のような構成では、以下に記すよ
うな種々の問題を生ずる。
うな種々の問題を生ずる。
(1) コンタクト孔１４内に充填されたシリコン層
１５とAl−Si配線１６とが直接接するため、
その界面で反応してシリコンが析出することに
よりコンタクト抵抗が増大する。
１５とAl−Si配線１６とが直接接するため、
その界面で反応してシリコンが析出することに
よりコンタクト抵抗が増大する。
(2) アルミニウムを主成分とする従来の配線１６
では、エレクトロマイグレーシヨンの発生等に
より配線寿命に問題が生じており、新しい配線
材料および配線構造が望まれている。
では、エレクトロマイグレーシヨンの発生等に
より配線寿命に問題が生じており、新しい配線
材料および配線構造が望まれている。
(3) コンタクト孔１４内に形成したシリコン層１
５の表面不純物濃度が低下すると、指数関数的
にコンタクト抵抗が増大する。
５の表面不純物濃度が低下すると、指数関数的
にコンタクト抵抗が増大する。
（発明が解決しようとする問題点）
上述したように、従来の半導体装置およびその
製造方法では、コンタクト孔内に埋込み形成した
シリコン層と上層の配線としてのアルミニウム層
との間のコンタクト抵抗が増大しやすく、且つ配
線の信頼性も低い欠点がある。
製造方法では、コンタクト孔内に埋込み形成した
シリコン層と上層の配線としてのアルミニウム層
との間のコンタクト抵抗が増大しやすく、且つ配
線の信頼性も低い欠点がある。
この発明は上記のような事情に鑑みてなされた
もので、その目的とするところは、コンタクト孔
内に埋込み形成したシリコン層と上層の配線とし
てのアルミニウム層とのコンタクト抵抗を低減で
き、且つ配線の信頼性も向上できる半導体装置お
よびその製造方法を提供することである。
もので、その目的とするところは、コンタクト孔
内に埋込み形成したシリコン層と上層の配線とし
てのアルミニウム層とのコンタクト抵抗を低減で
き、且つ配線の信頼性も向上できる半導体装置お
よびその製造方法を提供することである。
［発明の構成］
（問題点を解決するための手段）
すなわち、この発明においては、上記の目的を
達成するために、半導体基板の表面領域に形成さ
れた不純物拡散層から成る第１の配線層上に絶縁
層を形成し、この絶縁層における上記第１の配線
層上にコンタクト孔を開孔した後、このコンタク
ト孔内に上記第１の配線層と同一導電型のシリコ
ン層を埋込み形成する。そして、上記シリコン層
上および上記絶縁層上にチタンを主成分とする膜
とアルミニウムを主成分とする膜とから成る積層
構造の第２の配線層を形成し、上記第１の配線層
と上記第２の配線層とを電気的に接続するように
している。
達成するために、半導体基板の表面領域に形成さ
れた不純物拡散層から成る第１の配線層上に絶縁
層を形成し、この絶縁層における上記第１の配線
層上にコンタクト孔を開孔した後、このコンタク
ト孔内に上記第１の配線層と同一導電型のシリコ
ン層を埋込み形成する。そして、上記シリコン層
上および上記絶縁層上にチタンを主成分とする膜
とアルミニウムを主成分とする膜とから成る積層
構造の第２の配線層を形成し、上記第１の配線層
と上記第２の配線層とを電気的に接続するように
している。
（作用）
このような構成ならびに製造方法によれば、ア
ルミニウムを主成分とする配線とシリコン層との
界面にバリアメタルとしてのチタンを主成分とす
る膜を介在させているので、シリコンの析出を防
止してコンタクト抵抗の増加を防止できる。ま
た、上層の配線をアルミニウムを主成分とする膜
とチタンを主成分とする膜との積層構造膜で形成
しているので、エレクトロマイグレーシヨンを抑
制して配線の寿命を大幅に長くでき、半導体装置
の信頼性を向上できる。
ルミニウムを主成分とする配線とシリコン層との
界面にバリアメタルとしてのチタンを主成分とす
る膜を介在させているので、シリコンの析出を防
止してコンタクト抵抗の増加を防止できる。ま
た、上層の配線をアルミニウムを主成分とする膜
とチタンを主成分とする膜との積層構造膜で形成
しているので、エレクトロマイグレーシヨンを抑
制して配線の寿命を大幅に長くでき、半導体装置
の信頼性を向上できる。
（実施例）
以下、この発明の一実施例について図面を参照
して説明する。第１図は半導体装置のコンタクト
部を抽出して示すもので、第１図において前記第
３図と同一構成部分には同じ符号を付しており、
前記第３図におけるシリコン層１５とAl−Si配
線１６との間に、バリアメタルとして高融点金属
膜１７を介在させたものである。この高融点金属
膜１７としては、例えばTiとTiNとの積層膜等
を用い、この高融点金属膜１７はAl−Si配線１
６と同じパターンにパターニングする。従つて、
層間絶縁膜１３上にはAl−Si膜（アルミニウム
を主成分とする膜）１６と高融点金属膜１７とか
らなる積層構造の配線層１８が形成される。
して説明する。第１図は半導体装置のコンタクト
部を抽出して示すもので、第１図において前記第
３図と同一構成部分には同じ符号を付しており、
前記第３図におけるシリコン層１５とAl−Si配
線１６との間に、バリアメタルとして高融点金属
膜１７を介在させたものである。この高融点金属
膜１７としては、例えばTiとTiNとの積層膜等
を用い、この高融点金属膜１７はAl−Si配線１
６と同じパターンにパターニングする。従つて、
層間絶縁膜１３上にはAl−Si膜（アルミニウム
を主成分とする膜）１６と高融点金属膜１７とか
らなる積層構造の配線層１８が形成される。
次に、上記第１図に示したコンタクト部の形成
方法について説明する。まず、シリコン基板１１
上に通常のシリコンゲートMOSプロセスにより
MOS FET（図示せず）、および拡散配線（第１
の配線層）１２を形成した後、このシリコン基板
１１上に例えばCVD−SiO2膜（膜厚2000Å）、
BPSG膜（膜厚8000Å）、およびPSG膜（膜厚
2500Å）を順次堆積させて層間絶縁膜１３を形成
する。次に、低温リフロ−工程を通すことにより
表面を平坦化した後、フオトリングラフイ−技術
により上記拡散配線１２上の層間絶縁膜１３にコ
ンタクト孔１４を開孔する。その後、例えば選択
エピタキシヤル成長技術を用いて上記コンタクト
孔１４内に、リンを１×1019cm-3〜１×1020cm-3
程度の濃度に含むシリコン層１５を埋込み形成す
る。続いて、このシリコン層１５上および上記層
間絶縁膜１３上に高融点金属層１７として、例え
ばTiとTiNとの積層膜等を堆積形成した後、熱
処理を行なう。そして、上記高融点金属層１７上
にAl−Si層１６を蒸着形成した後、このAl−Si
層１６と上記高融点金属層１７とから成る積層構
造膜を同一のパターンでパターニングして第２の
配線層１８を形成する。
方法について説明する。まず、シリコン基板１１
上に通常のシリコンゲートMOSプロセスにより
MOS FET（図示せず）、および拡散配線（第１
の配線層）１２を形成した後、このシリコン基板
１１上に例えばCVD−SiO2膜（膜厚2000Å）、
BPSG膜（膜厚8000Å）、およびPSG膜（膜厚
2500Å）を順次堆積させて層間絶縁膜１３を形成
する。次に、低温リフロ−工程を通すことにより
表面を平坦化した後、フオトリングラフイ−技術
により上記拡散配線１２上の層間絶縁膜１３にコ
ンタクト孔１４を開孔する。その後、例えば選択
エピタキシヤル成長技術を用いて上記コンタクト
孔１４内に、リンを１×1019cm-3〜１×1020cm-3
程度の濃度に含むシリコン層１５を埋込み形成す
る。続いて、このシリコン層１５上および上記層
間絶縁膜１３上に高融点金属層１７として、例え
ばTiとTiNとの積層膜等を堆積形成した後、熱
処理を行なう。そして、上記高融点金属層１７上
にAl−Si層１６を蒸着形成した後、このAl−Si
層１６と上記高融点金属層１７とから成る積層構
造膜を同一のパターンでパターニングして第２の
配線層１８を形成する。
このような構成および製造方法によれば、下記
(1)〜(3)に示すような効果が得られる。
(1)〜(3)に示すような効果が得られる。
(1) コンタクト孔１４内に埋込み形成したシリコ
ン層１５とAl−Si配線１６とが直接接しない
ため、シリコンの析出が抑制され、コンタクト
抵抗の増大がない。
ン層１５とAl−Si配線１６とが直接接しない
ため、シリコンの析出が抑制され、コンタクト
抵抗の増大がない。
(2) コンタクト孔１４内に埋込み形成したシリコ
ン層１５の表面の不純物濃度が低下しても、高
融点金属層１７によるバリアメタル効果により
コンタクト抵抗の増大がない。
ン層１５の表面の不純物濃度が低下しても、高
融点金属層１７によるバリアメタル効果により
コンタクト抵抗の増大がない。
(3) 配線層１８として、高融点金属層１７とAl
−Si層１６との積層構造膜を用いるため、エレ
クトロマイグレーシヨンの発生を抑制して配線
寿命を大幅に長くでき、半導体装置の信頼性を
向上できる。
−Si層１６との積層構造膜を用いるため、エレ
クトロマイグレーシヨンの発生を抑制して配線
寿命を大幅に長くでき、半導体装置の信頼性を
向上できる。
第２図は、上記第１図に示した構成のコンタク
ト部（本発明）と前記第３図に示した構成のコン
タクト部（従来）におけるコンタクト面積とコン
タクト抵抗との関係を示している。図示する如
く、コンタクト面積の大小に拘らずこの発明によ
る半導体装置のコンタクト部は前記第３図の構成
よりコンタクト抵抗が低く、しかも1μm2以下の
微小なコンタクト面積においては大幅にコンタク
ト抵抗を低減できている。
ト部（本発明）と前記第３図に示した構成のコン
タクト部（従来）におけるコンタクト面積とコン
タクト抵抗との関係を示している。図示する如
く、コンタクト面積の大小に拘らずこの発明によ
る半導体装置のコンタクト部は前記第３図の構成
よりコンタクト抵抗が低く、しかも1μm2以下の
微小なコンタクト面積においては大幅にコンタク
ト抵抗を低減できている。
［発明の効果］
以上説明したようにこの発明によれば、コンタ
クト孔内に埋込み形成したシリコン層と上層の配
線としてのアルミニウム層とのコンタクト抵抗を
低減でき、且つ配線の信頼性も向上できる半導体
装置およびその製造方法が得られる。
クト孔内に埋込み形成したシリコン層と上層の配
線としてのアルミニウム層とのコンタクト抵抗を
低減でき、且つ配線の信頼性も向上できる半導体
装置およびその製造方法が得られる。
第１図はこの発明の一実施例に係わる半導体装
置およびその製造方法について説明するための
図、第２図は従来およびこの発明の半導体装置に
おけるコンタクト部のコンタクト面積とコンタク
ト抵抗との関係を示す図、第３図は従来の半導体
装置およびその製造方法について説明するための
図である。 １１……シリコン基板、１２……拡散配線（第
１の配線層）、１３……層間絶縁膜（絶縁層）、１
４……コンタクト孔、１５……シリコン層、１６
……Al−Si層（アルミニウムを主成分とする
膜）、１７……高融点金属膜、１８……第２の配
線層。
置およびその製造方法について説明するための
図、第２図は従来およびこの発明の半導体装置に
おけるコンタクト部のコンタクト面積とコンタク
ト抵抗との関係を示す図、第３図は従来の半導体
装置およびその製造方法について説明するための
図である。 １１……シリコン基板、１２……拡散配線（第
１の配線層）、１３……層間絶縁膜（絶縁層）、１
４……コンタクト孔、１５……シリコン層、１６
……Al−Si層（アルミニウムを主成分とする
膜）、１７……高融点金属膜、１８……第２の配
線層。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の表面領域に形成された不純物拡
散層から成る第１の配線層と、この第１の配線層
上に形成される絶縁層と、この絶縁層における上
記第１の配線層上に開孔されるコンタクト孔と、
このコンタクト孔内に選択エピタキシヤル成長技
術を用いて形成され上記第１の配線層と同一導電
型のシリコン層と、このシリコン層上および上記
絶縁層上に形成され、チタンを主成分とする膜と
アルミニウムを主成分とする膜との積層構造の第
２の配線層とを具備し、上記チタンを主成分とす
る膜は、上記シリコン層と上記アルミニウムを主
成分とする膜との間に介在させ、上記第１の配線
層と上記第２の配線層とを電気的に接続して成る
ことを特徴とする半導体装置。 ２ 前記チタンを主成分とする膜は、前記第１の
配線層と前記アルミニウムを主成分とする膜との
反応防止材としての特性を有することを特徴とす
る特許請求の範囲第１項記載の半導体装置。 ３ 半導体基板の表面領域に形成された不純物拡
散層から成る第１の配線層上に絶縁層を形成する
工程と、この絶縁層における上記第１の配線層上
にコンタクト孔を開孔する工程と、このコンタク
ト孔内に選択エピタキシヤル成長技術を用いて上
記第１の配線層と同一導電型のシリコン層を埋込
み形成する工程と、このシリコン層上および上記
絶縁層上にチタンを主成分とする膜を形成する工
程と、このチタンを主成分とする膜上にアルミニ
ウムを主成分とする膜を形成する工程と、上記チ
タンを主成分とする膜と上記アルミニウムを主成
分とする膜とを同一のパターンでパターニングし
て積層構造の第２の配線層を形成する工程とを具
備することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17623087A JPS6420640A (en) | 1987-07-15 | 1987-07-15 | Semiconductor device and manufacture thereof |
| KR1019880005634A KR880014647A (ko) | 1987-05-15 | 1988-05-14 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17623087A JPS6420640A (en) | 1987-07-15 | 1987-07-15 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6420640A JPS6420640A (en) | 1989-01-24 |
| JPH0587144B2 true JPH0587144B2 (ja) | 1993-12-15 |
Family
ID=16009910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17623087A Granted JPS6420640A (en) | 1987-05-15 | 1987-07-15 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6420640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012110676A1 (es) | 2011-02-15 | 2012-08-23 | Sinterizados Y Metalurgia De Solsona, S.A. | Procedimiento para la fabricación de cojinetes deslizantes sinterizados |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793355B2 (ja) * | 1989-08-10 | 1995-10-09 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH04155823A (ja) * | 1990-10-18 | 1992-05-28 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH0526100U (ja) * | 1991-09-13 | 1993-04-06 | 吉村精機株式会社 | 衣類しわとり装置 |
| JP4945861B2 (ja) * | 2000-09-05 | 2012-06-06 | 株式会社ニコン | 熱型変位素子及びこれを用いた放射検出装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921461A (ja) * | 1972-04-19 | 1974-02-25 | ||
| JPS56161670A (en) * | 1980-05-16 | 1981-12-12 | Hitachi Ltd | Semiconductor device |
| JPS60117620A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6159856A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61170047A (ja) * | 1985-01-24 | 1986-07-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-07-15 JP JP17623087A patent/JPS6420640A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921461A (ja) * | 1972-04-19 | 1974-02-25 | ||
| JPS56161670A (en) * | 1980-05-16 | 1981-12-12 | Hitachi Ltd | Semiconductor device |
| JPS60117620A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6159856A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61170047A (ja) * | 1985-01-24 | 1986-07-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012110676A1 (es) | 2011-02-15 | 2012-08-23 | Sinterizados Y Metalurgia De Solsona, S.A. | Procedimiento para la fabricación de cojinetes deslizantes sinterizados |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6420640A (en) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710398A (en) | Semiconductor device and manufacturing method thereof | |
| US4903117A (en) | Semiconductor device | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JPH0587144B2 (ja) | ||
| JPS6010673A (ja) | 半導体装置 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JPS6160580B2 (ja) | ||
| JP2764932B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6079748A (ja) | 半導体集積回路の多層配線構造 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP3331756B2 (ja) | 配線形成法 | |
| JPH10125678A (ja) | 半導体装置 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JP2764934B2 (ja) | 半導体装置 | |
| JPH0558564B2 (ja) | ||
| JP2764933B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0837235A (ja) | 金属配線形成方法 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| JPH0311732A (ja) | 半導体装置の配線形成方法 | |
| JPS61120442A (ja) | 半導体装置 | |
| JPH05198790A (ja) | 半導体装置 | |
| JPS63299250A (ja) | 半導体装置の製造方法 | |
| JPH0239469A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |