JP3331756B2 - 配線形成法 - Google Patents

配線形成法

Info

Publication number
JP3331756B2
JP3331756B2 JP16740994A JP16740994A JP3331756B2 JP 3331756 B2 JP3331756 B2 JP 3331756B2 JP 16740994 A JP16740994 A JP 16740994A JP 16740994 A JP16740994 A JP 16740994A JP 3331756 B2 JP3331756 B2 JP 3331756B2
Authority
JP
Japan
Prior art keywords
connection hole
wiring
layer
forming
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16740994A
Other languages
English (en)
Other versions
JPH0817829A (ja
Inventor
三十四 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP16740994A priority Critical patent/JP3331756B2/ja
Publication of JPH0817829A publication Critical patent/JPH0817829A/ja
Application granted granted Critical
Publication of JP3331756B2 publication Critical patent/JP3331756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、微細な接続孔に配線
材を埋め込む工程を含む配線形成法に関し、特に接続孔
を開口部で外方にいくにつれて直径が増大するように形
成することにより配線材のカバレッジ性(被覆性)を改
善すると共にリフロー温度の低下を可能にしたものであ
る。
【0002】
【従来の技術】従来、LSI等の配線形成法としては、
図9〜11に示すものが知られている。
【0003】図9の方法では、半導体基板10の表面を
覆う絶縁膜2に接続孔2aを形成した後、基板上面に接
続孔2aを覆ってスパッタ法でAl合金からなる配線材
層3を形成し、この後配線材層3をパターニングして配
線層を得る。
【0004】図10の方法では、絶縁膜2にテーパ部T
Pを有する接続孔2aを形成した後、スパッタ法でAl
合金からなる配線材層3を形成し、この後配線材層3を
パターニングして配線層を得る。テーパ部TPは、接続
孔2aの開口部で外方にいくにつれて接続孔2aの直径
を増大させるように形成する。
【0005】図11の方法では、絶縁膜2に接続孔2a
を形成した後、スパッタ法でAl合金からなる配線材層
3を形成する。配線材層3の形成中又は形成後に基板1
を加熱して配線材層3を流動化させ、接続孔2aに流し
込む。この後、配線材層3をパターニングして配線層を
得る。図11の方法は、いわゆるAlリフロー法として
知られたものである。
【0006】
【発明が解決しようとする課題】図9の方法によると、
カバレッジ不良が発生し、特に矢印P1 で示す部分で断
線が生じやすかった。
【0007】また、図10の方法によると、矢印P2
示す部分でカバレッジ性が不十分であった。
【0008】さらに、図11の方法によると、550℃
程度の高温加熱のため膜質が良好でなかった。また、矢
印P3 で示す部分でカバレッジ性が不十分であった。
【0009】この発明の目的は、図11に示したような
リフロー形式の配線形成法において、カバレッジ性を改
善すると共にリフロー温度の低下を可能にすることにあ
る。
【0010】
【課題を解決するための手段】この発明に係る配線形成
法は、基板の表面を覆う絶縁膜に被接続部に対応する接
続孔を形成する工程であって、該接続孔を開口部で外方
にいくにつれて直径が増大するように且つ開口端の直径
が底の直径の1.5倍以上になるように形成するもの
と、 前記絶縁膜の上に前記接続孔を覆ってAl又はAl
合金層を形成する工程であって、該Al又はAl合金層
の厚さを前記絶縁膜の平坦部で前記接続孔の深さの0.
4倍以上になるように形成すると共に前記Al又はAl
合金層を450℃以下の温度の熱処理で流動化させて前
記接続孔に埋め込むものと、 前記Al又はAl合金層
パターニングして前記被接続部につながる配線層を形成
する工程とを含むものである。
【0011】
【作用】この発明の配線形成法によると、接続孔をテー
パ化したので、比較的低温であっても配線材層の流動が
スムーズに行なわれるようになり、カバレッジ性が改善
される。また、リフロー温度が低いため、膜質も良好で
ある。その上、接続孔の開口端の直径及びAl又はAl
合金層の厚さを上記したように定めたので、500℃よ
り低いリフロー温度で実用上十分なカバレッジ性が得ら
れると共に、上記したようにリフロー温度を450℃以
下にしたので、エレクトロマイグレーション耐性や表面
モフォロジーが良好となる。
【0012】
【0013】
【0014】
【実施例】図1〜4は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程(1)〜
(4)を順次に説明する。
【0015】(1)例えばシリコンからなる半導体基板
10の表面を覆うシリコンオキサイド等の絶縁膜12に
レジスト層14をマスクとする選択的ドライエッチング
処理を施すことによりテーパ部TPを有する接続孔12
aを形成する。
【0016】接続孔12aは、基板表面の不純物ドープ
領域等の被接続部に対応したもので、開口端の直径が底
の直径の1.5倍以上(好ましくは2倍以上)になるよ
うに形成する。テーパ部TPは、接続孔12aの開口部
で外方にいくにつれて接続孔12aの直径が増大するよ
うに形成し、例えばレジスト層14の下にアンダーカッ
トが生ずるような条件でドライエッチングを行なった後
アンダーカットが生じないような条件でドライエッチン
グを行なうことにより形成する。別の方法としては、レ
ジスト層14の端縁の後退を利用してテーパ部TPを形
成してもよい。
【0017】テーパ部TPの形成方法としては、図5又
は図6の方法を用いてもよい。図5の方法は、選択的な
ウェットエッチング処理で比較的浅く大きい凹部を形成
した後、該凹部の中に比較的深く小さい接続孔12aを
形成するものである。また、図6の方法は、BPSG
(ボロン・リンケイ酸ガラス)からなる絶縁膜12に接
続孔12aを形成した後、熱処理(リフロー処理)によ
り絶縁膜12を流動化させ、接続孔12aの直径を外方
にいくにつれて徐々に増大させるようにするものであ
る。
【0018】(2)絶縁膜12の上に接続孔12aを覆
ってバリア層16を形成する。バリア層16としては、
TiN層、TiN/Ti積層(Ti上にTiNを積層し
たもの)、WSi層等のうち任意のものを用いることが
できる。
【0019】(3)次に、スパッタ法により基板上面に
Al−Cu−Si合金等のAl合金からなる配線材層1
8を形成する。配線材層18の厚さは、接続孔12aの
深さの0.4倍以上(好ましくは0.5倍以上)にす
る。スパッタ処理中又はスパッタ処理後に基板10を加
熱することにより配線材層18を流動化させ、接続孔1
2aに流し込む。
【0020】このときの熱処理の温度(リフロー温度)
は、接続孔12aの埋込量やテーパ量に依存する。接続
孔12aの埋込量は、図7に示すように絶縁膜12の平
坦部における配線材層18の厚さT1 に対して接続孔1
2aの底上での配線材層18の厚さT2 が占める割合
[(T2 /T1 )×100]で表わされる。図8に示す
リフロー温度は、接続孔12aの埋込量が75%以上に
なる温度である。また、接続孔12aのテーパ量は、図
7に示すように接続孔12aの開口端の直径(テーパ部
TPの最大直径)aに対する接続孔12aの底の直径b
の比(a/b)で表わされ、図7には、テーパ量a/b
が1,2,3の場合が示されている。
【0021】図8は、リフロー温度のテーパ量依存性を
示すもので、これによると、テーパ量が1から2又は3
と大きくなるにつれてリフロー温度が500℃以下又は
400℃以下に低下しているのがわかる。
【0022】一方、配線材層18についてエレクトロマ
イグレーション耐性や表面モフォロジーを良好にするに
は、リフロー温度(基板10の加熱温度)を450℃以
下(好ましくは425℃以下)にする必要がある。
【0023】従って、接続孔12aの埋込量が75%程
度の実用上十分なカバレッジを得ると共にエレクトロマ
イグレーション耐性や表面モフォロジーを良好にするた
めには、テーパ量を1.5以上(好ましくは2以上)と
し、Al合金からなる配線材層18の厚さを接続孔12
aの深さの0.4倍以上(好ましくは0.5倍以上)と
し、リフロー温度を450℃以下(好ましくは425℃
以下)とすればよい。
【0024】なお、上記実施例において、配線材層18
は、Al層としてもよい。また、この発明は、多層配線
形成において層間接続孔を配線材で埋める場合にも適用
することができる。
【0025】
【発明の効果】以上のように、この発明によれば、接続
孔をテーパ化した上で配線材のリフロー処理を行なうよ
うにしたので、次のような優れた効果が得られる。
【0026】(1)微細な接続孔であっても十分なカバ
レッジ性が得られる。
【0027】(2)リフロー温度が低いため、配線材層
にガスが混入したり、Al−Cu−Si合金からなる配
線材層にCu,Siの偏析が生じたりすることがない。
従って、配線パターニングの際にエッチング特性が良好
で、エレクトロマイグレーション耐性及びストレスマイ
グレーション耐性も優れている。
【0028】(3)リフロー温度が低いため、配線材層
の表面モフォロジーが良好で、配線パターニングの際の
ホトリソグラフィ工程において高精度の処理ができる。
【0029】(4)リフロー温度が低いため、多層配線
形成において層間接続孔への適用が容易となる。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る配線形成法におけ
る接続孔形成工程を示す基板断面図である。
【図2】 図1の工程に続くバリア層形成工程を示す基
板断面図である。
【図3】 図2の工程に続く配線材層形成工程を示す基
板断面図である。
【図4】 図3の工程に続く配線パターニング工程を示
す基板断面図である。
【図5】 接続孔形成工程の他の例を示す基板断面図で
ある。
【図6】 接続孔形成工程の更に他の例を示す基板断面
図である。
【図7】 テーパ量の異なる接続孔を示す断面図であ
る。
【図8】 テーパ量とリフロー温度との関係を示すグラ
フである。
【図9】 従来の配線構造の一例を示す基板断面図であ
る。
【図10】 従来の配線構造の他の例を示す基板断面図
である。
【図11】 従来の配線構造の更に他の例を示す基板断
面図である。
【符号の説明】
10:半導体基板、12:絶縁膜、14:レジスト層、
16:バリア層、18:配線材層、20:配線層、T
P:テーパ部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/3205 H01L 21/321 H01L 21/768 H01L 21/3213

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板の表面を覆う絶縁膜に被接続部に対応
    する接続孔を形成する工程であって、該接続孔を開口部
    で外方にいくにつれて直径が増大するように且つ開口端
    の直径が底の直径の1.5倍以上になるように形成する
    ものと、 前記絶縁膜の上に前記接続孔を覆ってAl又はAl合金
    層を形成する工程であって、該Al又はAl合金層の厚
    さを前記絶縁膜の平坦部で前記接続孔の深さの0.4倍
    以上になるように形成すると共に前記Al又はAl合金
    層を450℃以下の温度の熱処理で流動化させて前記接
    続孔に埋め込むものと、 前記Al又はAl合金層 をパターニングして前記被接続
    部につながる配線層を形成する工程とを含む配線形成
    法。
JP16740994A 1994-06-27 1994-06-27 配線形成法 Expired - Fee Related JP3331756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16740994A JP3331756B2 (ja) 1994-06-27 1994-06-27 配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16740994A JP3331756B2 (ja) 1994-06-27 1994-06-27 配線形成法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002161176A Division JP2003017566A (ja) 2002-06-03 2002-06-03 配線形成法

Publications (2)

Publication Number Publication Date
JPH0817829A JPH0817829A (ja) 1996-01-19
JP3331756B2 true JP3331756B2 (ja) 2002-10-07

Family

ID=15849165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16740994A Expired - Fee Related JP3331756B2 (ja) 1994-06-27 1994-06-27 配線形成法

Country Status (1)

Country Link
JP (1) JP3331756B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012740A (ja) * 2015-10-13 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6264586B2 (ja) * 2016-12-26 2018-01-24 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPH0817829A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
US5284799A (en) Method of making a metal plug
JPH08191104A (ja) 半導体集積回路装置およびその製造方法
JPH04346224A (ja) バリヤメタル構造の形成方法
JP3382357B2 (ja) 配線形成方法
EP0406025B1 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
JPS5893255A (ja) 半導体装置の製造方法
JP3713869B2 (ja) 半導体装置の製造方法
JP2770945B2 (ja) タングステン被覆法
JP3331756B2 (ja) 配線形成法
US7294570B2 (en) Contact integration method
JP2560626B2 (ja) 半導体装置の製造方法
KR100242434B1 (ko) 반도체 장치의 콘택 형성방법
JPS6360539B2 (ja)
JPH04355951A (ja) 半導体装置及びその製造方法
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JP3301466B2 (ja) 半導体装置の製造方法
JP2805840B2 (ja) 半導体装置及びその多層配線形成方法
JP3413697B2 (ja) 配線形成方法
JP2003017566A (ja) 配線形成法
JP2925094B2 (ja) 半導体装置の製造方法
JP3246035B2 (ja) 金属膜の形成方法
JPH0837235A (ja) 金属配線形成方法
JPH07245346A (ja) 配線形成法
JPH0613339A (ja) 配線の構造およびその製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees