JP2560626B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2560626B2 JP2560626B2 JP5280998A JP28099893A JP2560626B2 JP 2560626 B2 JP2560626 B2 JP 2560626B2 JP 5280998 A JP5280998 A JP 5280998A JP 28099893 A JP28099893 A JP 28099893A JP 2560626 B2 JP2560626 B2 JP 2560626B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- based alloy
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の形成方法に関する。
関し、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】サブミクロン設計ルールのＬＳＩでは、
コンタクト孔が微細になりアスペクト比（高さ／口径）
が１以上になる。通常のスパッタ法を用いて配線形成用
の金属膜を堆積してもシャドーイング効果によってコン
タクト孔内側壁及び底部では金属膜の膜厚が極めて薄く
なり、場合によっては、形成された配線の断線やエクト
ロマイグレーションによる導通不良が発生する。そこ
で、堆積した金属膜を加熱熔融しコンタクト孔内に流動
させて埋め込み配線を平坦化する技術が知られている。
コンタクト孔が微細になりアスペクト比（高さ／口径）
が１以上になる。通常のスパッタ法を用いて配線形成用
の金属膜を堆積してもシャドーイング効果によってコン
タクト孔内側壁及び底部では金属膜の膜厚が極めて薄く
なり、場合によっては、形成された配線の断線やエクト
ロマイグレーションによる導通不良が発生する。そこ
で、堆積した金属膜を加熱熔融しコンタクト孔内に流動
させて埋め込み配線を平坦化する技術が知られている。
【０００３】図３（ａ）〜（ｃ）は従来の半導体装置の
製造方法の第１の例を説明するための工程順に示した半
導体チップの断面図である。
製造方法の第１の例を説明するための工程順に示した半
導体チップの断面図である。
【０００４】まず、図３（ａ）に示すように、Ｓｉ基板
１の上に形成した層間絶縁膜２を選択的にエッチングし
てコンタクト孔３を形成する。
１の上に形成した層間絶縁膜２を選択的にエッチングし
てコンタクト孔３を形成する。
【０００５】次に、図３（ｂ）に示すように、コンタク
ト孔３を含む層間絶縁膜２の表面にスパッタ法でＴｉ膜
およびＴｉＮ膜を順次堆積して積層した積層膜（以下Ｔ
ｉＮ／Ｔｉ膜と記す）４からなるバルア膜を形成し、バ
リア性を向上させるためにランプアニールする。
ト孔３を含む層間絶縁膜２の表面にスパッタ法でＴｉ膜
およびＴｉＮ膜を順次堆積して積層した積層膜（以下Ｔ
ｉＮ／Ｔｉ膜と記す）４からなるバルア膜を形成し、バ
リア性を向上させるためにランプアニールする。
【０００６】次に、図３（ｃ）に示すように、真空を破
らずに基板を高温に加熱した状態でＳｉ，Ｃｕを含むＡ
ｌ合金膜（以下Ａｌ系合金膜と記す）６を堆積し、堆積
したＡｌ系合金膜６を流動化させてコンタクト孔３内に
埋込む。
らずに基板を高温に加熱した状態でＳｉ，Ｃｕを含むＡ
ｌ合金膜（以下Ａｌ系合金膜と記す）６を堆積し、堆積
したＡｌ系合金膜６を流動化させてコンタクト孔３内に
埋込む。
【０００７】このとき、コンタクト孔３が微細化してア
スペクト比が１以上になると、コンタクト孔３内にボイ
ド９が発生する。
スペクト比が１以上になると、コンタクト孔３内にボイ
ド９が発生する。
【０００８】そこで、Ａｌ系合金膜に対して濡れ性の良
い金属膜を下地に形成して埋込み性を改良した例が特開
昭６３−３１６４５６号公報に記載されている。
い金属膜を下地に形成して埋込み性を改良した例が特開
昭６３−３１６４５６号公報に記載されている。
【０００９】図４（ａ）〜（ｃ）は従来の半導体装置の
製造方法の第２の例を説明するための工程順に示した半
導体チップの断面図である。
製造方法の第２の例を説明するための工程順に示した半
導体チップの断面図である。
【００１０】まず、図４（ａ）に示すように、Ｓｉ基板
１の上に形成した層間絶縁膜２を選択的にエッチングし
てコンタクト孔３を形成し、コンタクト孔３を含む表面
にＴｉＮ／Ｔｉ膜４を形成しランプアニールする。
１の上に形成した層間絶縁膜２を選択的にエッチングし
てコンタクト孔３を形成し、コンタクト孔３を含む表面
にＴｉＮ／Ｔｉ膜４を形成しランプアニールする。
【００１１】次に、図４（ｂ）に示すように、ＴｉＮ／
Ｔｉ膜４の上にＡｌ系合金膜との濡れ性を向上させるた
めのＴｉ膜７を堆積する。
Ｔｉ膜４の上にＡｌ系合金膜との濡れ性を向上させるた
めのＴｉ膜７を堆積する。
【００１２】次に、図４（ｃ）に示すように、基板を加
熱した状態でＡｌ系合金膜６を堆積してリフローしコン
タクト孔３内に埋込んで表面を平坦化する。
熱した状態でＡｌ系合金膜６を堆積してリフローしコン
タクト孔３内に埋込んで表面を平坦化する。
【００１３】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、図４（ｃ）に示すように、Ａｌ系合金
膜６との濡れ性を向上させるためのＴｉ膜７とＡｌ系合
金膜６とのＡｌとの反応物８が形成されることにより、
配線抵抗が増大する。また、Ａｌ系合金膜のリフロー時
にＴｉはＡｌ系合金膜中のＳｉと反応物を形成する為、
Ａｌ系合金膜中のＳｉ量が減少し、その結果、Ｓｉ基板
１のＳｉがＡｌ系合金膜６中へコンタクト底部のバリア
メタル（ＴｉＮ）膜を通してＡｌ中でＳｉ量が飽和する
まで拡散し、それと同時にＡｌ系合金膜もＳｉ基板１中
へ拡散し、アロイピット１０が発生し、ジャンクション
が破壊されてしまう。バリアメタル膜のバリア性は、膜
の種類、膜質、コタクト孔底部における膜厚に依存し、
高アスペクト比のコンタクト孔では、コンタクト孔底部
のバリアメタル膜の膜厚はかなり薄くなるのでＡｌ系合
金膜のリフロー時の温度にバリアメタル膜が耐えられな
くなる可能性がある。
の製造方法では、図４（ｃ）に示すように、Ａｌ系合金
膜６との濡れ性を向上させるためのＴｉ膜７とＡｌ系合
金膜６とのＡｌとの反応物８が形成されることにより、
配線抵抗が増大する。また、Ａｌ系合金膜のリフロー時
にＴｉはＡｌ系合金膜中のＳｉと反応物を形成する為、
Ａｌ系合金膜中のＳｉ量が減少し、その結果、Ｓｉ基板
１のＳｉがＡｌ系合金膜６中へコンタクト底部のバリア
メタル（ＴｉＮ）膜を通してＡｌ中でＳｉ量が飽和する
まで拡散し、それと同時にＡｌ系合金膜もＳｉ基板１中
へ拡散し、アロイピット１０が発生し、ジャンクション
が破壊されてしまう。バリアメタル膜のバリア性は、膜
の種類、膜質、コタクト孔底部における膜厚に依存し、
高アスペクト比のコンタクト孔では、コンタクト孔底部
のバリアメタル膜の膜厚はかなり薄くなるのでＡｌ系合
金膜のリフロー時の温度にバリアメタル膜が耐えられな
くなる可能性がある。
【００１４】
【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、半導体基板上に形成した層間絶縁膜を
選択的にエッチングしてコンタクト孔を形成し前記コン
タクト孔を含む層間絶縁膜の表面にバリアメタル膜を堆
積する工程と、Ａｒイオンエッチングにより前記バリア
メタル膜の表面を薄く除去した後真空を破ることなく前
記バリアメタル膜上にＡｌ系合金膜を堆積し加熱リフロ
ーして前記コンタクト孔内に埋込み表面を平坦化する工
程とを含んで構成される。
置の製造方法は、半導体基板上に形成した層間絶縁膜を
選択的にエッチングしてコンタクト孔を形成し前記コン
タクト孔を含む層間絶縁膜の表面にバリアメタル膜を堆
積する工程と、Ａｒイオンエッチングにより前記バリア
メタル膜の表面を薄く除去した後真空を破ることなく前
記バリアメタル膜上にＡｌ系合金膜を堆積し加熱リフロ
ーして前記コンタクト孔内に埋込み表面を平坦化する工
程とを含んで構成される。
【００１５】本発明の第２の半導体装置の製造方法は、
半導体基板上に形成した層間絶縁膜を選択的にエッチン
グしてコンタクト孔を形成し前記コンタクト高を含む表
面にバリアメタル膜を形成する工程と、前記バリアメタ
ル膜の上にＡｌ系合金膜と濡れ性の良い下地膜を形成し
てエッチバックし前記コンタクト孔内側壁の下地膜を残
して他の下地膜を除去した後真空を破ることなく前記コ
ンタクト孔を含む表面にＡｌ系合金膜を堆積し加熱リフ
ローして前記コンタクト孔内に埋込み表面を平坦化する
工程とを含んで構成される。
半導体基板上に形成した層間絶縁膜を選択的にエッチン
グしてコンタクト孔を形成し前記コンタクト高を含む表
面にバリアメタル膜を形成する工程と、前記バリアメタ
ル膜の上にＡｌ系合金膜と濡れ性の良い下地膜を形成し
てエッチバックし前記コンタクト孔内側壁の下地膜を残
して他の下地膜を除去した後真空を破ることなく前記コ
ンタクト孔を含む表面にＡｌ系合金膜を堆積し加熱リフ
ローして前記コンタクト孔内に埋込み表面を平坦化する
工程とを含んで構成される。
【００１６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１７】図１（ａ）〜（ｃ）は本発明の第１の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１８】まず、図１（ａ）に示すように、半導体素
子を形成したＳｉ基板１の上にＣＶＤ法によりＳｉＯ2
膜等の層間絶縁膜２を１μｍの厚さに堆積し、選択的に
異方性エッチングして口径０．５μｍのコンタクト孔３
を形成する。次に、コンタクト孔３を含む表面にスパッ
タ法により厚さ５０ｎｍのＴｉ膜と厚さ１００ｎｍのＴ
ｉＮ膜を順次堆積して積層したＴｉＮ／Ｔｉ膜４からな
るバリアメタル膜を形成し、ランプアニール処理を行
う。
子を形成したＳｉ基板１の上にＣＶＤ法によりＳｉＯ2
膜等の層間絶縁膜２を１μｍの厚さに堆積し、選択的に
異方性エッチングして口径０．５μｍのコンタクト孔３
を形成する。次に、コンタクト孔３を含む表面にスパッ
タ法により厚さ５０ｎｍのＴｉ膜と厚さ１００ｎｍのＴ
ｉＮ膜を順次堆積して積層したＴｉＮ／Ｔｉ膜４からな
るバリアメタル膜を形成し、ランプアニール処理を行
う。
【００１９】次に、図１（ｂ）に示すように、ＴｉＮ／
Ｔｉ膜４の表面をＡｒイオン５で衝撃して表面を極く薄
く（厚さ約１０ｎｍ程度）エッチングする。
Ｔｉ膜４の表面をＡｒイオン５で衝撃して表面を極く薄
く（厚さ約１０ｎｍ程度）エッチングする。
【００２０】次に、図１（ｃ）に示すように、真空を破
ることなく基板を加熱した状態でＡｌ−Ｓｉ−Ｃｕ合金
等からなるＡｌ系合金膜６を堆積してリフローし、コン
タクト孔３内に埋込み表面を平坦化した後、パターニン
グして電極配線を形成する。
ることなく基板を加熱した状態でＡｌ−Ｓｉ−Ｃｕ合金
等からなるＡｌ系合金膜６を堆積してリフローし、コン
タクト孔３内に埋込み表面を平坦化した後、パターニン
グして電極配線を形成する。
【００２１】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００２２】まず、図２（ａ）に示すように、第１の実
施例と同様の工程によりＳｉ基板１の上に形成した層間
絶縁膜２にコンタクト孔３を形成し、コンタクト孔３を
含む表面にＴｉＮ／Ｔｉ膜４を形成する。次に、ＴｉＮ
／Ｔｉ膜４の上にＴｉ膜７を堆積する。
施例と同様の工程によりＳｉ基板１の上に形成した層間
絶縁膜２にコンタクト孔３を形成し、コンタクト孔３を
含む表面にＴｉＮ／Ｔｉ膜４を形成する。次に、ＴｉＮ
／Ｔｉ膜４の上にＴｉ膜７を堆積する。
【００２３】次に、図２（ｂ）に示すように、Ａｒイオ
ン５による異方性エッチングで水平面上のＴｉ膜７をエ
ッチング除去し、コンタクト孔の側壁にのみＴｉ膜７を
残す。
ン５による異方性エッチングで水平面上のＴｉ膜７をエ
ッチング除去し、コンタクト孔の側壁にのみＴｉ膜７を
残す。
【００２４】次に、図２（ｃ）に示すように、真空を破
ることなく基板を加熱した状態でＡｌ−Ｓｉ又はＡｌ−
Ｓｉ−Ｃｕ合金からなるＡｌ系合金膜６を堆積してリフ
ローしコンタクト孔３に埋込み表面を平坦化する。
ることなく基板を加熱した状態でＡｌ−Ｓｉ又はＡｌ−
Ｓｉ−Ｃｕ合金からなるＡｌ系合金膜６を堆積してリフ
ローしコンタクト孔３に埋込み表面を平坦化する。
【００２５】ここで、コンタクト孔３の側壁にＴｉ膜７
とＡｌ系合金膜６との反応による反応物８が生ずるが、
シリコン基板１とのコンタクト面では発生せず、バリア
性を劣化させることはない。
とＡｌ系合金膜６との反応による反応物８が生ずるが、
シリコン基板１とのコンタクト面では発生せず、バリア
性を劣化させることはない。
【００２６】なお、アロイピットを防ぐために、ＴｉＮ
／Ｔｉ膜４をランプアニールした後、更にその上にＴｉ
Ｎ／Ｔｉ膜を重ねて形成しても良く、ＴｉＮ膜を多層化
することによりグレイン成長を抑えてバリア性を向上で
き、Ａｌ系合金膜のリフローで発生するスパイクを防止
できる利点がある。
／Ｔｉ膜４をランプアニールした後、更にその上にＴｉ
Ｎ／Ｔｉ膜を重ねて形成しても良く、ＴｉＮ膜を多層化
することによりグレイン成長を抑えてバリア性を向上で
き、Ａｌ系合金膜のリフローで発生するスパイクを防止
できる利点がある。
【００２７】また、バリアメタル膜としてＴｉＮ／Ｔｉ
膜４の代りにＭｏ，Ｗ，Ｔｉ，Ｃｒおよびこれらの窒化
物から選ばれた少くとも１種類の材料からなるバリアメ
タル膜を使用しても良い。
膜４の代りにＭｏ，Ｗ，Ｔｉ，Ｃｒおよびこれらの窒化
物から選ばれた少くとも１種類の材料からなるバリアメ
タル膜を使用しても良い。
【００２８】また、Ａｌ系合金膜のリフローに際して
は、基板を加熱した状態でＡｌ系合金膜を堆積する代り
に、Ａｌ系合金膜を堆積した後に加熱してリフローさせ
ても良い。
は、基板を加熱した状態でＡｌ系合金膜を堆積する代り
に、Ａｌ系合金膜を堆積した後に加熱してリフローさせ
ても良い。
【００２９】また、Ｔｉ膜７の代りにＳｉ膜を使用して
も良い。
も良い。
【００３０】
【発明の効果】以上説明したように本発明は、コンタク
ト孔を含む表面に形成したバリアメタル膜の表面をエッ
チングで薄く除いた後、Ａｌ系合金膜を堆積して加熱リ
フローすることにより、コンタクト孔内の濡れ性が向上
し、Ｔｉのような他金属と反応しやすい金属膜を使用し
なくともＡｌ系合金膜の埋込み性を向上させることがで
き、配線抵抗の増加を防止し、バリア性も劣化しない。
さらに、コンタクト孔入口のバリアメタル膜のオーバー
ハング部分をＡｒイオンエッチングで削る為埋込み性を
向上できる。
ト孔を含む表面に形成したバリアメタル膜の表面をエッ
チングで薄く除いた後、Ａｌ系合金膜を堆積して加熱リ
フローすることにより、コンタクト孔内の濡れ性が向上
し、Ｔｉのような他金属と反応しやすい金属膜を使用し
なくともＡｌ系合金膜の埋込み性を向上させることがで
き、配線抵抗の増加を防止し、バリア性も劣化しない。
さらに、コンタクト孔入口のバリアメタル膜のオーバー
ハング部分をＡｒイオンエッチングで削る為埋込み性を
向上できる。
【図１】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図２】本発明の第２の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図３】従来の半導体装置の製造方法の第１の例を説明
するための工程順に示した半導体チップの断面図。
するための工程順に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法の第２の例を説明
するための工程順に示した半導体チップの断面図。
するための工程順に示した半導体チップの断面図。
１ Ｓｉ基板 ２ 層間絶縁膜 ３ コンタクト孔 ４ ＴｉＮ／Ｔｉ膜 ５ Ａｒイオン ６ Ａｌ系合金膜 ７ Ｔｉ膜 ８ 反応物 ９ ボイド １０ アロイピット
Claims (4)
- 【請求項１】 半導体基板上に形成した層間絶縁膜を選
択的にエッチングしてコンタクト孔を形成し前記コンタ
クト孔を含む層間絶縁膜の表面にバリアメタル膜を堆積
する工程と、Ａｒイオンエッチングにより前記バリアメ
タル膜の表面を薄く除去した後、真空を破ることなく前
記バリアメタル膜上にＡｌ系合金膜を堆積し加熱リフロ
ーして前記コンタクト孔内に埋込み表面を平坦化する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に形成した層間絶縁膜を選
択的にエッチングしてコンタクト孔を形成し前記コンタ
クト孔を含む表面にバリアメタル膜を形成する工程と、
前記バリアメタル膜の上にＡｌ系合金膜と濡れ性の良い
下地膜を形成してエッチバックし前記コンタクト孔内側
壁の下地膜を残して他の下地膜を除去した後真空を破る
ことなく前記コンタクト孔を含む表面にＡｌ系合金膜を
堆積し加熱リフローして前記コンタクト孔内に埋込み表
面を平坦化する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項３】 バリアメタル膜がＭｏ，Ｗ，Ｔｉ，Ｔ
ａ，Ｃｒおよびこれらの窒化物の群から選ばれた少くと
も１種の材料からなる請求項１または請求項２記載の半
導体装置の製造方法。 - 【請求項４】 下地膜がＴｉおよびＳｉのうちから選ば
れた少くとも１種の材料からなる請求項２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280998A JP2560626B2 (ja) | 1993-11-10 | 1993-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280998A JP2560626B2 (ja) | 1993-11-10 | 1993-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135250A JPH07135250A (ja) | 1995-05-23 |
| JP2560626B2 true JP2560626B2 (ja) | 1996-12-04 |
Family
ID=17632845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280998A Expired - Lifetime JP2560626B2 (ja) | 1993-11-10 | 1993-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560626B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342824B1 (ko) * | 1995-11-15 | 2002-11-02 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| US5685960A (en) * | 1995-11-27 | 1997-11-11 | Applied Materials, Inc. | Method for forming aluminum contacts |
| KR100223748B1 (ko) * | 1995-12-29 | 1999-10-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| TW374230B (en) * | 1996-03-05 | 1999-11-11 | Tokyo Electron Ltd | Method of forming multilevel-interconnection for a semiconductor device |
| KR100390997B1 (ko) * | 2001-06-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
-
1993
- 1993-11-10 JP JP5280998A patent/JP2560626B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07135250A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2985692B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| US5665659A (en) | Method for forming metal layer of a semiconductor device | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| US7737027B2 (en) | Method of manufacturing a semiconductor device | |
| JP2000021813A (ja) | 半導体装置の製造方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JPH10242274A (ja) | 多層配線基板の製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| US5994213A (en) | Aluminum plug process | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3331756B2 (ja) | 配線形成法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP2730458B2 (ja) | 半導体装置の製造方法 | |
| JP2890948B2 (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |