KR100342824B1 - 반도체소자제조방법 - Google Patents
반도체소자제조방법 Download PDFInfo
- Publication number
- KR100342824B1 KR100342824B1 KR1019950041447A KR19950041447A KR100342824B1 KR 100342824 B1 KR100342824 B1 KR 100342824B1 KR 1019950041447 A KR1019950041447 A KR 1019950041447A KR 19950041447 A KR19950041447 A KR 19950041447A KR 100342824 B1 KR100342824 B1 KR 100342824B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- tialx
- tino
- depositing
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선 제조 공정을 간단하게 하고, 단차비가 큰 콘택홀에서의 금속 스텝 커버리지를 향상시키며 반도체 소자의 신뢰성을 향상시키기 위해 Ti막 및 TiN막의 열 공정없이 금속배선을 형성할 수 있는 반도체 소자 제조 방법이 개시된다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 금속 배선 형성 공정을 간단하게 할 수 있도록 한 반도체 소자 제조 방법에 관한 것이다.
일반적으로 종래의 금속 배선은 Ti막, TiN막 및 알루미늄 합금이 적층된 구조의 형태로 이루어져 있다. 그러나, 이러한 종래의 금속 배선은 TiN막에 의한 확산 장벽 (Diffusion Barrier)효과가 적을 뿐만 아나라 TiN막의 조성비 비율을 1 :1 로 만들어 주기 위한 열 공정이 필요하며, 또한 콘택홀에서의 애스팩트 비(Aspect Ratio)가 클수록 금속 스텝 커버리지의 특성이 불량하여 소자의 신뢰성이 저하된다.
따라서, 본 발명은 상기한 단점을 해결할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 금속배선을 형성하기 위하여 Ti막, TiNO막, TiAlx막 및 알루미늄 합금을 순차적으로 증착하는 단계로 이루어지는 것을 특징으로 한다.
상기 TiNO막은 다공질의 TiN막이 산소원자들에 의해 채워짐으로써 이루어지므로 알루미늄(Al)원자나 접합(Junction)의 실리콘 원자들의 이동을 차단할 수 있다.
본 발명에 의하면 장벽(Barrier)효과를 증대시켜 주기 위한 열공정이 필요없으며, 복합 타겟(Composite Target;Ti;Aℓ:≒l : 3)을 이용하여 TiAlx막을 웨팅(Wetting layer)으로 사용함으로써 애스팩트 비가 큰 메탈 콘택(Metal Contact)에서의 콘택 매립(Contact Filling) 특성을 향상시킬 수 있다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
먼저, 본발명을 실현하기 위한 스퍼터링 시스템의 타겟 구성은 다음과 같다.
제 l챔버 : 티타늄 타겟
제 2챔버 : 티타늄 타겟
제 3챔버 : TiAl 복합타겟
제 4챔버 : 알루미늄 합금타겟
제 1A 도와 관련하여, 필드 산화막(2)이 형성된 실리콘 기판(1)에 N+또는 P+이온이 주입되어 접합 영역(3)이 형성된 후, 절연막(4)이 증착된다. 상기 전체 구조 상부에 콘택 마스크를 이용한 식각 공정이 실시되어 콘택홀(9)이 형성된다.
제 1B 도와 관련하여, Ar 가스를 사용한 제 1 챔버내에서 상기 콘택홀(9)을 포함한 전체 구조 상부에 Ti막(5)이 증착되고, Ar 가스, N2가스 및 O2가스를 사용한 제 2 챔버내에서 100℃의 온도로 상기 Ti막(5)상부에 TiNO막(6)이 증착된다. Ar 가스를 사용한 제 3 챔버내에서 TiAlx막(7)이 상기 TiNO막(6) 상부에 3000Å 미만으로 증착되고, Ar 가스를 사용한 제 4 챔버내에서 알루미늄 합금(8)이 상기 TiAlx막(7) 상부에 증착된다. 상기 공정은 스퍼터링 시스템에서 인-시투 방식으로 한다.
상술한 공정에 의해 형성된 금속배선은 Ti막 및 TiN막의 냉각 공정을 실시없이 형성되므로 제조공정이 간단해지고 애스팩트 비가 큰 콘택홀에서의 금속 스텝 커버리지를 향상시킬 수 있는 탁월한 효과가 있다.
제 1A 및 1B 도는 본 발명에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산화막
3 : 접합 영역 4 : 절연막
5 : Ti막 6 : TiNO막
7 : TiAl막 8 : 알루미늄 합금
9 : 콘택홀
Claims (4)
- 소정의 구조가 형성된 실리콘 기판 상부에 절연막을 형성하는 단계와,상기 절연막의 소정 영역을 식각하여 상기 실리콘 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와,상기 콘택홀을 포함한 전체 구조 상부에 Ti막을 증착하는 단계와,상기 Ti막 상부에 TiNO막을 증착하는 단계와,상기 TiNO막 상부에 TiAlx막을 증착하는 단계와,상기 TiAlx막 상부에 알루미늄 합금을 증착하는 단계로 이루어진 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서, 상기 TiNO막은 Ar 가스, N2가스 및 O2가스를 이용하여 100℃의 온도에서 증착하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서, 상기 TiAlx막은 Ar 가스를 이용하여 3000Å 미만의 두께로 증착하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서, 상기 Ti막, TiNO막, TiAlx막 및 알루미늄 합금은 스퍼터링 시스템에서 인-시투 방식으로 증착하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041447A KR100342824B1 (ko) | 1995-11-15 | 1995-11-15 | 반도체소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041447A KR100342824B1 (ko) | 1995-11-15 | 1995-11-15 | 반도체소자제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100342824B1 true KR100342824B1 (ko) | 2002-11-02 |
Family
ID=37488329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950041447A KR100342824B1 (ko) | 1995-11-15 | 1995-11-15 | 반도체소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100342824B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135250A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | 半導体装置の製造方法 |
-
1995
- 1995-11-15 KR KR1019950041447A patent/KR100342824B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135250A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255516B1 (ko) | 반도체 장치의 금속배선 및 그 형성방법 | |
| US6162649A (en) | Method of manufacturing ferroelectric memory device | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JPH0563011B2 (ko) | ||
| KR100342824B1 (ko) | 반도체소자제조방법 | |
| KR0154355B1 (ko) | 반도체 장치 제조방법 | |
| KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| KR100274748B1 (ko) | 반도체소자의 장벽 금속막 형성방법 | |
| KR100310468B1 (ko) | 반도체 소자의 장벽금속막 형성방법 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| KR19980015266A (ko) | 콜리메이터를 이용한 반도체장치의 콘택 형성방법 | |
| KR100411306B1 (ko) | 수소확산방지막을 구비하는 반도체소자의 제조 방법 | |
| KR100312030B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100414306B1 (ko) | 반도체장치의금속콘택방법 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| KR970007175B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| KR960008567B1 (ko) | 실리사이드막 형성방법 | |
| KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH1187508A (ja) | 半導体素子の金属配線形成方法 | |
| KR100250747B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100406676B1 (ko) | 반도체소자의베리어금속층형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |