KR100411306B1 - 수소확산방지막을 구비하는 반도체소자의 제조 방법 - Google Patents

수소확산방지막을 구비하는 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100411306B1
KR100411306B1 KR10-2001-0038768A KR20010038768A KR100411306B1 KR 100411306 B1 KR100411306 B1 KR 100411306B1 KR 20010038768 A KR20010038768 A KR 20010038768A KR 100411306 B1 KR100411306 B1 KR 100411306B1
Authority
KR
South Korea
Prior art keywords
zirconium
capacitor
aluminum oxide
depositing
insulating film
Prior art date
Application number
KR10-2001-0038768A
Other languages
English (en)
Other versions
KR20030002033A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038768A priority Critical patent/KR100411306B1/ko
Publication of KR20030002033A publication Critical patent/KR20030002033A/ko
Application granted granted Critical
Publication of KR100411306B1 publication Critical patent/KR100411306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 수소 확산에 따른 캐패시터의 유전특성 저하를 방지하는데 적합한 수소확산방지막을 구비한 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 메모리 소자의 제조 방법은 트랜지스터가 형성된 반도체기판 상에 상기 트랜지스터와 캐패시터를 절연시키기 위한 제 1 층간절연막을 증착하는 단계, 상기 제 1 층간절연막 상에 캐패시터를 형성하는 단계, 상기 캐패시터 상에 알루미늄이 함유된 제 1 지르코늄산화물을 증착하는 단계, 상기 제 1 지르코늄산화물 상에 제 2 층간절연막을 형성하는 단계, 상기 제 2 층간절연막과 상기 제1지르코늄산화물을 관통하여 상기 트랜지스터와 캐패시터를 접속시키는 금속배선을 형성하는 단계, 상기 금속배선 상에 알루미늄이 함유된 제 2 지르코늄산화물을 증착하는 단계, 및 상기 제 2 지르코늄산화물 상에 보호막을 증착하는 단계를 포함한다.

Description

수소확산방지막을 구비하는 반도체소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE WITH HYDROGEN BARRIER}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 수소확산방지막의 형성 방법에 관한 것이다.
일반적으로 DRAM/FeRAM 등의 메모리소자 제조시 절연막 형성 공정은 트랜지스터와 캐패시터, 또는 캐패시터와 금속배선을 절연시키기 위한 층간절연막(Inter Layer Dielectric; ILD) 공정, 금속배선간 절연을 위한 금속배선간 절연막(Inter Metal Dielectric; IMD) 공정, 소자 보호막(Passivation) 공정으로 구분된다.
그러나, 이러한 절연막 형성 공정들을 수행하는 동안, 특히 캐패시터를 형성한 후 이루어지는 절연막 형성 공정에서는 수소를 포함한 원료가스와 플라즈마를 이용하기 때문에, 캐패시터의 유전막을 열화시킬 수 있는 불순물, 특히 수분 및 수소가 유발될 수 있으며, 유발된 수분과 수소는 공정이 진행되는 동안 직접적으로 캐패시터의 유전막으로 침투하기도 하고, 층간절연막(ILD), 금속간절연막(IMD) 또는 보호막(Passivation)내에 흡수되어 캐패시터의 유전막으로 간접적으로 침투하기도 한다. 그 결과, 캐패시터 유전막으로 사용된 강유전체, 고유전체의 유전 특성을 감소시키게 된다.
결국, 캐패시터의 유전 특성 저하를 방지하기 위해서 수소의 캐패시터로의 침입을 방지하는 것이 중요하며, 이를 위해 수소나 수분을 발생치 않는 층간절연막이나 금속간 절연막 공정을 개발해야 하지만, 기술적인 어려움과 경제적인 문제점이 있다.
이러한 문제점을 해결하기 위해 캐패시터에 접속되는 금속배선형성전에 수소확산방지막을 개재시키는 방법이 제안되었는데, 주로 알루미나(Al2O3) 및 티타늄산화막(TiO2)을 사용하였다.
그러나, 이들 알루미나 및 티타늄산화막은 밀도가 낮아 수소의 확산을 완전히 차단하는데는 한계가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 수소의 확산에 따른 캐패시터의 유전특성 저하를 방지하는데 적합한 수소확산방지막을 구비한 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 물리기상증착 챔버를 도시한 도면,
도 2는 본 발명의 일실시예에 따른 지르코늄-알루미늄 산화물을 수소확산방지막으로 구비하는 캐패시터를 도시한 도면,
도 3은 본 발명의 다른 실시예에 따른 지르코늄-알루미늄 산화물을 수소확산방지막으로 구비하는 강유전체 메모리소자를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 26 : 제 1 층간절연막
27/28/29 : 하부전극/강유전체막/상부전극
30 : 제 1 지르코늄-알루미늄 산화물
31 : 제 2 층간절연막 32 : 제 1 금속배선
33 : 제 2 지르코늄-알루미늄 산화물
34 : 금속간절연막 35 : 제 2 금속배선
36 : 제 3 지르코늄-알루미늄 산화물 37 : 보호막
상기의 목적을 달성하기 위한 본 발명의 메모리 소자의 제조 방법은 트랜지스터가 형성된 반도체기판 상에 상기 트랜지스터와 캐패시터를 절연시키기 위한 제 1 층간절연막을 증착하는 단계, 상기 제 1 층간절연막 상에 캐패시터를 형성하는 단계, 상기 캐패시터 상에 알루미늄이 함유된 제 1 지르코늄산화물을 증착하는 단계, 상기 제 1 지르코늄산화물 상에 제 2 층간절연막을 형성하는 단계, 상기 제 2 층간절연막과 상기 제1지르코늄산화물을 관통하여 상기 트랜지스터와 캐패시터를 접속시키는 금속배선을 형성하는 단계, 상기 금속배선 상에 알루미늄이 함유된 제 2 지르코늄산화물을 증착하는 단계, 및 상기 제 2 지르코늄산화물 상에 보호막을 증착하는 단계를 포함하는 것을 특징으로 하며, 상기 제1,2 지르코늄산화물은 물리기상증착법에 의한 ZrAlOx이되, 상기 ZrAlOx내 Zr의 조성비는 50at%∼90at%, Al의 조성비는 10at%∼50at%, O의 조성비는 1at%∼80at%인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 캐패시터로의 수소 확산을 방지하기 위한 수소확산방지막으로서 지르코늄산화물(ZrAlOx; 이하 '지르코늄-알루미늄 산화물'이라 약칭함)을 물리기상증착법(Physical Vapor Deposition; PVD)으로 증착하기 위한 방법을 제공한다.
도 1은 본 발명의 실시예에 따른 지르코늄-알루미늄 산화물(ZrAlOx) 확산방지막을 증착하기 위한 물리기상증착(PVD) 챔버를 도시한 도면이다.
도 1을 참조하면, 물리적기상증착 챔버는 반응성 증착 챔버(100)로서, 반응성 증착챔버(100)내에 기판지지대(102)에 의해 지지된 지르코늄-알루미늄 산화물이 증착될 웨이퍼(101), 웨이퍼(101)에 대향하는 위치에 각각 타겟지지대(103)에 의해지지된 지르코늄타겟(104)과 알루미늄타겟(105), 반응성 증착 챔버(100)내에 스퍼터가스인 아르곤가스를 공급하기 위한 아르곤가스공급관(106), 반응성 증착 챔버(100)내에 반응가스인 산소가스를 공급하기 위한 산소가스공급관(107)으로 이루어진다.
여기서, 아르곤가스공급관(106)을 통해 아르곤과 같은 비활성가스가 공급되고, 산소가스공급관(107)을 통해 산소가스가 공급되며, 이들 아르곤가스 및 산소가스는 밸브를 통해 그 공급량 및 공급시간이 조절된다.
또한, 웨이퍼(101)의 표면이 지르코늄타겟(104)과 알루미늄타겟(105)에 평행하게 일정한 간격을 유지하도록 웨이퍼(101)는 기판지지대(102)에 장착된다.
상술한 도 1에서 이루어지는 지르코늄산화물의 증착은, 먼저 고전압이 걸린 진공상태에서 반응성 증착챔버(100)내의 각 타겟(104,105)과 웨이퍼(101) 사이에 아르곤가스와 산소 가스의 혼합 가스를 공급한 다음, 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하고, 플라즈마를 구성하는 Ar+ 이온들을 각 타겟(104, 105)으로 전기장에 의해 가속시켜 각 타겟(104, 105)의 표면과 충돌시킨다.
이러한 충돌에 의한 운동량의 교환에 의하여 각 타겟(104,105)의 표면 원자나 분자가 튀어나오고, 튀어나온 원자나 분자들(Ta+, W+)은 반응가스인 산소(O) 가스와 화학반응하여 웨이퍼(101)상에 지르코늄-알루미늄 산화물(ZrAlOx)(108)을 증착시킨다.
도 2는 본 발명의 일실시예에 따른 지르코늄-알루미늄 산화물을 수소확산방지막으로 구비한 캐패시터를 도시한 도면이다.
도 2를 참조하면, 트랜지스터 제조 공정이 완료된 반도체기판(11)상에 층간절연막(12)을 증착한 후, 층간절연막(12)상에 하부전극(13), 유전막(14), 상부전극(15)으로 이루어지는 캐패시터를 형성한다.
계속해서, 캐패시터가 형성된 반도체기판(11)을 반응성 증착챔버내에 로딩시킨 후, 아르곤 가스와 산소가스를 유입시켜 아르곤 플라즈마를 형성시킨다. 계속해서, 아르곤 플라즈마내 이온화된 아르곤이온을 전기장에 의해 지르코늄 타겟과 알루미늄 타겟에 충돌시키고, 충돌에 의해 각 타겟으로부터 떨어져 나온 지르코늄 이온과 알루미늄 이온을 산소가스와 화학반응시켜 반도체기판(11)의 전면에 지르코늄-알루미늄 산화물(16)을 증착시킨다.
상술한 지르코늄-알루미늄 산화물(16)의 증착은 100℃∼900℃의 온도범위에서 이루어지고, 증착되는 지르코늄-알루미늄 산화물(16)은 200Å∼1000Å의 두께를 가지며, 지르코늄-알루미늄 산화물(16)내 지르코늄(Zr)의 조성비는 50∼90at%, 알루미늄(Al)의 조성비는 10∼50at%, 산소(O)의 조성비는 1∼80at%를 유지한다.
다음으로, 지르코늄-알루미늄 산화물(16)을 증착한 후, 지르코늄-알루미늄 산화물(16)을 조밀화키고 지르코늄-알루미늄 산화물(16)의 표면에 산소를 충진시키는 개질화 공정을 진행한다.
지르코늄-알루미늄 산화물(16)의 조밀화 및 산소충진 방법은 증착챔버내에서 이루어지거나, 또는 별도의 열처리챔버내에서 이루어진다.
먼저 열처리챔버내에서 이루어지는 지르코늄-알루미늄 산화물(16)의 조밀화및 산소 충진 방법은 지르코늄-알루미늄 산화물(16)을 증착한 후, 열처리 챔버내로 이송시켜 급속열처리(Rapid Thermal Process; RTP)하는데, 급속열처리는 산소(O2) 분위기, 아르곤과 산소의 혼합분위기(Ar+O2), 또는 질소와 산소의 혼합분위기(N2+O2)에서 이루어지되 100℃∼650℃의 온도에서 1분∼5분동안 진행된다. 이 때, 각각 산소, 아르곤 및 질소의 유량을 변화시키면서 열처리한다.
다음으로, 증착챔버내에서 이루어지는 지르코늄-알루미늄 산화물(16)의 조밀화 및 산소충진 방법을 설명한다.
제 1 예로서, 지르코늄-알루미늄 산화물(16) 증착시에 반응성 증착챔버내에 산소를 유입한 후 이온화시키고, 하부층(21)측의 전기장에 의해 이온화된 산소를 증착되는 지르코늄-알루미늄 산화물(16)측으로 가속시키므로써 막질을 조밀화시킴과 동시에 막내에 산소를 충진시킨다.
제 2 예로서, 증착 챔버내에 아르곤을 유입한 후 이온화시키고, 이온화된 아르곤을 증착되는 지르코늄-알루미늄 산화물(16)과 충돌시키므로써 지르코늄-알루미늄 산화물(16)의 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 지르코늄-알루미늄 산화물(16)상에 균일한 산화막(17)을 형성시킨다.
제 3 예로서, 증착 챔버내에 질소를 이온화시키고, 이온화된 질소를 증착되는 지르코늄-알루미늄 산화물(16)과 충돌시키므로써 지르코늄-알루미늄 산화물(16)의 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 지르코늄-알루미늄 산화물(16)상에 균일한 산화막(17)을 형성시킨다.
제 4 예로서, 증착챔버내에 질소와 산소를 동시에 유입시킨 후 이온화시키고, 이온화된 질소를 증착되는 지르코늄-알루미늄 산화물(16)과 충돌시키므로써 지르코늄-알루미늄 산화물(16)의 막질을 조밀하게 만들어준 후, 이온화된 산소를 이용하여 지르코늄-알루미늄 산화물(16)상에 균일한 산화막(17)을 형성시킨다.
제 5 예로서, 증착 챔버내에서 NH4로 열처리하여 지르코늄-알루미늄 산화물(16)을 조밀화시킨 후 추가로 유입된 산소를 이온화시킨 후, 이온화된 산소를 이용하여 지르코늄-알루미늄 산화물(16)상에 균일한 산화막(17)을 형성시킨다.
제 6 예로서, 증착 챔버내에서 NH4플라즈마, 또는 NH4플라즈마 및 산소플라즈마를 동시에 처리하여 지르코늄-알루미늄 산화물(16)을 조밀화시킨 후, 지르코늄-알루미늄 산화물(16)상에 균일한 산화막(17)을 형성시킨다.
제 7 예로서, 증착챔버내에서 UV 오존으로 열처리하여 지르코늄-알루미늄 산화물(16)을 조밀화시킴과 동시에 지르코늄-알루미늄 산화물(16)상에 균일한 산화막(17)을 형성시킨다.
상술한 제1예 내지 제7예를 조합하여 지르코늄-알루미늄 산화물(16)을 조밀화 및 산소충진시킬 수 있으며, 제 1 예 내지 제 7 예는 모두 100℃∼650℃의 온도에서 1분∼5분동안 이루어진다.
도 3은 본 발명의 다른 실시예에 따른 지르코늄-알루미늄 산화물을 수소확산방지막으로 구비한 강유전체 메모리 소자를 도시한 도면이다.
도 3을 참조하면, 반도체기판(21)에 소자간 격리를 위한 필드산화막(22)을형성한 후, 반도체기판(21)상에 게이트산화막(23), 게이트전극(24) 및 소스/드레인(25)을 포함하는 통상의 트랜지스터 제조 공정을 실시한다.
트랜지스터 제조 공정이 완료된 후, 게이트전극(24)을 포함한 반도체기판(21)상에 제 1 층간절연막(ILD-1)(26)을 증착 및 평탄화한 다음, 평탄화된 제 1 층간절연막(26)상에 하부전극(27), 강유전체막(28), 상부전극(29)의 순서로 적층된 캐패시터를 형성하고, 캐패시터를 포함한 전면에 제 1 지르코늄-알루미늄 산화물(30)을 증착한 후, 후속 배선용 콘택이 형성될 부분을 제외한 캐패시터의 전영역을 둘러싸는 형태를 가지도록 제 1 지르코늄-알루미늄 산화물(30)을 식각한다.
다음으로, 제 1 지르코늄-알루미늄 산화물(30)을 포함한 전면에 제 2 층간절연막(ILD-2)(31)을 증착한 후, 제 2 층간절연막(31)을 선택적으로 식각하여 캐패시터의 상부전극(29)과 트랜지스터의 소스/드레인(25)의 소정 표면이 노출되는 배선용 콘택홀을 각각 형성한다.
여기서, 제 1 지르코늄-알루미늄 산화물(30)은 제 2 층간절연막(31) 증착시 발생되는 수소의 캐패시터로의 확산을 방지한다.
계속해서, 각 배선용 콘택홀을 통해 캐패시터와 트랜지스터를 접속시키는 제 1 금속배선(32)을 형성한 다음, 전면에 제 2 지르코늄-알루미늄 산화물(33)을 증착한다.
그리고, 제 2 지르코늄-알루미늄 산화물(33)상에 금속간절연막(34)을 증착한 후, 금속간절연막(34)상에 제 2 금속배선(35)을 형성하고, 제 2 금속배선(35)상에제 3 지르코늄-알루미늄 산화물(36)을 증착한다.
계속해서, 제 3 지르코늄-알루미늄 산화물(36)상에 보호막(37)을 증착한다.
여기서, 제 2 지르코늄-알루미늄 산화물(33)은 금속간절연막(34) 증착시 발생된 수소의 제 1 금속배선 및 제 2 층간절연막으로의 확산을 방지하며, 제 3 지르코늄-알루미늄 산화물(36)은 보호막(37) 증착시 발생된 수소의 금속간절연막(34) 및 제 2 금속배선(35)으로의 확산을 방지한다.
도 3에 도시된 강유전체 메모리 소자는 캐패시터형성후, 금속배선형성후, 보호막 형성전에 각각 지르코늄-알루미늄 산화물을 형성하여 각 공정에서 발생된 수소의 확산을 방지하며, 이들 지르코늄-알루미늄 산화물의 증착 및 개질화 공정은 본 발명의 일실시예를 따른다.
상술한 바와 같이, 본 발명에서 적용된 지르코늄-알루미늄 산화물은 이론적인 밀도에 가깝기 때문에 종래 알루미나나 티타늄산화막보다는 수소 확산 차단능력이 우수하다.
또한, 지르코늄-알루미늄 산화물에 알루미늄을 첨가시키므로써 매우 강한 화학결합에 의한 복잡한 망상구조를 얻는다.
결국, 본 발명의 지르코늄-알루미늄 산화물은 밀도가 높고 매우 복잡한 망상구조를 가지므로 캐패시터 후공정에서 발생되는 수소의 확산을 효과적으로 차단한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 캐패시터 형성후 진행되는 후속 공정에서 발생된 수소의 캐패시터로의 확산을 효과적으로 방지하므로 캐패시터의 유전특성을 향상시킬 수 있으며, 이로 인해 메모리소자의 신뢰성을 확보할 수 있는 효과가 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 반도체소자의 제조 방법에 있어서,
    반도체소자의 제조 방법에 있어서,
    트랜지스터가 형성된 반도체기판 상에 상기 트랜지스터와 캐패시터를 절연시키기 위한 제 1 층간절연막을 증착하는 단계;
    상기 제 1 층간절연막 상에 캐패시터를 형성하는 단계;
    상기 캐패시터 상에 알루미늄이 함유된 제 1 지르코늄산화물을 증착하는 단계;
    상기 제 1 지르코늄산화물 상에 제 2 층간절연막을 형성하는 단계;
    상기 제 2 층간절연막과 상기 제1지르코늄산화물을 관통하여 상기 트랜지스터와 캐패시터를 접속시키는 금속배선을 형성하는 단계;
    상기 금속배선 상에 알루미늄이 함유된 제 2 지르코늄산화물을 증착하는 단계; 및
    상기 제 2 지르코늄산화물 상에 보호막을 증착하는 단계
    를 포함하는 메모리소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제1,2 지르코늄산화물은 물리기상증착법에 의한 ZrAlOx이되, 상기 ZrAlOx내 Zr의 조성비는 50at%∼90at%, Al의 조성비는 10at%∼50at%, O의 조성비는 1at%∼80at%인 것을 특징으로 하는 메모리소자의 제조 방법.
KR10-2001-0038768A 2001-06-30 2001-06-30 수소확산방지막을 구비하는 반도체소자의 제조 방법 KR100411306B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038768A KR100411306B1 (ko) 2001-06-30 2001-06-30 수소확산방지막을 구비하는 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038768A KR100411306B1 (ko) 2001-06-30 2001-06-30 수소확산방지막을 구비하는 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030002033A KR20030002033A (ko) 2003-01-08
KR100411306B1 true KR100411306B1 (ko) 2003-12-18

Family

ID=27712678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038768A KR100411306B1 (ko) 2001-06-30 2001-06-30 수소확산방지막을 구비하는 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100411306B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025926B1 (ko) * 2004-02-19 2011-03-30 매그나칩 반도체 유한회사 Ｅｅｐｒｏｍ 셀 제조 방법
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306653A (ja) * 1989-05-22 1990-12-20 Mitsubishi Materials Corp 放熱性のすぐれた半導体装置用基板
JPH08190088A (ja) * 1994-10-04 1996-07-23 Ppg Ind Inc 被覆されたガラス物品、その製造方法および液晶表示装置
KR970054183A (ko) * 1995-12-26 1997-07-31 김광호 에프 램(fram) 셀의 제조방법
JPH09246522A (ja) * 1996-03-06 1997-09-19 Toshiba Corp 半導体装置及びその製造方法
US6072689A (en) * 1997-11-20 2000-06-06 Advanced Technology Materials, Inc. Ferroelectric capacitor and integrated circuit device comprising same
KR20010004362A (ko) * 1999-06-28 2001-01-15 김영환 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
JP2001077111A (ja) * 1999-07-19 2001-03-23 Sharp Corp アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306653A (ja) * 1989-05-22 1990-12-20 Mitsubishi Materials Corp 放熱性のすぐれた半導体装置用基板
JPH08190088A (ja) * 1994-10-04 1996-07-23 Ppg Ind Inc 被覆されたガラス物品、その製造方法および液晶表示装置
KR970054183A (ko) * 1995-12-26 1997-07-31 김광호 에프 램(fram) 셀의 제조방법
JPH09246522A (ja) * 1996-03-06 1997-09-19 Toshiba Corp 半導体装置及びその製造方法
US6072689A (en) * 1997-11-20 2000-06-06 Advanced Technology Materials, Inc. Ferroelectric capacitor and integrated circuit device comprising same
KR20010004362A (ko) * 1999-06-28 2001-01-15 김영환 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
JP2001077111A (ja) * 1999-07-19 2001-03-23 Sharp Corp アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法

Also Published As

Publication number Publication date
KR20030002033A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US6723598B2 (en) Method for manufacturing aluminum oxide films for use in semiconductor devices
JP3909753B2 (ja) 強誘電体トランジスタ構造およびその製造方法
US6589886B2 (en) Method for manufacturing aluminum oxide film for use in a semiconductor device
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
US6162649A (en) Method of manufacturing ferroelectric memory device
US20050191849A1 (en) Hydrogen barrier layer and method for fabricating semiconductor device having the same
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100376266B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6559000B2 (en) Method of manufacturing a capacitor in a semiconductor device
KR100411306B1 (ko) 수소확산방지막을 구비하는 반도체소자의 제조 방법
JP3466174B2 (ja) 半導体装置およびその製造方法
KR100424710B1 (ko) 반도체 소자의 제조방법
US6764899B2 (en) Method for fabricating semiconductor device
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR100331271B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100753120B1 (ko) 구리배선의 삼원계 확산방지막의 형성 방법
KR20030089756A (ko) 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법
KR19980015266A (ko) 콜리메이터를 이용한 반도체장치의 콘택 형성방법
US6632683B2 (en) Method for forming a capacitor of a semiconductor device
KR100655137B1 (ko) 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법
KR20040060334A (ko) 반도체소자의 형성방법
KR20040061262A (ko) 반도체소자의 캐패시터 형성방법
KR20010056465A (ko) 반도체 장치의 베리어층 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee