JP2001077111A - アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法 - Google Patents

アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法

Info

Publication number
JP2001077111A
JP2001077111A JP2000215186A JP2000215186A JP2001077111A JP 2001077111 A JP2001077111 A JP 2001077111A JP 2000215186 A JP2000215186 A JP 2000215186A JP 2000215186 A JP2000215186 A JP 2000215186A JP 2001077111 A JP2001077111 A JP 2001077111A
Authority
JP
Japan
Prior art keywords
film
group
range
metal
trivalent metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000215186A
Other languages
English (en)
Other versions
JP3703373B2 (ja
Inventor
Ma Yan-Jun
マー ヤンジュン
Ono Yoshi
オノ ヨシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2001077111A publication Critical patent/JP2001077111A/ja
Application granted granted Critical
Publication of JP3703373B2 publication Critical patent/JP3703373B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Insulating Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 比較的高いアニーリング温度において、アモ
ルファス状態である高誘電体膜を提供する。 【解決手段】 二酸化ケイ素に対して高誘電率を有する
薄膜は、三価の金属と、ジルコニウム(Zr)およびハ
フニウム(Hf)からなる群から選択される金属と酸素
とを含み、それによってアモルファス高誘電体膜が形成
される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に集積回路
(IC)製造工程、より詳しくは高誘電率ゲート絶縁
膜、およびこのような膜の堆積方法に関する。
【0002】
【従来の技術】現在のSi VLSI技術は、MOSデ
バイスにおいて、SiO2をゲート誘電体として使用し
ている。デバイスの寸法は減少し続けるので、SiO2
層の厚さも減少させ、ゲートとチャネル領域との間で同
じ容量を維持しなければならない。将来的には、2ナノ
メータ(nm)より少ない厚さが期待されている。しか
しながら、そのような薄いSiO2層を通り抜ける高ト
ンネル電流の発生により、代わりの材料を考慮すること
が必要とされる。高誘電率を有する材料は、ゲート誘電
体層をより厚くすることを可能にし、従ってトンネル電
流問題を軽減する。それらいわゆる高誘電体膜は、本明
細書中で二酸化ケイ素に対して高誘電率を有するものと
して定義されている。典型的には二酸化ケイ素は約4の
誘電率を有し、一方高誘電体膜は約10より大きな誘電
率を有している。現在の高誘電体の候補材料は酸化チタ
ン(TiO2)、酸化ジルコニウム(ZrO2)、酸化タ
ンタル(Ta25)、およびチタン酸バリウムストロン
チウム((Ba、Sr)TiO3)を含む。
【0003】
【発明が解決しようとする課題】上述の高誘電体の1つ
の共通の課題は、それら高誘電体が通常の生成条件のも
とで結晶構造の開発が行なわれていることである。その
結果、膜の表面は粗い。表面の粗さは、誘電体膜に隣接
しているチャネル領域における不均一な電界を引き起こ
す。このような膜は、MOSFETデバイスのゲート誘
電体としては適さない。
【0004】高いダイレクトトンネル電流のため、1.
5nmより薄いSiO2膜はCMOSデバイスのゲート
誘電体として使用できない。現在SiO2を置き換える
ための熱心な試みにおいて、TiO2およびTi25
最大の注目を引いている。しかし、堆積後の高温でのア
ニーリング、およびSiO2層界面の形成により、1.
5nmより薄い厚さに相当するSiO2の厚さ(EO
T)を達成させることを非常に困難にする。
【0005】MOSトランジスタにおいて、ゲート電極
とその下にあるチャネル領域との間の絶縁バリアとして
高誘電体膜を使用し得る場合、有利である。
【0006】減少した表面の粗さ、減少した結晶性、お
よび減少した電気的な漏れを有する高誘電体膜を形成で
き得れば、有利である。それら非晶質高誘電率材料を集
積回路のゲート誘電体および記憶キャパシタに使用する
ことができ得れば、有利である。
【0007】改良した高誘電体材料が、単にドーピング
すること、または別のさらなる元素を既存の高誘電体材
料に加えることにより形成され得る場合、有利である。
【0008】
【課題を解決するための手段】したがって、高誘電率
(10〜25)を有する薄膜を提供する。薄膜は、アル
ミニウム(Al)、スカンジウム(Sc)、あるいはラ
ンタン(La)のような三価の金属を含み、ジルコニウ
ム(Zr)およびハフニウム(Hf)からなる群から選
択される金属を含み、さらに酸素を含む。
【0009】一般的には、膜中の三価の金属の割合は約
50%を超えず、Alの割合は好適には約25%であ
る。
【0010】MOSFETトランジスタもまた同様に提
供される。トランジスタはゲート電極、上記ゲート電極
の下にある上部表面を有するチャネル領域、およびゲー
ト電極とチャネル領域の上部表面との間に挿入されるゲ
ート誘電体膜から成る。誘電体膜の含有量は上述した通
りである。典型的にはゲート誘電体膜は約20Å〜20
0Åの範囲の厚さを有する。
【0011】本発明のいくつかの局面はチャネル領域と
ゲート誘電体膜との間に約2Å〜5Åの範囲の厚さの界
面バリアを有するトランジスタをさらに含む。界面材料
は、シリコン窒化膜(silicon nitrid
e)およびシリコン酸窒化膜(silicon oxy
nitride)からなる群から選択され、それによっ
てチャネル領域上面をより平滑にし、MOSFETの電
子移動度の低下を防止する。
【0012】表面を有する集積回路(IC)製造におい
て、IC表面上に、Alをドープした金属酸化膜(me
tal oxide film)を形成するためスパッ
タリング法もまた提供されている。スパッタリング法
は、 a)酸素を含む雰囲気を確立するステップと、 b)ICシリコン表面上に、ZrおよびHfからなる群
から選択された金属と三価の金属とを含む、少なくとも
1つのターゲット金属をスパッタリングするステップ
と、 c)ステップa)およびb)に応じて、Alをドープし
た金属酸化膜を形成するステップと、 d)約400℃〜約800℃の範囲の温度でアニーリン
グするステップを含み、それによって高誘電率および優
れた絶縁特性を有する薄膜が形成される。
【0013】本発明のステップa)のある局面は、Zr
およびHfからなる群から選択された金属の第1のター
ゲット、および三価の金属を含む第2のターゲットを含
む別個のターゲットを用いて同時スパッタリングするこ
とを含む。
【0014】あるいは、Alをドープした金属酸化膜の
堆積は化学蒸着(CVD)法により提供され、 a)ZrおよびHfからなる群から選択された金属と三
価の金属とを含む、少なくとも1つの前駆物質を用意す
るステップと、 b)前駆物質を気化するステップと、 c)酸素を含む雰囲気を確立するステップと、 d)IC表面上で前駆物質を分解し、化学蒸着法(CV
D)によりZrおよびHfからなる群から選択される金
属、三価の金属、および酸素を含む合金膜を堆積させる
ステップと、 e)約400℃〜約800℃の範囲の温度でアニーリン
グし、それによって高誘電率および優れたバリア特性を
有する薄膜を形成するステップを含む。
【0015】別の代替において、Alをドープした金属
酸化膜の堆積は蒸着法により提供され得、 a)真空(ガスフリー)雰囲気を確立するステップと、 b)ZrおよびHfからなる群から選択される金属と三
価の金属とを含む、少なくとも1つのるつぼを用意する
ステップと、 c)ステップb)で調整された金属を蒸発させるため、
少なくとも1つのるつぼを、約1000℃〜約2000
℃の範囲の温度まで加熱するステップと、 d)ステップa)〜c)の終了に応じて、ZrおよびH
fからなる群から選択された金属と三価の金属とを含む
合金膜堆積するステップと、 e)酸素を用いて合金膜を形成するため、約400℃〜
約800℃の範囲の温度において、酸素を含む雰囲気中
でアニーリングするステップと、それによって高誘電率
および優れたバリア特性を有する薄膜が形成される。
【0016】本発明の二酸化ケイ素に対して高誘電率を
有する薄膜は、三価の金属と、ジルコニウム(Zr)お
よびハフニウム(Hf)からなる群から選択される金属
と、酸素とを含み、それによってアモルファス高誘電体
膜が形成される。
【0017】前記三価の金属は、アルミニウム(A
l)、スカンジウム(Sc)、およびランタン(La)
からなる群から選択されてもよい。
【0018】前記薄膜は、約20Å〜約200Åの範囲
の厚さを有してもよい。
【0019】前記薄膜は、約10〜約25の範囲の誘電
率を有してもよい。
【0020】前記薄膜中のAlの割合は、約50%を超
えなくてもよい。
【0021】前記膜中のAlの割合は、約25%であっ
てもよい。
【0022】本発明のMOSFETトランジスタは、ゲ
ート電極と、該ゲート電極の下にある上面を有するチャ
ネル領域と、該ゲート電極と該チャネル領域の上面との
間に挿入されるゲート誘電体であって、該ゲート誘電体
は二酸化ケイ素に対して高誘電率を有し、ジルコニウム
(Zr)およびハフニウム(Hf)からなる群から選択
される金属と酸素とを含むゲート誘電体と、を含む。
【0023】前記ゲート誘電体膜は、アルミニウム(A
l)、スカンジウム(Sc)、およびランタン(La)
からなる群から選択される三価の金属を含んでもよい。
【0024】前記膜中のAlの割合は、約0%〜約50
%の範囲であってもよい。
【0025】前記膜中のAlの割合は、約25%であっ
てもよい。
【0026】前記ゲート誘電体膜は、約20Å〜約20
0Åの範囲の厚さを有してもよい。
【0027】前記ゲート誘電体膜は、約10〜約25の
範囲の誘電率を有してもよい。
【0028】約2Å〜約5Åの範囲の厚さを有し、前記
チャネル領域と前記ゲート誘電体膜との間に挿入される
界面バリアであって、該界面バリアが、シリコン窒化膜
およびシリコン酸窒化膜からなる群から選択される材料
を含む該界面バリアをさらに含み、それによって前記チ
ャネル領域上面をより平滑にし、前記MOSFETの電
子移動度を増加させてもよい。
【0029】本発明の表面を有する集積回路(IC)製
造においてIC表面上に、Alをドープした金属酸化膜
を形成する方法は、a)酸素を含む雰囲気を確立するス
テップと、b)ICシリコン表面上に、ZrおよびHf
からなる群から選択される金属と三価の金属とを含む、
少なくとも1つのターゲット金属をスパッタリングする
ステップと、c)該ステップa)およびb)に応じてA
lをドープした金属酸化膜を形成するステップと、d)
約400℃〜約800℃の範囲の温度でアニーリング
し、それによって高誘電率および優れたバリア特性を有
する薄膜が形成されるステップと、を包含する。
【0030】シリコンIC表面が提供され、前記ステッ
プc)に先行してb1)約室温〜約400℃の範囲の温
度でシリコンICの表面を確立するステップをさらに包
含してもよい。
【0031】前記ステップa)は、アルゴン(Ar)含
む雰囲気を含み、Arに対するO2の比率は約5%〜約
25%の範囲であり、約1ミリトール(mT)〜約10
ミリトール(mT)の範囲の圧力であってもよい。
【0032】前記ステップd)は、Ar、N2、N2とH
2とにより形成する気体、O2、H2O、N2O、NO、気
体なし、および酸素プラズマからなる群から選択される
要素を含む雰囲気を確立するステップを含んでもよい。
【0033】前記ステップb)は、アルミニウム(A
l)、スカンジウム(Sc)、ランタン(La)からな
る群から選択される三価の金属を含んでもよい。
【0034】前記ステップb)は、ZrおよびHfから
なる群から選択される金属の第1のターゲット、および
三価の金属を含む第2のターゲットを含む、別個のター
ゲットを用いて同時スパッタリングするステップを含ん
でもよい。
【0035】表面を有する集積回路(IC)製造におい
て、本発明のAlをドープした金属酸化膜を形成する方
法は、a)ZrおよびHfからなる群から選択される金
属と三価の金属とを含む、少なくとも1つの前駆物質を
調整するステップと、b)該少なくとも1つの前駆物質
を気化するステップと、c)酸素を含む雰囲気を確立す
るステップと、d)IC表面上に堆積した該前駆物質を
分解し、化学蒸着法(CVD)によってZrおよびHf
からなる群から選択される金属、三価の金属、および酸
素を含む合金膜を堆積するステップと、e)約400℃
〜約800℃の範囲の温度でアニーリングし、それによ
って高誘電率および優れたバリア特性を有する薄膜が形
成されるステップと、を包含する。
【0036】シリコンIC表面が提供され、前記ステッ
プd)に先行し、c1)約300℃〜約500℃の範囲
の温度でシリコンICの表面を確立するステップをさら
に含んでもよい。
【0037】前記ステップc)は、アルゴン(Ar)含
む雰囲気を含み、Arに対するO2の比率は約5%〜約
25%の範囲であり、約1トール(T)〜約10トール
(T)の範囲の圧力であってもよい。
【0038】前記ステップe)は、Ar、N2、N2とH
2とにより形成する気体、O2、H2O、N2O、NO、気
体なし、および酸素プラズマからなる群から選択される
要素を含む雰囲気を確立するステップを含んでもよい。
【0039】前記ステップa)は、アルミニウム(A
l)、スカンジウム(Sc)、ランタン(La)からな
る群から選択される三価の金属を含んでもよい。
【0040】前記ステップa)は、ZrおよびHfから
なる群から選択される金属を含む第1の前駆物質を含
み、該ステップa)は、三価の金属を含む第2の前駆物
質を含んでもよい。
【0041】シリコン表面を有する集積回路(IC)製
造において、本発明のAlをドープした金属酸化膜を形
成する方法は、a)ZrおよびHfからなる群から選択
される金属と三価の金属とを含む、少なくとも1つのる
つぼを用意するステップと、b)真空雰囲気を確立する
ステップと、c)該少なくとも1つのるつぼを、約10
00℃〜約2000℃の範囲のるつぼの温度まで加熱し
て、該ステップa)で調整された該金属を蒸発させるス
テップと、d)該ステップa)〜c)に応じて、Zrお
よびHfからなる群から選択される金属と三価の金属と
を含む合金膜を堆積するステップと、e)約400℃〜
約800℃の範囲の温度において、酸素を含む雰囲気中
でアニーリングし、ZrおよびHfからなる群から選択
される金属、三価の金属、および酸素を含む合金膜を形
成し、それによって高誘電率および優れたバリア特性を
有する薄膜が形成されるステップとを包含する。
【0042】前記ステップa)は、ZrおよびHfから
なる群から選択される金属の第1のるつぼと三価の金属
の第2のるつぼとを含み、前記ステップc)は、該第1
のるつぼを約1000℃〜約2000℃の範囲の温度ま
で加熱するステップと、該第2のるつぼを約1000℃
〜約2000℃の範囲の温度まで加熱するステップとを
含んでもよい。
【0043】前記ステップe)は、Ar、N2、N2とH
2とにより形成する気体、O2、H2O、N2O、NO、気
体なし、および酸素プラズマからなる群から選択される
要素を含む雰囲気を確立するステップを含んでもよい。
【0044】前記ステップe)は、以下のサブステップ
を含み、該サブステップが、e1)約400℃〜約80
0℃の範囲の温度において、酸素を含む雰囲気でアニー
リングするステップと、e2)約400℃〜約800℃
の範囲の温度において、Ar、N2、N2とH2とにより
形成する気体、O2、H2O、N2O、NO、気体なし、
および酸素プラズマからなる群から選択される要素を含
む雰囲気でアニーリングするステップと、を含んでもよ
い。
【0045】前記ステップa)は、アルミニウム(A
l)、スカンジウム(Sc)、ランタン(La)からな
る群から選択される三価の金属を含んでもよい。
【0046】
【発明の実施の形態】本発明は、Alをドープした酸化
ジルコニウムの研究である。Alのドーピングにより漏
れ電流を減少し、ゲート誘電体の結晶化温度を上昇させ
る。0.1A/cm2より小さな漏れ電流を有し、約2
8フェムトファラッド(fF)/μm2の最大蓄積容量
が、実効誘電率12〜18を有する3nmのZr−Al
−O膜に関して達成されている。優れた特性を有するZ
r−Al−Oゲート誘電体を使用して、サブミクロンP
MOSFETが製作されている。要するに、Alのよう
な三価の金属でドーピングしたZrO2膜は典型的な
(高温)プロセス条件のもとでアモルファス状態である
ということが発見された。
【0047】本発明は、二酸化ケイ素に対して高誘電率
を持つ薄膜であり、薄膜は三価の金属、ジルコニウム
(Zr)およびハフニウム(Hf)からなる群から選択
される金属と酸素とを含む。高誘電体膜は、結晶化に対
して抵抗性があり、アモルファス状態であり、それによ
り平滑な表面を形成する。三価の金属は、アルミニウム
(Al)、スカンジウム(Sc)、ランタン(La)か
らなる群から選択される三価の金属を含む。
【0048】有用な応用において、薄膜は典型的には約
20Å〜約200Åの範囲の厚さを有し、約10〜約2
5の範囲の誘電率を有する。
【0049】膜中のAl、またはその他の三価の金属の
割合は、概して約50%を超えず、好適には約25%で
ある。
【0050】図1は、本発明のAlをドープした金属酸
化膜のためのスパッタリング堆積法を示したフローチャ
ートである。ステップ10は、1つの表面を有する集積
回路(IC)を提供する。ステップ12は、酸素を含ん
だ雰囲気を確立することである。また典型的にはステッ
プ12は、Arに対するO2の比率が約5%〜25%の
範囲であるアルゴン(Ar)を含む、雰囲気を含む。圧
力は、約1ミリトール(mT)〜約10ミリトール(m
T)の範囲である。ステップ14は、ZrおよびHfか
らなる群から選択される金属を含む、少なくとも1つの
ターゲット金属をICの表面上にスパッタする。またス
テップ14は三価の金属をICの表面上にスパッタす
る。三価の金属は、アルミニウム(Al)、スカンジウ
ム(Sc)、ランタン(La)からなる群から選択され
る。本発明のある局面において、ステップ14は、Zr
およびHfからなる群から選択される金属の第1のター
ゲットと三価の金属を含む第2のターゲットとを含む、
別個のターゲットを用いて同時スパッタリングする。
【0051】ステップ16は、ステップ12および14
に応じて、Alをドープした金属酸化膜を形成する。ス
テップ18は、約400℃〜約800℃の範囲の温度で
アニールする。アニーリング時間は、アニーリング温度
に依存して、約10秒〜約30分の範囲において変化す
る。ステップ18は、Ar、N2、N2とH2とにより形
成する気体、O2、H2O、N2O、NO、気体なし(ガ
スフリー環境)、および酸素プラズマからなる群から選
択される要素を含む雰囲気を確立すること含む。ステッ
プ20は生成物であり、高誘電率および優れた絶縁特性
を有する薄膜が形成される。
【0052】本発明のある局面において、ステップ10
はシリコンIC表面を提供し、さらなるステップがステ
ップ16に先行する。ステップ14a(図示せず)は、
約室温〜約400℃の範囲においてICシリコン表面の
温度を確立する。
【0053】Zr−Al−OおよびHf−Al−O膜
は、上述の同時スパッタリングにより調整された。スパ
ッタリング電力の比率を調節し、酸化ジルコニウム中の
Al濃度を変化させた。
【0054】以下の図は、混合ガスO2:Ar=1:5
ミリトール(mT)、スパッタリング比率Zr=300
ワット(W)/Al=60Wで用意された63ÅのZr
−Al−O膜の容量対電圧(C−V)特性、電流対電圧
(I−V)特性を示した。膜を酸素中において、500
℃で30秒さらにアニールした。
【0055】図2は、ZrO2膜と本発明のAlをドー
プしたZrO2膜を比較したX線回折測定を示す。強い
ピークはZrO2が結晶であることを示し、一方スパッ
タされたZr−Al−O膜は、800℃でのアニーリン
グ後でさえもアモルファス状態のままである。
【0056】Al/TiN上部電極はスパッタリングに
よって堆積され、そして電気的試験のため100μm2
×100μm2のキャパシタを作るためパターン化し
た。図3は、厚さ63Å、Zr−Al−O膜の100マ
イクロメートル(μm)×100μmキャパシタの高周
波CVプロット示す。〜1.5nmの厚さに等価なSi
2がCV特性から得られ、誘電率が〜16であること
を示唆する。
【0057】図4は、上述の本発明の膜の漏れ特性を図
示しているIVプロットである。漏れ電流は、約6×1
-5A/cm2だけであり、等価な膜さのSiO2膜の漏
れ電流に比べはるかに小さい。
【0058】AlをドープしたZrO2膜は、室温で、
酸素およびArの混合気体中において、電力比1:5
で、AlおよびZrターゲットの同時スパッタリングに
より調整された。図5は、約400℃〜約500℃でポ
スト堆積アニーリング後の、漏れ電流特性を示す。この
温度はTiO2のような他の膜が必要とする温度よりも
極めて低く、通常漏れ電流を減少するために750℃以
上のアニールが必要とされる。膜の厚さを偏光解析分光
法によって評価する。
【0059】図6は、本発明の異なる3種類の膜厚の高
周波CV曲線を示している。堆積後アニールは、500
℃である。3nmの膜に関してゲートバイアス−1.5
Vにおいて、26fF/μm2の最大蓄積電気容量が得
られた。より高いゲートバイアスにおいて、ゲート漏れ
電流は、CV曲線の急上昇を引き起こし、正確な電気容
量の計測を妨げる。−2Vのゲートバイアスにおいて、
外挿法により容量は、約28fF/μm2であると見積
もられ得る。この結果は、古典的な誘電体の厚さ(CD
T=SiO2/C)、1.2nmに相当する。約0.3
nmであると見積もられる量子力学的補正を含み、1.
0nmより小さいEOTが得られた。
【0060】図7は膜厚を関数とした膜の実効誘電率の
わずかな依存性を示し、これは最小SiO2界面層が存
在していることを示す。
【0061】図8は、図6の膜のIV曲線を示す。3n
mの膜について、ゲートバイアス−1.5Vで、ゲート
漏れ電流は約0.5A/cm2であり、適当な動作電圧
−1Vでは、ゲート漏れ電流は約0.1A/cm2であ
る。
【0062】図9は、n型基板の漏れ電流がp型基板上
の同様の厚さの膜の漏れ電流に比べ約10倍大きいこと
を示す。また漏れ電流の温度依存性も同様に、非常に大
きい。このことは、伝導メカニズムがおそらくフレンケ
ル−プール型であり、ホール伝導のエネルギー障壁に比
べ電子伝導のエネルギー障壁が非常に小さいことを示唆
する。誘電体膜はスパッタリング技術により作られたの
で、電子トラップの存在は驚くべきことではない。
【0063】図10および図11は、膜中の電荷トラッ
プの存在にもかかわらず、図6の膜の信頼性を示す。図
10において、ストレス電圧を挿入表に記載する。約
1.3Vより低い動作電圧では、誘電体ブレイクダウン
時間依存性(TDDB)の寿命は10年以上あると推定
され得る。図11において、TDDBの外挿はゲート電
圧を関数とした場合の破損までの時間を意味する。動作
電圧が1.3V以下の場合、10年以上平均寿命が得ら
れ得る。
【0064】Zr−Al−Oゲート誘電体を有するPM
OSトランジスタは、ニトリドゲート置換工程を用いて
加工された。この工程において、最終ゲートスタックが
配置される前に、軽くドープしたドレイン(LDD)お
よびソース/ドレイン領域が形成される。Zr−Al−
Oゲート誘電体の厚さは、20fF/μm2以上の蓄積
で測定したCMAXで、約6nmであり得る。
【0065】本発明のキャパシタ膜の研究から集めた同
じ一般的特徴は、ゲート誘電体、記憶キャパシタ、およ
び1トランジスタ(1T)強誘電体メモリーのような他
の応用例に適用され得る。
【0066】図12および図13は、本発明のAlをド
ープした金属酸化膜を使用して作られた完成したMOS
FETトランジスタのステップを示す。図12は、上面
54を備えたチャネル領域52を有するトランジスタ5
0を示す。ゲート誘電体膜56はチャネル領域52の上
にある。
【0067】図13は、ゲート電極58とチャネル領域
の上面54との間に挿入したゲート誘電体膜56を示
す。ゲート誘電体膜56は、二酸化ケイ素に対して高誘
電率を有し、ジルコニウム(Zr)およびハフニウム
(Hf)からなる群から選択される金属と酸素とを含
む。ゲート誘電体膜56は、アルミニウム(Al)、ス
カンジウム(Sc)、およびランタン(La)からなる
群から選択される三価の金属を含む。
【0068】膜56中のAl、またはその他の三価の金
属の割合は、約0%〜50%の範囲である。好ましく
は、膜56中のAlの割合は、約25%である。ゲート
誘電体膜56は、約20Å〜約200Åの範囲の厚さ6
0(図13)を有する。ゲート誘電体膜56は、約10
〜約25の範囲の誘電率を有する。
【0069】本発明のある局面において、トランジスタ
50は、約2Å〜約5Åの範囲の厚さ64を有し、チャ
ネル領域52とゲート誘電体膜56との間に挿入される
界面バリア62をさらに含む。界面バリア62は、シリ
コン窒化膜およびシリコン酸窒化膜からなる群から選択
される材料を含み、それによってチャネル領域上面54
はより平滑になり、MOSFET50の電子移動度を増
加させる。
【0070】バルクCMOSデバイスの応用におけるゲ
ート誘電体の場合、ウエハは任意の最新技術を用いて素
子分離のような従来方法により加工され、p−ウェルお
よびn−ウェルの形成後、チャネル領域を露出する。今
後、酸化バリア超薄膜層が依然として必要とされ得る。
この場合、可能なバリアはシリコン窒化膜およびシリコ
ン酸窒化膜を含む。次に、高誘電体が堆積される。膜を
調整する方法はいくつか存在する。
【0071】A. 不活性雰囲気または酸化雰囲気中
で、ZrおよびAlを同時スパッタリングする、 B. 不活性雰囲気または酸化雰囲気中で、Zr−Al
のような化合物ターゲット同時スパッタリングする、 C. Zr−Al−OおよびHf−Al−Oの化学蒸着
法、または D. 蒸着法。
【0072】堆積後、膜は不活性(例えば、Ar、
2、N2とH2とにより形成する気体)および/または
酸化(O2、H2O、N2O、NO)および気体なし(ガ
スフリー)の雰囲気中で昇温して(400−900℃)
アニールし、高誘電体膜および高誘電体/Si界面の状
態をよくする。しかし、膜が蒸着法により堆積される場
合、合金膜に酸素を含ませるため、通常アニーリング工
程は酸素を含む。
【0073】アニーリング後、ゲートが堆積され、ゲー
トスタックにパターン化される。ゲート材料は金属また
はポリシリコンであり得る。その後、任意の最新式デバ
イス製造工程を使用して、デバイスは従来の方法、また
はニトリド(nitride)、ポリシリコン、または
ポリSiGeダミーゲートを用いたゲート置換方法によ
って完成される。
【0074】図14は、本発明のAlをドープした金属
酸化膜を形成するCVD法におけるステップを示すフロ
ーチャートである。ステップ100は1つの表面を有す
る集積回路(IC)を提供する。ステップ102は、Z
rおよびHfからなる群から選択される金属と三価の金
属とを含む、少なくとも1つの前駆物質を調整する。ス
テップ102は、アルミニウム(Al)、スカンジウム
(Sc)、ランタン(La)からなる群から選択される
三価の金属を含む。本発明のある局面において、ステッ
プ102は、ZrおよびHfからなる群から選択される
金属を含む第1の前駆物質と三価の金属を含む第2の前
駆物質とを含む。ステップ104は、少なくとも1つの
前駆物質を気化する。ステップ106は、酸素を含む雰
囲気を確立する。典型的には、ステップ106は、約5
%〜約25%の範囲にあるArに対するO2の比率を有
するアルゴン(Ar)を含む雰囲気を含み、圧力は約1
T〜約10Tの範囲にある。ステップ108は、IC表
面上で前駆物質を分解し、ZrおよびHfからなる群か
ら選択される金属、三価の金属、および酸素を含む合金
膜を化学蒸着法(CVD)によって堆積させる。
【0075】ステップ110は、約400℃〜約800
℃の範囲の温度でアニールする。ステップ110は、A
r、N2、N2とH2とにより形成する気体、O2、H
2O、N2O、NO、気体なし、および酸素プラズマから
なる群から選択される要素を含む雰囲気を確立すること
含む。ステップ112は、生成物であり、高誘電率およ
び優れた絶縁特性を有する薄膜が形成される。
【0076】本発明のある局面において、ステップ10
0はシリコンIC表面を提供し、さらなるステップがス
テップ108に先行する。ステップ106aは、約30
0℃〜約500℃の範囲の温度でシリコンICの表面を
確立する。
【0077】図15は、Alをドープした金属酸化膜を
形成する蒸着法におけるステップを示すフローチャート
である。ステップ200はシリコン表面を有する集積回
路(IC)を提供する。ステップ202は、Zrおよび
Hfからなる群から選択される金属と三価の金属とを含
む少なくとも1つのるつぼを用意する。ステップ202
は、アルミニウム(Al)、スカンジウム(Sc)、ラ
ンタン(La)からなる群から選択される三価の金属を
含む。ステップ204は、真空(ガスフリー)雰囲気を
確立する。ステップ206は、少なくとも1つのるつぼ
を、約1000℃〜約2000℃の範囲のるつぼの温度
まで加熱し、ステップ202で調整された金属を蒸発さ
せる。ステップ208は、ステップ202〜206に応
じて、ZrおよびHfからなる群から選択される金属と
三価の金属とを含む合金膜を堆積する。ステップ210
は、約400℃〜約800℃の範囲の温度において、酸
素を含む雰囲気中でアニールし、ZrおよびHfからな
る群から選択される金属、三価の金属、および酸素を含
む合金膜を形成する。ステップ210は、Ar、N 2
2とH2とにより形成する気体、O2、H2O、N2O、
NO、気体なし、および酸素プラズマからなる群から選
択される要素を含む雰囲気を確立すること含む。ステッ
プ212は、生成物であり、高誘電率および優れた絶縁
特性を有する薄膜が形成された。
【0078】本発明のある局面において、ステップ20
2は、ZrおよびHfからなる群から選択される金属の
第1のるつぼと三価の金属の第2のるつぼとを含む。そ
の後、ステップ206は、第1のるつぼを約1000℃
〜約2000℃の範囲の温度まで加熱するステップ、お
よび第2のるつぼを約1000℃〜約2000℃の範囲
の温度まで加熱するステップとを含む。Zr/Hfのる
つぼは三価の金属のるつぼの温度と同じ温度である必要
はない。
【0079】本発明のある局面において、ステップ21
0は、サブステップ(図示せず)を含む。ステップ21
0aは、約400℃〜約800℃の範囲の温度におい
て、酸素を含む雰囲気中でアニールする。ステップ21
0bは、約400℃〜約800℃の範囲の温度におい
て、Ar、N2、N2とH2とにより形成する気体、O2
2O、N2O、NO、気体なし、および酸素プラズマか
らなる群から選択される要素を含む雰囲気でアニールす
る。
【0080】比較的高いアニーリング温度でアモルファ
ス状態である高誘電体膜が、開示されている。膜が結晶
構造を形成しないので、隣接する膜の界面の凹凸は少な
い。ゲート誘電体として使用する場合、膜はチャネル領
域にゲート電界を結合させるために必要な容量を供給す
るため十分厚くされ、一方チャネル領域の表面を平滑に
し、それにより高い電子移動度を支援し得る。膜はCV
D、スパッタリング、または蒸着法により形成される。
本発明の他の変形および他の実施形態は、当業者によっ
て容易に思い浮かぶであろう。
【0081】
【発明の効果】比較的高いアニーリング温度においてア
モルファス状態である高誘電体膜を提供する。高誘電体
膜は、Alのような三価の金属をドープした、Zrまた
はHfの金属酸化物である。膜が結晶構造の形成を阻害
するので隣接する膜の界面の凹凸は少ない。ゲート誘電
体として使用する場合、より小さいトランジスタ形状を
サポートするため、膜は薄くされ得、一方チャネル領域
の表面は平滑にされ、それにより高い電子移動度をサポ
ートし得る。また上述の三価の金属をドープした高誘電
体膜は、CVD法、スパッタリング法および蒸着法によ
り提供される。
【図面の簡単な説明】
【図1】図1は、本発明のAlをドープした金属酸化膜
のスパッタリング堆積法を示すフローチャートである。
【図2】図2は、ZrO2膜と本発明におけるAlをド
ープしたZrO2膜を比較するX線回折測定を示す。
【図3】図3は、100マイクロメートル(μm)×1
00μmのキャパシタの膜厚63Å、Zr−Al−O膜
の高周波CVプロットを示す。
【図4】図4は、上記本発明の膜の漏れ特性を示すIV
プロットである。
【図5】図5は、約400℃〜約500℃でポスト堆積
アニーリング後の漏れ電流特性を示す。
【図6】図6は、本発明における3種類の異なる膜厚に
ついての高周波CV曲線を示す。
【図7】図7は、SiO2層最小界面が示す膜厚を関数
とした膜の実効誘電率のわずかな依存性を示し、これは
最小のSiO2界面層が存在することを示す。
【図8】図8は、図6の膜のIV曲線を示す。
【図9】図9は、n型基板上の漏れ電流がp型基板上の
同じ厚さの膜に比べ約10倍大きいことを示す。
【図10】図10は、膜中の電荷トラップの存在にもか
かわらず、図6の膜の信頼度を示す。
【図11】図11は、膜中の電荷トラップの存在にもか
かわらず、図6の膜の信頼度を示す。
【図12】図12は、本発明のAlをドープした金属酸
化膜を使用して作られた完成したトランジスタのステッ
プを示す。
【図13】図13は、本発明のAlをドープした金属酸
化膜を使用して作られた完成したトランジスタのステッ
プを示す。
【図14】図14は、本発明のAlをドープした金属酸
化膜を形成するCVD法のステップを示すフローチャー
トである。
【図15】図15は、Alをドープした金属酸化膜を形
成する蒸着法のステップを示すフローチャートである。
【符号の説明】
50 トランジスタ 52 チャネル領域 54 上面 56 ゲート誘電体膜 58 ゲート電極 60 厚さ 62 界面バリア 64 厚さ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C23C 16/56 C23C 16/56 H01L 29/78 H01L 29/78 301G

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】 二酸化ケイ素に対して高誘電率を有する
    薄膜であって、該薄膜は、 三価の金属と、 ジルコニウム(Zr)およびハフニウム(Hf)からな
    る群から選択される金属と、 酸素とを含み、それによってアモルファス高誘電体膜が
    形成される、薄膜。
  2. 【請求項2】 前記三価の金属は、アルミニウム(A
    l)、スカンジウム(Sc)、およびランタン(La)
    からなる群から選択される、請求項1に記載の薄膜。
  3. 【請求項3】 前記薄膜は、約20Å〜約200Åの範
    囲の厚さを有する、請求項1に記載の薄膜。
  4. 【請求項4】 前記薄膜は、約10〜約25の範囲の誘
    電率を有する、請求項1に記載の薄膜。
  5. 【請求項5】 前記薄膜中のAlの割合は、約50%を
    超えない、請求項1に記載の薄膜。
  6. 【請求項6】 前記膜中のAlの割合は、約25%であ
    る、請求項5に記載の薄膜。
  7. 【請求項7】 MOSFETトランジスタは、 ゲート電極と、 該ゲート電極の下にある上面を有するチャネル領域と、 該ゲート電極と該チャネル領域の上面との間に挿入され
    るゲート誘電体であって、該ゲート誘電体は二酸化ケイ
    素に対して高誘電率を有し、ジルコニウム(Zr)およ
    びハフニウム(Hf)からなる群から選択される金属と
    酸素とを含むゲート誘電体と、を含む、MOSFETト
    ランジスタ。
  8. 【請求項8】 前記ゲート誘電体膜は、アルミニウム
    (Al)、スカンジウム(Sc)、およびランタン(L
    a)からなる群から選択される三価の金属を含む、請求
    項7に記載のトランジスタ。
  9. 【請求項9】 前記膜中のAlの割合は、約0%〜約5
    0%の範囲である、請求項8に記載のトランジスタ。
  10. 【請求項10】 前記膜中のAlの割合は、約25%で
    ある、請求項9に記載のトランジスタ。
  11. 【請求項11】 前記ゲート誘電体膜は、約20Å〜約
    200Åの範囲の厚さを有する、請求項7に記載のトラ
    ンジスタ。
  12. 【請求項12】 前記ゲート誘電体膜は、約10〜約2
    5の範囲の誘電率を有する、請求項7に記載のトランジ
    スタ。
  13. 【請求項13】 約2Å〜約5Åの範囲の厚さを有し、
    前記チャネル領域と前記ゲート誘電体膜との間に挿入さ
    れる界面バリアであって、該界面バリアが、シリコン窒
    化膜およびシリコン酸窒化膜からなる群から選択される
    材料を含む該界面バリアをさらに含み、それによって前
    記チャネル領域上面をより平滑にし、前記MOSFET
    の電子移動度を増加させる、請求項7に記載のトランジ
    スタ。
  14. 【請求項14】 表面を有する集積回路(IC)製造に
    おいてIC表面上に、Alをドープした金属酸化膜を形
    成する方法であって、該方法は、 a)酸素を含む雰囲気を確立するステップと、 b)ICシリコン表面上に、ZrおよびHfからなる群
    から選択される金属と三価の金属とを含む、少なくとも
    1つのターゲット金属をスパッタリングするステップ
    と、 c)該ステップa)およびb)に応じてAlをドープし
    た金属酸化膜を形成するステップと、 d)約400℃〜約800℃の範囲の温度でアニーリン
    グし、それによって高誘電率および優れたバリア特性を
    有する薄膜が形成されるステップと、を包含するAlを
    ドープした金属酸化膜を形成する方法。
  15. 【請求項15】 シリコンIC表面が提供され、前記ス
    テップc)に先行して b1)約室温〜約400℃の範囲の温度でシリコンIC
    の表面を確立するステップをさらに包含する、請求項1
    4に記載の方法。
  16. 【請求項16】 前記ステップa)は、アルゴン(A
    r)含む雰囲気を含み、Arに対するO2の比率は約5
    %〜約25%の範囲であり、約1ミリトール(mT)〜
    約10ミリトール(mT)の範囲の圧力である、請求項
    14に記載の方法。
  17. 【請求項17】 前記ステップd)は、Ar、N2、N2
    とH2とにより形成する気体、O2、H2O、N2O、N
    O、気体なし、および酸素プラズマからなる群から選択
    される要素を含む雰囲気を確立するステップを含む、請
    求項14に記載の方法。
  18. 【請求項18】 前記ステップb)は、アルミニウム
    (Al)、スカンジウム(Sc)、ランタン(La)か
    らなる群から選択される三価の金属を含む、請求項14
    に記載の方法。
  19. 【請求項19】 前記ステップb)は、ZrおよびHf
    からなる群から選択される金属の第1のターゲット、お
    よび三価の金属を含む第2のターゲットを含む、別個の
    ターゲットを用いて同時スパッタリングするステップを
    含む、請求項14に記載の方法。
  20. 【請求項20】 表面を有する集積回路(IC)製造に
    おいて、Alをドープした金属酸化膜を形成する方法
    は、 a)ZrおよびHfからなる群から選択される金属と三
    価の金属とを含む、少なくとも1つの前駆物質を調整す
    るステップと、 b)該少なくとも1つの前駆物質を気化するステップ
    と、 c)酸素を含む雰囲気を確立するステップと、 d)IC表面上に堆積した該前駆物質を分解し、化学蒸
    着法(CVD)によってZrおよびHfからなる群から
    選択される金属、三価の金属、および酸素を含む合金膜
    を堆積するステップと、 e)約400℃〜約800℃の範囲の温度でアニーリン
    グし、それによって高誘電率および優れたバリア特性を
    有する薄膜が形成されるステップと、を包含する、Al
    をドープした金属酸化膜を形成する方法。
  21. 【請求項21】 シリコンIC表面が提供され、前記ス
    テップd)に先行し、 c1)約300℃〜約500℃の範囲の温度でシリコン
    ICの表面を確立するステップをさらに含む、請求項2
    0に記載の方法。
  22. 【請求項22】 前記ステップc)は、アルゴン(A
    r)含む雰囲気を含み、Arに対するO2の比率は約5
    %〜約25%の範囲であり、約1トール(T)〜約10
    トール(T)の範囲の圧力である、請求項20に記載の
    方法。
  23. 【請求項23】 前記ステップe)は、Ar、N2、N2
    とH2とにより形成する気体、O2、H2O、N2O、N
    O、気体なし、および酸素プラズマからなる群から選択
    される要素を含む雰囲気を確立するステップを含む、請
    求項20に記載の方法。
  24. 【請求項24】 前記ステップa)は、アルミニウム
    (Al)、スカンジウム(Sc)、ランタン(La)か
    らなる群から選択される三価の金属を含む、請求項20
    に記載の方法。
  25. 【請求項25】 前記ステップa)は、ZrおよびHf
    からなる群から選択される金属を含む第1の前駆物質を
    含み、該ステップa)は、三価の金属を含む第2の前駆
    物質を含む、請求項20に記載の方法。
  26. 【請求項26】 シリコン表面を有する集積回路(I
    C)製造において、Alをドープした金属酸化膜を形成
    する方法は、 a)ZrおよびHfからなる群から選択される金属と三
    価の金属とを含む、少なくとも1つのるつぼを用意する
    ステップと、 b)真空雰囲気を確立するステップと、 c)該少なくとも1つのるつぼを、約1000℃〜約2
    000℃の範囲のるつぼの温度まで加熱して、該ステッ
    プa)で調整された該金属を蒸発させるステップと、 d)該ステップa)〜c)に応じて、ZrおよびHfか
    らなる群から選択される金属と三価の金属とを含む合金
    膜を堆積するステップと、 e)約400℃〜約800℃の範囲の温度において、酸
    素を含む雰囲気中でアニーリングし、ZrおよびHfか
    らなる群から選択される金属、三価の金属、および酸素
    を含む合金膜を形成し、それによって高誘電率および優
    れたバリア特性を有する薄膜が形成されるステップとを
    包含する、Alをドープした金属酸化膜を形成する方
    法。
  27. 【請求項27】 前記ステップa)は、ZrおよびHf
    からなる群から選択される金属の第1のるつぼと三価の
    金属の第2のるつぼとを含み、前記ステップc)は、該
    第1のるつぼを約1000℃〜約2000℃の範囲の温
    度まで加熱するステップと、該第2のるつぼを約100
    0℃〜約2000℃の範囲の温度まで加熱するステップ
    とを含む、請求項26に記載の方法。
  28. 【請求項28】 前記ステップe)は、Ar、N2、N2
    とH2とにより形成する気体、O2、H2O、N2O、N
    O、気体なし、および酸素プラズマからなる群から選択
    される要素を含む雰囲気を確立するステップを含む、請
    求項26に記載の方法。
  29. 【請求項29】 前記ステップe)は、以下のサブステ
    ップを含み、該サブステップが、 e1)約400℃〜約800℃の範囲の温度において、
    酸素を含む雰囲気でアニーリングするステップと、 e2)約400℃〜約800℃の範囲の温度において、
    Ar、N2、N2とH2とにより形成する気体、O2、H2
    O、N2O、NO、気体なし、および酸素プラズマから
    なる群から選択される要素を含む雰囲気でアニーリング
    するステップと、を含む、請求項28に記載の方法。
  30. 【請求項30】 前記ステップa)は、アルミニウム
    (Al)、スカンジウム(Sc)、ランタン(La)か
    らなる群から選択される三価の金属を含む、請求項26
    に記載の方法。
JP2000215186A 1999-07-19 2000-07-14 Mosfetおよびゲート誘電体の製造方法 Expired - Lifetime JP3703373B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/356.470 1999-07-19
US09/356,470 US6060755A (en) 1999-07-19 1999-07-19 Aluminum-doped zirconium dielectric film transistor structure and deposition method for same

Publications (2)

Publication Number Publication Date
JP2001077111A true JP2001077111A (ja) 2001-03-23
JP3703373B2 JP3703373B2 (ja) 2005-10-05

Family

ID=23401555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000215186A Expired - Lifetime JP3703373B2 (ja) 1999-07-19 2000-07-14 Mosfetおよびゲート誘電体の製造方法

Country Status (4)

Country Link
US (2) US6060755A (ja)
JP (1) JP3703373B2 (ja)
KR (1) KR100342316B1 (ja)
TW (1) TW463385B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367982A (ja) * 2001-05-07 2002-12-20 Samsung Electronics Co Ltd 多成分系薄膜及びその形成方法
KR100411306B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 수소확산방지막을 구비하는 반도체소자의 제조 방법
JP2004214366A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
JPWO2003026019A1 (ja) * 2001-09-12 2005-01-06 日本電気株式会社 半導体装置及びその製造方法
JP2006140514A (ja) * 2005-12-19 2006-06-01 Fujitsu Ltd 半導体装置及びその製造方法
JP2006194875A (ja) * 2005-01-10 2006-07-27 Taiwan Semiconductor Manufacturing Co Ltd Misfetの寿命予測方法
JP2007036179A (ja) * 2005-07-26 2007-02-08 Samsung Electronics Co Ltd 半導体装置及びその製造方法
US7256145B2 (en) 2003-03-13 2007-08-14 Fujitsu Limited Manufacture of semiconductor device having insulation film of high dielectric constant
WO2007091302A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置及びその製造方法
US7265401B2 (en) 2005-01-28 2007-09-04 Fujitsu Limited Semiconductor device having high dielectric constant gate insulating layer and its manufacture method
WO2007110936A1 (ja) * 2006-03-28 2007-10-04 Fujitsu Limited 半導体装置の製造方法
JP2009044195A (ja) * 2002-08-20 2009-02-26 National Institute Of Advanced Industrial & Technology 半導体強誘電体記憶デバイスの製造方法
US7524723B2 (en) 2002-12-27 2009-04-28 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JPWO2008108128A1 (ja) * 2007-03-08 2010-06-10 日本電気株式会社 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
US7741684B2 (en) 2003-02-06 2010-06-22 Fujitsu Limited Semiconductor device and method for fabricating the same
US7821059B2 (en) 2008-03-28 2010-10-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing a semiconductor device
JP4792132B2 (ja) * 2009-02-27 2011-10-12 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP2012146915A (ja) * 2011-01-14 2012-08-02 Elpida Memory Inc 半導体装置及びその製造方法
US8368175B2 (en) 2008-03-28 2013-02-05 Nec Corporation Capacitor, semiconductor device having the same, and method of producing them
KR20210019152A (ko) * 2019-08-12 2021-02-22 아주대학교산학협력단 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
KR100455737B1 (ko) * 1998-12-30 2005-04-19 주식회사 하이닉스반도체 반도체소자의게이트산화막형성방법
US6235594B1 (en) * 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
JP3417866B2 (ja) * 1999-03-11 2003-06-16 株式会社東芝 半導体装置およびその製造方法
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
FI117979B (fi) * 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
US6184072B1 (en) * 2000-05-17 2001-02-06 Motorola, Inc. Process for forming a high-K gate dielectric
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
EP1297565A2 (en) * 2000-06-26 2003-04-02 North Carolina State University Novel non-crystalline oxides for use in microelectronic, optical, and other applications
KR100545706B1 (ko) * 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
US6943078B1 (en) * 2000-08-31 2005-09-13 Micron Technology, Inc. Method and structure for reducing leakage current in capacitors
EP1772534A3 (en) 2000-09-28 2007-04-25 The President and Fellows of Harvard College Tungsten-containing and hafnium-containing precursors for vapor deposition
US6486080B2 (en) * 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
US6602805B2 (en) * 2000-12-14 2003-08-05 Macronix International Co., Ltd. Method for forming gate dielectric layer in NROM
US20020102797A1 (en) * 2001-02-01 2002-08-01 Muller David A. Composite gate dielectric layer
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP3732098B2 (ja) 2001-02-19 2006-01-05 株式会社ルネサステクノロジ 半導体装置
US6541280B2 (en) * 2001-03-20 2003-04-01 Motorola, Inc. High K dielectric film
US7358578B2 (en) 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP5073136B2 (ja) * 2001-08-24 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2003069013A (ja) 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6472337B1 (en) * 2001-10-30 2002-10-29 Sharp Laboratories Of America, Inc. Precursors for zirconium and hafnium oxide thin film deposition
US6743681B2 (en) * 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
EP1324393B1 (en) * 2001-12-28 2008-04-09 STMicroelectronics S.r.l. Manufacturing process of a semiconductor non-volatile memory cell and corresponding memory-cell
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6894355B1 (en) * 2002-01-11 2005-05-17 Advanced Micro Devices, Inc. Semiconductor device with silicide source/drain and high-K dielectric
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
US6812100B2 (en) 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7087480B1 (en) * 2002-04-18 2006-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to make high-k transistor dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US6642066B1 (en) * 2002-05-15 2003-11-04 Advanced Micro Devices, Inc. Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
CA2386380A1 (en) * 2002-05-27 2003-11-27 Mohammed Saad Heavy metal oxide thin film, active and passive planar waveguides and optical devices
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7183604B2 (en) * 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7326988B2 (en) * 2002-07-02 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
JP2004047503A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 半導体装置及びその製造方法
US6915592B2 (en) * 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
CN100423266C (zh) * 2002-08-20 2008-10-01 独立行政法人产业技术综合研究所 半导体-铁电体存储器设备以及制造该设备的工艺
JP4887481B2 (ja) * 2002-08-20 2012-02-29 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイス
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
US6958300B2 (en) * 2002-08-28 2005-10-25 Micron Technology, Inc. Systems and methods for forming metal oxides using metal organo-amines and metal organo-oxides
US7112485B2 (en) 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
US7084078B2 (en) 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
JP3773475B2 (ja) * 2002-09-06 2006-05-10 株式会社日立製作所 半導体装置
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
US6713358B1 (en) * 2002-11-05 2004-03-30 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6982230B2 (en) * 2002-11-08 2006-01-03 International Business Machines Corporation Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures
US6958302B2 (en) * 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6753224B1 (en) 2002-12-19 2004-06-22 Taiwan Semiconductor Manufacturing Company Layer of high-k inter-poly dielectric
US6762114B1 (en) * 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US6828200B2 (en) * 2003-01-03 2004-12-07 Texas Instruments Incorporated Multistage deposition that incorporates nitrogen via an intermediate step
JP2004247341A (ja) * 2003-02-10 2004-09-02 Renesas Technology Corp 半導体装置
US20040168627A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
JP4203070B2 (ja) * 2003-03-07 2008-12-24 日鉱金属株式会社 ハフニウム合金ターゲット及びその製造方法
US6716707B1 (en) * 2003-03-11 2004-04-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
AU2003221174A1 (en) * 2003-03-20 2004-10-11 Fujitsu Limited Semiconductor device having high dielectric film neutralizing fixed charge
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US20040232408A1 (en) * 2003-05-21 2004-11-25 Heeger Alan J. Bilayer high dielectric constant gate insulator
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US20050124121A1 (en) * 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
US7351626B2 (en) 2003-12-18 2008-04-01 Texas Instruments Incorporated Method for controlling defects in gate dielectrics
KR100639673B1 (ko) * 2003-12-22 2006-10-30 삼성전자주식회사 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
US20080217678A1 (en) * 2004-03-11 2008-09-11 National University Of Singapore Memory Gate Stack Structure
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7141857B2 (en) * 2004-06-30 2006-11-28 Freescale Semiconductor, Inc. Semiconductor structures and methods of fabricating semiconductor structures comprising hafnium oxide modified with lanthanum, a lanthanide-series metal, or a combination thereof
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP4965878B2 (ja) * 2006-03-24 2012-07-04 株式会社東芝 不揮発性半導体メモリ装置
US7537804B2 (en) * 2006-04-28 2009-05-26 Micron Technology, Inc. ALD methods in which two or more different precursors are utilized with one or more reactants to form materials over substrates
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
TWI435376B (zh) 2006-09-26 2014-04-21 Applied Materials Inc 用於缺陷鈍化之高k閘極堆疊的氟電漿處理
JP2008193005A (ja) * 2007-02-07 2008-08-21 Eudyna Devices Inc 半導体装置の製造方法
US20090035946A1 (en) * 2007-07-31 2009-02-05 Asm International N.V. In situ deposition of different metal-containing films using cyclopentadienyl metal precursors
JP2009035784A (ja) * 2007-08-02 2009-02-19 Kobe Steel Ltd 酸化物皮膜、酸化物皮膜被覆材および酸化物皮膜の形成方法
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8383525B2 (en) * 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) * 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
KR101547313B1 (ko) * 2008-11-25 2015-09-07 삼성전자주식회사 유전막을 포함하는 반도체 소자
CA2749379C (en) * 2009-02-24 2014-04-22 Graphic Packaging International, Inc. Carton with handle
BR112012002681B1 (pt) * 2009-08-05 2022-04-19 Jozef Stefan Institute Processo de fabricação de um dielétrico para um dispositivo semicondutor eletrônico, dielétrico para um dispositivo semicondutor eletrônico, transistor, ecrã e dispositivo eletrônico
US20120235276A1 (en) * 2011-03-18 2012-09-20 Intermolecular, Inc. Electrode treatments for enhanced dram performance
WO2012141698A1 (en) 2011-04-13 2012-10-18 Empire Technology Development Llc Dielectric nanocomposites and methods of making the same
US8383490B2 (en) 2011-07-27 2013-02-26 International Business Machines Corporation Borderless contact for ultra-thin body devices
CN103367409B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 基于锗衬底的La基高介电常数栅介质材料的制备方法
US10134732B2 (en) * 2014-04-07 2018-11-20 International Business Machines Corporation Reduction of negative bias temperature instability
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
WO2018017360A2 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. High-k dielectric materials comprising zirconium oxide utilized in display devices
US10354871B2 (en) 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device
US10714486B2 (en) 2018-09-13 2020-07-14 Sandisk Technologies Llc Static random access memory cell employing n-doped PFET gate electrodes and methods of manufacturing the same
CN109962112B (zh) * 2019-03-26 2021-04-27 湘潭大学 一种铁电栅场效应晶体管及其制备方法
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
KR20230038542A (ko) * 2020-07-16 2023-03-20 엔테그리스, 아이엔씨. 강유전체 메모리를 위한 무탄소의 라미네이트 산화하프늄/산화지르코늄 필름

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520413A (en) * 1982-04-13 1985-05-28 Minnesota Mining And Manufacturing Company Integrated magnetostrictive-piezoelectric-metal oxide semiconductor magnetic playback head
US6069070A (en) * 1993-09-20 2000-05-30 East/West Technology Partners, Ltd. Multilevel interconnections of electronic components
JP3320180B2 (ja) * 1993-12-22 2002-09-03 ティーディーケイ株式会社 薄膜トランジスタの製造方法
JP3336747B2 (ja) * 1994-06-09 2002-10-21 ソニー株式会社 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JP2907111B2 (ja) * 1996-04-22 1999-06-21 日本電気株式会社 気相成長方法及びその装置
US6033919A (en) * 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
US5780922A (en) * 1996-11-27 1998-07-14 The Regents Of The University Of California Ultra-low phase noise GE MOSFETs
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
JP3734586B2 (ja) * 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
KR100236098B1 (ko) * 1997-09-06 1999-12-15 김영환 반도체소자 및 그 제조방법

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367982A (ja) * 2001-05-07 2002-12-20 Samsung Electronics Co Ltd 多成分系薄膜及びその形成方法
KR100411306B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 수소확산방지막을 구비하는 반도체소자의 제조 방법
JPWO2003026019A1 (ja) * 2001-09-12 2005-01-06 日本電気株式会社 半導体装置及びその製造方法
JP4492783B2 (ja) * 2001-09-12 2010-06-30 日本電気株式会社 半導体装置及びその製造方法
JP2009071322A (ja) * 2002-08-20 2009-04-02 National Institute Of Advanced Industrial & Technology 半導体強誘電体記憶デバイスの製造方法
JP2009044195A (ja) * 2002-08-20 2009-02-26 National Institute Of Advanced Industrial & Technology 半導体強誘電体記憶デバイスの製造方法
JP2004214366A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
US7524723B2 (en) 2002-12-27 2009-04-28 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7741684B2 (en) 2003-02-06 2010-06-22 Fujitsu Limited Semiconductor device and method for fabricating the same
US7256145B2 (en) 2003-03-13 2007-08-14 Fujitsu Limited Manufacture of semiconductor device having insulation film of high dielectric constant
JP2006194875A (ja) * 2005-01-10 2006-07-27 Taiwan Semiconductor Manufacturing Co Ltd Misfetの寿命予測方法
US7265401B2 (en) 2005-01-28 2007-09-04 Fujitsu Limited Semiconductor device having high dielectric constant gate insulating layer and its manufacture method
JP2007036179A (ja) * 2005-07-26 2007-02-08 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2006140514A (ja) * 2005-12-19 2006-06-01 Fujitsu Ltd 半導体装置及びその製造方法
WO2007091302A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置及びその製造方法
WO2007110936A1 (ja) * 2006-03-28 2007-10-04 Fujitsu Limited 半導体装置の製造方法
JP5284081B2 (ja) * 2006-03-28 2013-09-11 富士通株式会社 半導体装置の製造方法
JPWO2008108128A1 (ja) * 2007-03-08 2010-06-10 日本電気株式会社 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
US8203176B2 (en) 2007-03-08 2012-06-19 Renesas Electronics Corporation Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US7821059B2 (en) 2008-03-28 2010-10-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing a semiconductor device
US8368175B2 (en) 2008-03-28 2013-02-05 Nec Corporation Capacitor, semiconductor device having the same, and method of producing them
JP4792132B2 (ja) * 2009-02-27 2011-10-12 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP2012146915A (ja) * 2011-01-14 2012-08-02 Elpida Memory Inc 半導体装置及びその製造方法
KR20210019152A (ko) * 2019-08-12 2021-02-22 아주대학교산학협력단 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법
KR102276021B1 (ko) * 2019-08-12 2021-07-12 아주대학교산학협력단 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법

Also Published As

Publication number Publication date
TW463385B (en) 2001-11-11
JP3703373B2 (ja) 2005-10-05
US6207589B1 (en) 2001-03-27
KR100342316B1 (ko) 2002-07-02
US6060755A (en) 2000-05-09
KR20010029968A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
JP3703373B2 (ja) Mosfetおよびゲート誘電体の製造方法
US6734068B2 (en) Method to form silicates as high dielectric constant materials
US6407435B1 (en) Multilayer dielectric stack and method
JP3761419B2 (ja) Mosfetトランジスタおよびその製造方法
US7235448B2 (en) Dielectric layer forming method and devices formed therewith
US6861728B2 (en) Dielectric stack without interfacial layer
KR100204083B1 (ko) 다중충 구조에서의 테신 산소 확산 장벽
US7235446B2 (en) Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices
JPH0677402A (ja) 半導体デバイス用誘電体構造及びその製造方法
JP2008252118A (ja) ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス
US6392280B1 (en) Metal gate with PVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
JP2012041633A (ja) Zr−Ge−Ti−OまたはHf−Ge−Ti−Oの誘電材料を備えた物質とその製造方法
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
KR100379621B1 (ko) Mos 트랜지스터 게이트 절연막 및 그 제조방법
JP2001077323A (ja) 半導体装置の製造方法
JPWO2004073072A1 (ja) Mis型半導体装置およびmis型半導体装置の製造方法
KR20020035982A (ko) 반도체 소자의 게이트 형성방법
JP2002110969A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050719

R150 Certificate of patent or registration of utility model

Ref document number: 3703373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

EXPY Cancellation because of completion of term