JP5284081B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5284081B2
JP5284081B2 JP2008507321A JP2008507321A JP5284081B2 JP 5284081 B2 JP5284081 B2 JP 5284081B2 JP 2008507321 A JP2008507321 A JP 2008507321A JP 2008507321 A JP2008507321 A JP 2008507321A JP 5284081 B2 JP5284081 B2 JP 5284081B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
semiconductor device
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008507321A
Other languages
English (en)
Other versions
JPWO2007110936A1 (ja
Inventor
隆浩 山崎
千穂子 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007110936A1 publication Critical patent/JPWO2007110936A1/ja
Application granted granted Critical
Publication of JP5284081B2 publication Critical patent/JP5284081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に比誘電率の高いゲート絶縁膜を用いた半導体装置の製造方法に関する。
従来より、トランジスタのゲート絶縁膜には、シリコン酸化膜が広く用いられてきた。
半導体装置の微細化と集積化に伴い、十分なオン電流を得るためには、ゲート絶縁膜の膜厚をより薄くしてチャネルに多くの電荷を発生させる必要がある。
しかし、シリコン酸化膜の膜厚をあまりに薄くしすぎると、トンネル電流が増加し、消費電力が増加してしまうこととなる。
そこで、近時では、ゲート絶縁膜の材料として高誘電率材料を用いることが注目されている。ゲート絶縁膜の材料として高誘電率材料を用いれば、ゲート絶縁膜を厚く形成した場合であっても、シリコン酸化膜より成るゲート絶縁膜を薄く形成した場合と同様の効果を得ることが可能となる。
かかる高誘電率材料としては、例えば、酸化ハフニウム等を用いることが提案されている。
なお、本願発明の背景技術としては以下のようなものがある。
特開２００３−７６２９号公報 特開２００３−１１５４５７号公報 D. A. Neumayer and E. Cartier, "Materials characterization of ZrO2-SiO2 and HfO2-SiO2 binary oxides deposited by chemical solution deposition", Journal of Applied Physics, Volume 90, Number 4, 15 August (2001), p. 1801-1808 杉山直之、「Ｓｉデバイス用途の新規材料の評価〜Ｈｉｇｈ−ｋ膜／Ｌｏｗ−ｋ膜を中心に〜」、東レリサーチセンター、THE TRC NEWS、 No. 82、 January (2003)、 p. 19-24
しかしながら、酸化ハフニウム等より成るゲート絶縁膜を形成し、かかるゲート絶縁膜上にゲート電極を形成し、かかるゲート電極をマスクとして半導体基板にドーパント不純物を導入することによりソース／ドレイン拡散層を形成し、ソース／ドレイン拡散層中のドーパント不純物を活性化するための熱処理を行うと、ゲート絶縁膜中に酸化ハフニウム結晶が大きく成長し、ひいてはゲート絶縁膜において相分離が生じることがあった。ゲート絶縁膜においてこのような現象が生じると、ゲートリーク電流の増加や、物理的・電気的特性のばらつきの要因となる。
本発明の目的は、ゲート絶縁膜の材料として高誘電率材料を用いた場合であっても、ゲートリーク電流を抑制し、物理的・電気的特性のばらつきを抑制し得る半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板上にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、前記ゲート絶縁膜を形成する工程では、前記ゲート絶縁膜に形成される結晶核の格子振動に対応した波長の赤外線を照射しながら非晶質の前記ゲート絶縁膜を気相成長法により形成することを特徴とする半導体装置の製造方法が提供される。
本発明の他の観点によれば、半導体基板上にゲート絶縁膜を気相成長法により形成する工程を有する半導体装置の製造方法であって、前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜に赤外線を照射することにより、前記ゲート絶縁膜の赤外吸収スペクトルを求める工程と；求められた前記赤外吸収スペクトルに基づいて、前記赤外吸収スペクトルのピークに対応する波長の赤外線を前記ゲート絶縁膜に照射する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、ゲート絶縁膜に形成される結晶核の格子振動に対応した波長の赤外線を照射しながら高誘電率材料より成るゲート絶縁膜を成長するため、ゲート絶縁膜中に生じる結晶核を消滅させつつ、非晶質のゲート絶縁膜を形成することができる。ゲート絶縁膜を形成する段階においてゲート絶縁膜中に生じる結晶核が十分に消滅されられているため、後工程において行われる熱処理の際に結晶核が成長して大きな結晶が形成されてしまうことがなく、ゲート絶縁膜は非晶質の状態をほぼ維持することができる。非晶質のゲート絶縁膜は膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。従って、本発明によれば、ゲート絶縁膜の材料として高誘電率材料を用いた場合であっても、ゲートリーク電流が小さく、物理的・電気的特性のばらつきの半導体装置を提供することが可能となる。
また、本発明によれば、ゲート絶縁膜を気相成長法により形成する際に、ゲート絶縁膜に赤外線を照射することにより赤外吸収スペクトルを取得し、取得された赤外吸収スペクトルに基づいて、結晶核の格子振動に対応する波長の赤外線をゲート絶縁膜に照射するため、ゲート絶縁膜中の結晶核を効率的かつ確実に消滅させることができる。
図１は、本発明の原理を示す工程断面図（その１）である。 図２は、本発明の原理を示す工程断面図（その２）である。 図３は、酸化ハフニウムより成るゲート絶縁膜を単に形成した場合を示す工程断面図である。 図４は、赤外分光法により得られる酸化ハフニウムの赤外吸収スペクトルを示すグラフである。 図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図８は、本発明の第１実施形態による半導体装置の製造方法の変形例（その１）を示す工程断面図（その１）である。 図９は、本発明の第１実施形態による半導体装置の製造方法の変形例（その１）を示す工程断面図（その２）である。 図１０は、本発明の第１実施形態による半導体装置の製造方法の変形例（その１）を示す工程断面図（その３）である。 図１１は、本発明の第１実施形態による半導体装置の製造方法の変形例（その２）を示す工程断面図（その１）である。 図１２は、本発明の第１実施形態による半導体装置の製造方法の変形例（その２）を示す工程断面図（その２）である。 図１３は、本発明の第１実施形態による半導体装置の製造方法の変形例（その２）を示す工程断面図（その３）である。 図１４は、本発明の第１実施形態による半導体装置の製造方法の変形例（その３）を示す工程断面図（その１）である。 図１５は、本発明の第１実施形態による半導体装置の製造方法の変形例（その３）を示す工程断面図（その２）である。 図１６は、本発明の第１実施形態による半導体装置の製造方法の変形例（その３）を示す工程断面図（その３）である。 図１７は、本発明の第１実施形態による半導体装置の製造方法の変形例（その４）を示す工程断面図（その１）である。 図１８は、本発明の第１実施形態による半導体装置の製造方法の変形例（その４）を示す工程断面図（その２）である。 図１９は、本発明の第１実施形態による半導体装置の製造方法の変形例（その４）を示す工程断面図（その３）である。 図２０は、本発明の第１実施形態による半導体装置の製造方法の変形例（その５）を示す工程断面図（その１）である。 図２１は、本発明の第１実施形態による半導体装置の製造方法の変形例（その５）を示す工程断面図（その２）である。 図２２は、本発明の第１実施形態による半導体装置の製造方法の変形例（その５）を示す工程断面図（その３）である。 図２３は、本実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２４は、本実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２５は、本実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２６は、本実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
符号の説明
１０…半導体基板
１２…界面遷移層
１４、１４ａ〜１４ｆ…ゲート絶縁膜
１６…原料
１８…結晶核
２０…赤外光源
２２…ポリシリコン膜、ゲート電極
２４…低濃度不純物拡散層
２６…サイドウォール絶縁膜
２８…高濃度不純物拡散層
３０…ソース／ドレイン拡散層
３１ａ、３１ｂ…シリサイド膜
３２…赤外線検知器
［本発明の原理］
まず、本発明の原理を図１乃至４を用いて説明する。
図３は、酸化ハフニウムより成るゲート絶縁膜を単に形成した場合を示す工程断面図である。
界面遷移層１０２が形成された半導体基板１００上に、酸化ハフニウム等より成るゲート絶縁膜１０４を単にＣＶＤ法等により形成した場合には、ゲート絶縁膜１０４を成長する過程において結晶核１０６が生じる（図３（ａ）参照）。かかる結晶核１０６は、酸化ハフニウム結晶の種結晶となり得るものである。
かかる結晶核がゲート絶縁膜１０４中に存在している状態で、後工程において熱処理を行うと、ゲート絶縁膜１０４中に結晶粒１０８が部分的に形成され、また、ゲート絶縁膜１０４中において相分離が生ずる（図３（ｂ）参照）。
ゲート絶縁膜１０４においてこのような現象が生じると、ゲートリーク電流の増加、物理的・電気的特性のばらつきの要因となる。
ゲート絶縁膜１０４中に結晶粒１０８が部分的に形成されるのは、ゲート絶縁膜１０４を成長する際にゲート絶縁膜１０４中に極微小な結晶核１０６が生じ、成膜中又は成膜後における熱処理において、かかる結晶核１０６が成長して結晶粒１０８になるためと考えられる。
従って、ゲート絶縁膜１０４中に形成される酸化ハフニウム等の結晶核１０６に特有の格子振動を励起させ、結合を切断すれば、ゲート絶縁膜１０４に酸化ハフニウム結晶１０８等が成長するのを抑制し得ると考えられる。
図４は、赤外分光法により得られる酸化ハフニウムの赤外吸収スペクトルを示すグラフである。図４における横軸は波数を示しており、図４における縦軸は吸収度（任意単位）を示している。
図４においては、４００℃、５００℃、８００℃、１１００℃及び１２００℃の熱処理を行った後の赤外吸収スペクトルが示されている。４００℃の熱処理が行われた酸化ハフニウム膜の赤外吸収スペクトルは、非晶質の酸化ハフニウム膜の赤外吸収スペクトルに対応している。１２００℃の熱処理が行われた赤外吸収スペクトルは、結晶化された状態の酸化ハフニウム膜の赤外吸収スペクトルに対応している。
図４から分かるように、非晶質の酸化ハフニウム膜の赤外吸収スペクトル、即ち、４００℃の熱処理を行った後の赤外吸収スペクトルと、結晶化された状態の酸化ハフニウム膜の赤外吸収スペクトル、即ち、１２００℃の熱処理を行った後の赤外吸収スペクトルとを比較すると、結晶化された状態の酸化ハフニウム膜の赤外吸収スペクトルにおいては、約５１２ｃｍ−１、約４１０ｃｍ−１、約３４３ｃｍ−１、約３２４ｃｍ−１等の波数成分が上昇している。これらの波数成分は、酸化ハフニウム結晶に特有の格子振動に対応するものと考えられる。
結晶核が成長する段階で、酸化ハフニウム結晶に特有の格子振動に対応する波長の赤外線を照射すれば、結晶核の格子振動を励起させることができ、結合を切断させ得ると考えられる。具体的には、５１２ｃｍ−１、４１０ｃｍ−１、３４３ｃｍ−１、３２４ｃｍ−１のいずれかの波数成分に対応する波長を含む赤外線を照射すればよいと考えられる。例えば、５１２ｃｍ−１の波数成分に対応する赤外光の波長は、１９．５μｍである。１９．５μｍ程度の波長成分を含む赤外光を照射しながら酸化ハフニウム膜を成長すれば、結晶核の格子振動が励起され、結合が切断され、結晶核を消滅させることが可能となる。
本願発明者らは、鋭意検討した結果、赤外線を照射しながらゲート絶縁膜を成長すれば、酸化ハフニウム結晶等に特有の格子振動を励起させることができ、結合を切断し、種結晶となる結晶核を消滅させ得ることに想到した。
ところで、ゲート絶縁膜に対して強い赤外線を単に照射した場合には、ゲート絶縁膜が溶融してしまい、ゲート絶縁膜が結晶化してしまう虞がある。このため、ゲート絶縁膜への赤外線の照射は、ゲート絶縁膜が溶融しないように行うことが望ましい。より具体的には、ゲート絶縁膜への赤外線の照射は、断続的に行うことが望ましい。
図１及び図２は本発明の原理を示す工程断面図である。
まず、図１（ａ）に示すように、界面遷移層１２が形成された半導体基板１０上に、ゲート絶縁膜１４をＣＶＤ法により成長していく。ゲート絶縁膜１４の原料１６を供給しながらゲート絶縁膜１４を成長していく過程では、ゲート絶縁膜１４中に結晶核１８が生じ得る。
図１（ｂ）に示すように、赤外光源２０を用いて赤外線をゲート絶縁膜１４に照射すると、結晶核１８に特有の格子振動が励起され、結合が切断され、ゲート絶縁膜１４中に存在していた結晶核１８は徐々に消滅していく。なお、ゲート絶縁膜１４が溶融してしまうのを防止すべく、赤外線のゲート絶縁膜１４への照射は断続的に行う。
ゲート絶縁膜１４への赤外線の照射を中断した際には、図１（ｃ）に示すように、ゲート絶縁膜１４中に結晶核１８が再び生じる。
図２（ａ）に示すように、赤外光源２０を用いて赤外線をゲート絶縁膜１４に照射すると、結晶核１８に特有の格子振動が励起され、結合が切断され、ゲート絶縁膜１４中に存在していた結晶核１８は徐々に消滅していく。
このような工程を繰り返し行うことにより、非晶質のゲート絶縁膜１４を所望の厚さに形成することができる（図２（ｂ）参照）。
ゲート絶縁膜１４を形成する段階で、ゲート絶縁膜１４中に存在する結晶核１８を十分に消滅させておけば、後工程における熱処理の際にゲート絶縁膜１４中に酸化ハフニウム結晶等が大きく成長してしまうことはなく、ゲート絶縁膜１４は非晶質の状態をほぼ維持することが可能となる。非晶質のゲート絶縁膜は膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。
従って、本発明によれば、ゲート絶縁膜の材料として酸化ハフニウム等の高誘電率材料を用いた場合であっても、ゲートリーク電流が小さく、物理的・電気的特性のばらつきの小さい半導体装置を提供することが可能となる。
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法を図５乃至図７を用いて説明する。図５乃至図７は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図５（ａ）に示すように、半導体基板１０を用意する。かかる半導体基板１０としては、例えばシリコン基板を用いる。より具体的には、主表面が（１００）面であるＰ型のシリコン基板１０を用いる。
次に、半導体基板１０の表面に存在している自然酸化膜（図示せず）を除去する。自然酸化膜は、以下のようにして除去することが可能である。
即ち、まず、半導体基板１０の表面に存在している有機汚染物質を、硫酸と過酸化水素との混合液を用いて洗浄する。次に、半導体基板１０の表面を流水により洗浄する。次に、半導体基板１０をフッ化水素溶液中に例えば４５秒間浸漬する。フッ化水素溶液における水とフッ化水素との混合比は、例えば２０：１とする。こうして、半導体基板１０の表面に存在している自然酸化膜が除去される。
次に、半導体基板１０の表面に付着しているフッ化水素を流水により洗い流す。
次に、ドライ酸窒化法により、半導体基板１０の表面に界面遷移層１２を形成する。界面遷移層１２は、酸化ハフニウム等より成るゲート絶縁膜１４と半導体基板１０との直接的な接触による相互原子拡散を防止するためのものである。界面遷移層１２の材料としては、半導体基板１０との間で良好な界面を形成し得るシリコン酸化膜、シリコン窒化酸化膜等が用いられる。ここでは、界面遷移層１２として、例えば０．５ｎｍ程度のシリコン窒化酸化膜を形成する。かかる界面遷移層１２を形成する際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガスを用いる。熱処理炉内の温度は、例えば８００〜８５０℃程度とする。
なお、ここでは、界面遷移層１２として、シリコン窒化酸化膜を形成する場合を例に説明したが、界面遷移層１２はシリコン窒化酸化膜に限定されるものではない。例えば、シリコン酸化膜を界面遷移層１２として形成してもよい。
次に、全面に、ＣＶＤ（Chemical Vapor Deposition、気相成長）法により、より具体的には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、有機金属気相成長）法により、酸化ハフニウム（ＨｆＯ２）膜１４を成長する。かかる酸化ハフニウム膜１４は、ゲート絶縁膜となるものである。
Ｈｆの原料としては、例えば、テトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ３）２Ｎ）４、ＴＤＭＡＨｆ）を用いる。酸素の原料としては、例えば酸素ガス（Ｏ２）を用いる。キャリアガスとしては、例えば窒素（Ｎ２）ガスを用いる。テトラキスジメチルアミノハフニウムは、常温においては液体である。このため、テトラキスジメチルアミノハフニウムを窒素ガスを用いてバブリングし、バブリングにより気化されたテトラキスジメチルアミノハフニウムとＯ２ガスと混合し、かかる混合ガスを成膜室内に供給する。
図１（ａ）を用いて上述したように、ゲート絶縁膜１４を成長する過程においては、結晶核１８（種結晶）が生じる。かかる結晶核１８が成長してゲート絶縁膜１４中に比較的大きな酸化ハフニウム結晶１０８（図３（ｂ）参照）が生じた場合には、ゲート絶縁膜１４の膜質が不均質となり、ゲートリーク電流が大きくなり、ゲート絶縁膜１４の物理的・電気的なばらつきが大きくなる。
ゲート絶縁膜１４を形成する際には、ゲート絶縁膜１４に赤外線を断続的に照射しながら、ゲート絶縁膜１４を成長する。赤外線の照射条件は、例えばパルス幅を２μｓ、周波数を１０Ｈｚとする。赤外線の強度は、例えば５００ｍＷ／ｃｍ２とする。
本実施形態では、ゲート絶縁膜１４に赤外線を断続的に照射しながらゲート絶縁膜１４を成長するため、ゲート絶縁膜１４中に結晶核が生じるのを抑制しつつ、非晶質のゲート絶縁膜１４を成長することが可能となる。
このようにして形成される酸化ハフニウム膜の組成は、例えばＨｆＯ２となる。酸化ハフニウム膜の膜厚は、例えば３ｎｍ程度とする。こうして、非晶質の酸化ハフニウム膜より成るゲート絶縁膜１４が形成される（図５（ｃ）参照）。
次に、図６（ａ）に示すように、全面に、例えばＣＶＤ法により、膜厚１００ｎｍのポリシリコン膜２２を形成する。ポリシリコン膜２２は、ゲート電極となるものである。ポリシリコン膜の成膜条件は、例えば以下の通りとする。原料ガスとしては、例えば、ＳｉＨ４ガスとＨｅガスとの混合ガスを用いる。かかる混合ガスにおけるＳｉＨ４ガスの割合は例えば２０％程度とし、Ｈｅガスの割合は例えば８０％程度とする。成膜室内の圧力は、例えば３０Ｐａ程度とする。成膜温度は、例えば５５０℃程度とする。
次に、イオン注入法により、ポリシリコン膜２２中に例えばＮ型のドーパント不純物を導入する。
次に、図６（ｂ）に示すように、フォトリソグラフィ技術を用い、ポリシリコン膜２２、ゲート絶縁膜１４、界面遷移層１２を所定の形状にパターニングする。
次に、例えばイオン注入法により、ポリシリコンより成るゲート電極２２をマスクとして、ゲート電極２２の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレイン構造の浅い領域を構成する低濃度不純物拡散層２４が形成されている。
次に、全面に、例えばＣＶＤ法により、膜厚１０ｎｍのシリコン酸化膜２６を形成する。かかるシリコン酸化膜２６は、サイドウォール絶縁膜となるものである。
次に、シリコン酸化膜２６を異方性エッチングする。こうして、シリコン酸化膜より成るサイドウォール絶縁膜２６が形成される。
次に、側面にサイドウォール絶縁膜２６が形成されたゲート電極２２をマスクとして、ゲート電極２２の両側の半導体基板１０内にドーパント不純物を高濃度に導入する。これにより、エクステンションソース／ドレイン構造の深い領域を構成する高濃度不純物拡散層２８が形成される。こうして、低濃度不純物拡散層２４と高濃度不純物拡散層２８とから成るエクステンションソース／ドレイン構造のソース／ドレイン拡散層３０が構成される。
次に、ソース／ドレイン拡散層３０を活性化するための熱処理を行う。熱処理条件は、例えば１０００℃、１０秒とする。
次に、全面に、例えばスパッタリング法により、膜厚５ｎｍの高融点金属膜を形成する。高融点金属膜としては、ニッケル膜又はコバルト膜等を用いる。
次に、熱処理を行うことにより、高融点金属膜とゲート電極２２の上部とを反応させるとともに、高融点金属膜とソース／ドレイン拡散層の上部とを反応させる。こうして、ゲート電極２２の上部にシリサイド膜３１ａが形成されるとともに、ソース／ドレイン拡散層３０の表面にシリサイド膜３１ｂが形成される。
本実施形態によれば、赤外線を照射しながらゲート絶縁膜１４を成長するため、ゲート絶縁膜１４中に生じる結晶核１８を消滅させることができ、非晶質のゲート絶縁膜１４を形成することができる。ゲート絶縁膜１４を形成する段階においてゲート絶縁膜１４中に存在する結晶核１８が十分に消滅されられているため、後工程において行われる熱処理の際に結晶核１８が酸化ハフニウム結晶が大きく成長してしまうことがなく、ゲート絶縁膜１４は非晶質の状態をほぼ維持することができる。非晶質のゲート絶縁膜は膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。
従って、本実施形態によれば、ゲート絶縁膜１４の材料として酸化ハフニウムを用いた場合であっても、ゲートリーク電流が小さく、物理的・電気的特性のばらつきの半導体装置を提供することが可能となる。
（変形例（その１））
次に、本実施形態による半導体装置の製造方法の変形例（その１）を図８乃至図１０を用いて説明する。図８乃至図１０は、本変形例による半導体装置の製造方法を示す工程断面図である。
本変形例による半導体装置の製造方法は、ハフニウムシリケートより成るゲート絶縁膜１４ａを形成する際に本発明の原理を適用することに主な特徴がある。ハフニウムシリケートとは、ハフニウム（Ｈｆ）とシリコン（Ｓｉ）と酸素（Ｏ）とを含む化合物である。ハフニウムシリケートも、酸化ハフニウムと同様に、高い比誘電率を示す材料である。
まず、半導体基板１０を用意する工程から界面遷移層１２を形成する工程までは、図５を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図８（ａ）及び図８（ｂ）参照）。
次に、図８（ｃ）に示すように、全面に、例えばＭＯＣＶＤ法により、ハフニウムシリケート（ＨｆＳｉＯ）膜より成るゲート絶縁膜１４ａを形成する。ハフニウムシリケート膜より成るゲート絶縁膜１４ａを形成する際には、図１乃至図２を用いて上述した半導体装置の製造方法と同様に、ゲート絶縁膜１４ａに赤外線を断続的に照射しながら、ゲート絶縁膜１４ａを形成する。Ｈｆの原料としては、上記と同様に、例えば、テトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ３）２Ｎ）４、ＴＤＭＡＨｆ）を用いる。Ｓｉの原料としては、例えば、トリスジメチルアミノシラン（ＳｉＨ（（ＣＨ３）２Ｎ３、ＴＤＭＡＳｉ）を用いる。酸素の原料としては、上記と同様に、例えば酸素ガス（Ｏ２）を用いる。キャリアガスとしては、上記と同様に、例えば窒素（Ｎ２）ガスを用いる。テトラキスジメチルアミノハフニウムとトリスジメチルアミノシランとは、いずれも常温において液体である。このため、テトラキスジメチルアミノハフニウムをＮ２ガスを用いてバブリングし、トリスジメチルアミノシランをＮ２ガスを用いてバブリングし、バグリングにより気化されたこれらのガスをＯ２ガスと混合し、かかる混合ガスを成膜室内に供給する。
このようにして形成されるハフニウムシリケート膜１４ａの組成は、例えばＨｆ０．６Ｓｉ０．４Ｏ２となる。ハフニウムシリケート膜１４ａの膜厚は、例えば３ｎｍ程度となる。こうして、非晶質のハフニウムシリケート膜より成るゲート絶縁膜１４ａが形成される。
なお、本変形例においてゲート絶縁膜１４ａとして非晶質のハフニウムシリケート膜を形成しているのは、非晶質のハフニウムシリケート膜１４ａは、非晶質の酸化ハフニウム１４と比較して、後工程における熱処理の際に結晶粒が成長しにくいためである。
この後の半導体装置の製造方法は、図６及び図７を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図９及び図１０参照）。
こうして本実施形態による半導体装置が製造される。
本変形例によれば、ゲート絶縁膜１４ａとして非晶質のハフニウムシリケート膜が形成されているため、後工程における熱処理の際に、ゲート絶縁膜１４ａ中に大きな結晶が成長するのをより確実に防止することができ、ゲート絶縁膜１４ａは非晶質の状態をより確実に維持することができる。非晶質のゲート絶縁膜１４ａは膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。従って、本変形例によれば、ゲートリーク電流がより小さく、物理的・電気的特性のばらつきがより小さい半導体装置を提供することが可能となる。
（変形例（その２））
次に、本実施形態による半導体装置の製造方法の変形例（その２）を図１１乃至図１３を用いて説明する。図１１乃至図１３は、本変形例による半導体装置の製造方法を示す工程断面図である。
本変形例による半導体装置の製造方法は、ハフニウムアルミネートより成るゲート絶縁膜１４ｂを形成する際に本発明の原理を適用することに主な特徴がある。ハフニウムアルミネートとは、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）とを含む化合物である。ハフニウムアルミネートも、酸化ハフニウムや酸化シリケートと同様に、高い比誘電率を示す材料である。
まず、半導体基板１０を用意する工程から界面遷移層１２を形成する工程までは、図５（ａ）及び図５（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図１１（ａ）及び図１１（ｂ）参照）。
次に、図１１（ｃ）に示すように、全面に、例えばＭＯＣＶＤ法により、ハフニウムアルミネート（ＨｆＡｌＯ）膜より成るゲート絶縁膜１４ｂを成長する。ハフニウムアルミネート膜より成るゲート絶縁膜１４ａを形成する際には、図１乃至図２を用いて上述した半導体装置の製造方法と同様に、ゲート絶縁膜１４ａに赤外線を断続的に照射しながら、ゲート絶縁膜１４ｂを形成する。Ｈｆの原料としては、上記と同様に、例えば、テトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ３）２Ｎ）４、ＴＤＭＡＨｆ）を用いる。Ａｌの原料としては、例えば、トリターシャルブチルアルミニウム（Ａｌ（ｔ−Ｃ４Ｈ９）３、ＴＴＢＡｌ）を用いる。酸素の原料としては、上記と同様に、例えば酸素ガス（Ｏ２）を用いる。キャリアガスとしては、上記と同様に、例えば窒素（Ｎ２）ガスを用いる。
テトラキスジメチルアミノハフニウムとトリターシャルブチルアルミニウムとは、いずれも常温において液体である。このため、テトラキスジメチルアミノハフニウムをＮ２ガスを用いてバブリングし、トリターシャルブチルアルミニウムをＮ２ガスを用いてバブリングし、バグリングにより気化されたこれらのガスをＯ２ガスと混合し、かかる混合ガスを成膜室内に供給する。
このようにして形成されるハフニウムアルミネート膜１４ｂの組成は、例えばＨｆ０．８Ａｌ０．２Ｏとなる。ハフニウムアルミネート膜１４ｂの膜厚は、例えば３ｎｍ程度となる。こうして、非晶質のハフニウムアルミネート膜１４ｂより成るゲート絶縁膜が形成される。
なお、本変形例においてゲート絶縁膜１４ｂとして非晶質のハフニウムアルミネート膜を形成しているのは、非晶質のハフニウムアルミネート膜１４ｂは、非晶質の酸化ハフニウム１４と比較して、後工程における熱処理の際に結晶粒が成長しにくいためである。
この後の半導体装置の製造方法は、図６及び図７を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１２及び図１３参照）。
こうして本実施形態による半導体装置が製造される。
本変形例によれば、ゲート絶縁膜１４ｂとして非晶質のハフニウムアルミネート膜が形成されているため、後工程における熱処理の際に、ゲート絶縁膜１４ｂ中に大きな結晶が成長するのをより確実に防止することができ、ゲート絶縁膜１４ｂはアモルファス状態をより確実に維持することができる。非晶質のゲート絶縁膜１４ｂは膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。従って、本変形例によれば、ゲートリーク電流がより小さく、物理的・電気的特性のばらつきがより小さい半導体装置を提供することが可能となる。
（変形例（その３））
次に、本実施形態による半導体装置の製造方法の変形例（その３）を図１４乃至図１６を用いて説明する。図１４乃至図１６は、本変形例による半導体装置の製造方法を示す工程断面図である。
本変形例による半導体装置の製造方法は、窒素を添加した酸化ハフニウムより成るゲート絶縁膜１４ｃを形成する際に本発明の原理を適用することに主な特徴がある。窒素を添加した酸化ハフニウムも、酸化ハフニウムと同様に、高い比誘電率を示す材料である。
まず、半導体基板１０を用意する工程から界面遷移層１２を形成する工程までは、図５（ａ）及び図５（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図１４（ａ）及び図１４（ｂ）参照）。
次に、図１４（ｃ）に示すように、全面に、例えばＭＯＣＶＤ法により、窒素が添加された酸化ハフニウム（ＨｆＯ２）膜より成るゲート絶縁膜１４ｃを形成する。窒素が添加された酸化ハフニウム膜より成るゲート絶縁膜１４ｃを形成する際には、図１乃至図２を用いて上述した半導体装置の製造方法と同様に、ゲート絶縁膜１４ｃに赤外線を断続的に照射しながら、ゲート絶縁膜１４ｃを形成する。窒素が添加された酸化ハフニウム膜１４ｃにおける窒素の添加量は、例えば１０〜２０％程度とする。Ｈｆの原料としては、例えば、上記と同様に、テトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ３）２Ｎ）４、ＴＤＭＡＨｆ）を用いる。窒素の原料としては、アンモニア（ＮＨ３）又は亜酸化窒素（Ｎ２Ｏ）等を用いる。酸素の原料としては、例えば、上記と同様に、酸素ガス（Ｏ２）を用いる。キャリアガスとしては、例えば、上記と同様に、窒素（Ｎ２）ガスを用いる。
ゲート絶縁膜１４ｃの膜厚は、例えば３ｎｍ程度とする。こうして、窒素が添加された酸化ハフニウムより成る非晶質のゲート絶縁膜１４ｃが形成される。
なお、本変形例において、ゲート絶縁膜１４ｃとして窒素が添加された非晶質の酸化ハフニウム膜を形成しているのは、窒素が添加された非晶質の酸化ハフニウム１４ｃには、窒素が添加されていない非晶質の酸化ハフニウム１４と比較して、後工程における熱処理の際に結晶粒が成長しにくいためである。
この後の半導体装置の製造方法は、図６及び図７を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１５及び図１６参照）。
こうして本実施形態による半導体装置が製造される。
本変形例によれば、ゲート絶縁膜１４ｃとして窒素が添加された非晶質の酸化ハフニウム膜が形成されているため、後工程における熱処理の際に、ゲート絶縁膜１４ｃ中に大きな結晶が成長するのをより確実に防止することができ、ゲート絶縁膜１４ｃは非晶質の状態をより確実に維持することができる。非晶質のゲート絶縁膜１４ｃは膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。従って、本変形例によれば、ゲートリーク電流がより小さく、物理的・電気的特性のばらつきがより小さい半導体装置を提供することが可能となる。
（変形例（その４））
次に、本実施形態による半導体装置の製造方法の変形例（その４）を図１７乃至図１９を用いて説明する。図１７乃至図１９は、本変形例による半導体装置の製造方法を示す工程断面図である。
本変形例による半導体装置の製造方法は、窒素が添加されたハフニウムシリケートより成る非晶質のゲート絶縁膜１４ｄを形成する際に本発明の原理を適用することに主な特徴がある。窒素が添加されたハフニウムシリケートも、ハフニウムシリケートと同様に、高い比誘電率を示す材料である。
まず、半導体基板１０を用意する工程から界面遷移層１２を形成する工程までは、図５（ａ）及び図５（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図１７（ａ）及び図１７（ｂ）参照）。
次に、図１７（ｃ）に示すように、全面に、例えばＭＯＣＶＤ法により、窒素が添加されたハフニウムシリケート膜より成るゲート絶縁膜１４ｄを形成する。窒素が添加されたハフニウムシリケート膜より成るゲート絶縁膜１４ｄを形成する際には、図１乃至図２を用いて上述した半導体装置の製造方法と同様に、ゲート絶縁膜１４ｄに赤外線を断続的に照射しながら、ゲート絶縁膜１４ｄを形成する。窒素が添加されたハフニウムシリケート膜１４ｄにおける窒素の添加量は、例えば１０〜２０％程度とする。Ｈｆの原料としては、例えば、上記と同様に、テトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ３）２Ｎ）４、ＴＤＭＡＨｆ）を用いる。Ｓｉの原料としては、例えば、トリスジメチルアミノシラン（ＳｉＨ（（ＣＨ３）２Ｎ３、ＴＤＭＡＳｉ）を用いる。窒素の原料としては、アンモニア（ＮＨ３）又は亜酸化窒素（Ｎ２Ｏ）等を用いる。酸素の原料としては、例えば、上記と同様に、酸素ガス（Ｏ２）を用いる。キャリアガスとしては、例えば、上記と同様に、窒素（Ｎ２）ガスを用いる。
ゲート絶縁膜１４ｄの膜厚は、例えば３ｎｍ程度とする。こうして、窒素が添加されたハフニウムシリケートより成る非晶質のゲート絶縁膜１４ｄが形成される。
なお、本変形例においてゲート絶縁膜として窒素が添加された非晶質のハフニウムシリケート膜１４ｄを形成しているのは、窒素が添加された非晶質のハフニウムシリケート膜１４ｄには、窒素が添加されていない非晶質のハフニウムシリケート１４ａと比較して、後工程における熱処理の際に結晶粒がより成長しにくいためである。
この後の半導体装置の製造方法は、図６及び図７を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１８及び図１９参照）。
こうして本実施形態による半導体装置が製造される。
本変形例によれば、ゲート絶縁膜１４ｄとして窒素が添加された非晶質のハフニウムシリケート膜が形成されているため、後工程における熱処理の際に、ゲート絶縁膜１４ｄ中に大きな結晶が成長するのをより確実に防止することができ、ゲート絶縁膜１４ｄは非晶質の状態をより確実に維持することができる。非晶質のゲート絶縁膜は膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。従って、本変形例によれば、ゲートリーク電流がより小さく、物理的・電気的特性のばらつきがより小さい半導体装置を提供することが可能となる。
（変形例（その５））
次に、本実施形態による半導体装置の製造方法の変形例（その５）を図２０乃至図２２を用いて説明する。図２０乃至図２２は、本変形例による半導体装置の製造方法を示す工程断面図である。
本変形例による半導体装置の製造方法は、窒素が添加されたハフニウムアルミネートより成る非晶質のゲート絶縁膜１４ｅを形成する際に本発明の原理を適用したことに主な特徴がある。窒素が添加されたハフニウムアルミネートも、ハフニウムアルミネートと同様に、高い比誘電率を示す材料である。
まず、半導体基板１０を用意する工程から界面遷移層１２を形成する工程までは、図５（ａ）及び図５（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図２０（ａ）及び図２０（ｂ）参照）。
次に、図２０（ｃ）に示すように、全面に、例えばＭＯＣＶＤ法により、窒素が添加されたハフニウムアルミネート膜より成るゲート絶縁膜１４ｅを形成する。窒素が添加されたハフニウムアルミネート膜より成るゲート絶縁膜１４ｅを形成する際には、図１乃至図２を用いて上述した半導体装置の製造方法と同様に、ゲート絶縁膜１４ｅに赤外線を断続的に照射しながら、ゲート絶縁膜１４ｅを形成する。窒素が添加されたハフニウムアルミネート膜における窒素の添加量は、例えば１０〜２０％程度とする。Ｈｆの原料としては、例えば、上記と同様に、テトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ３）２Ｎ）４、ＴＤＭＡＨｆ）を用いる。Ａｌの原料としては、例えば、トリターシャルブチルアルミニウム（Ａｌ（ｔ−Ｃ４Ｈ９）３、ＴＴＢＡｌ）。窒素の原料としては、アンモニア（ＮＨ３）又は亜酸化窒素（Ｎ２Ｏ）等を用いる。酸素の原料としては、例えば、上記と同様に、酸素ガス（Ｏ２）を用いる。キャリアガスとしては、例えば、上記と同様に、窒素（Ｎ２）ガスを用いる。
ゲート絶縁膜の膜厚は、例えば３ｎｍ程度とする。こうして、窒素が添加されたハフニウムアルミネートより成る非晶質のゲート絶縁膜１４ｅが形成される。
なお、本変形例においてゲート絶縁膜１４ｅとして、窒素が添加された非晶質のハフニウムアルミネート膜を形成しているのは、窒素が添加された非晶質のハフニウムアルミネート膜１４ｅは、窒素が添加されていない非晶質のハフニウムアルミネート膜１４ｂと比較して、後工程における熱処理の際に結晶粒がより成長しにくいためである。
この後の半導体装置の製造方法は、図６及び図７を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図２１及び図２２参照）。
こうして本実施形態による半導体装置が製造される。
本変形例によれば、ゲート絶縁膜１４ｅとして窒素が添加された非晶質のハフニウムアルミネート膜が形成されているため、後工程における熱処理の際に、ゲート絶縁膜１４ｅ中に大きな結晶が成長するのをより確実に防止することができ、ゲート絶縁膜１４ｅは非晶質の状態をより確実に維持することができる。非晶質のゲート絶縁膜は膜質が均一なため、ゲートリーク電流が比較的少なく、物理的・電気的特性のばらつきも比較的小さい。従って、本変形例によれば、ゲートリーク電流がより小さく、物理的・電気的特性のばらつきがより小さい半導体装置を提供することが可能となる。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図２３乃至図２６を用いて説明する。図２３乃至図２６は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図２２に示す第１実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置の製造方法は、半導体基板１０の下方に配置した赤外線検知器３２を用いて赤外吸収スペクトルを取得し、取得された赤外吸収スペクトルに応じて赤外線を照射することに主な特徴がある。
図２３に示すように、半導体基板１０の上方には、赤外線を照射する赤外光源２０が設けられている。なお、半導体基板１０の表面には、界面遷移層１２が形成されている。
一方、半導体基板１０の下方には、赤外線検知器３２が設けられている。赤外線検知器３２は、ゲート絶縁膜１４ｆ及び半導体基板１０等を透過した赤外線の赤外吸収スペクトルを得るためのものである。
本実施形態では、以下のようにしてゲート絶縁膜１４ｆを成長する。
まず、ゲート絶縁膜１４ｆに赤外線を比較的弱い強度で照射しながら、ゲート絶縁膜１４ｆを成長する。照射する赤外線の波長帯域は、比較的広い波長帯域とする。照射する赤外線の強度を比較的弱く設定するのは、ゲート絶縁膜１４ｆの赤外吸収スペクトルを得るためである。過度に強い赤外線を照射した場合には、ゲート絶縁膜１４ｆが溶融し、ゲート絶縁膜１４ｆが結晶化してしまうため、照射する赤外線の強度は比較的弱く設定することが必要である。なお、赤外線は、ゲート絶縁膜１４が溶融しない範囲内で連続的に照射していてもよいし、断続的に照射してもよい。
赤外線検出器３２においては、ゲート絶縁膜１４ｆの赤外吸収スペクトルが得られる。ゲート絶縁膜１４ｆ中に結晶核１８が生じている場合には、かかる結晶核１８の格子振動に対応したピークが、赤外吸収スペクトル（図４参照）に現れる。
次に、赤外線検出器３２により取得された赤外吸収スペクトルに基づいて、結晶核１８の格子振動に対応した波長の赤外線を比較的強い強度で照射する。取得された赤外吸収スペクトルに、例えば５１２ｃｍ−１の波数成分のピークが現れた場合には、５１２ｃｍ−１の波数に対応する波長の赤外線を比較的強い強度で照射する。５１２ｃｍ−１の波数に対応する赤外線の波長は、１９．５μｍである。従って、この場合には、１９．５μｍ程度の波長の赤外線を比較的強い強度で照射する。
本実施形態において、結晶核１８の格子振動に対応する波長の赤外線を照射するのは、以下のような理由によるものである。広帯域の赤外線を照射しながらゲート絶縁膜を成長する場合には、ゲート絶縁膜に照射される赤外線には、結晶核１８特有の格子振動に対応する波長成分のみならず、結晶核１８の格子振動には対応しない波長成分も含まれている。結晶核１８を消滅させるのに寄与しない波長成分を含む赤外線をゲート絶縁膜に照射した場合には、ゲート絶縁膜には大きなエネルギーが加わることとなる。一方、結晶核１８を消滅させるのに寄与する波長成分のみから成る赤外線を照射する場合には、結晶核１８を消滅させるのに寄与しない波長成分を含まないため、ゲート絶縁膜に加わるエネルギーは十分に小さくて足りる。しかも、結晶核１８を消滅させるのに寄与する波長成分のみからなる赤外線をゲート絶縁膜に照射する場合には、比較的強い強度でゲート絶縁膜に赤外線を照射したとしても、ゲート絶縁膜１４ｆが溶解する虞はない。結晶核１８を消滅させるのに寄与する波長成分を含んでいないため、ゲート絶縁膜に照射される総エネルギーが過度に大きくならないためである。従って、本実施形態によれば、確実かつ効率的にゲート絶縁膜１４ｆ中の結晶核１８を消滅させることが可能となる。
図４に示すように、取得される赤外吸収スペクトルには、５１２ｃｍ−１の波数成分のピークのみならず、約４１０ｃｍ−１、約３４３ｃｍ−１、約３２４ｃｍ−１等の波数成分のピークも現れ得る。これらの波数成分は、いずれも酸化ハフニウム結晶に特有の格子振動に対応するものと考えられる。従って、約４１０ｃｍ−１、約３４３ｃｍ−１又は約３２４ｃｍ−１の波数成分に対応する波長の赤外線を比較的強い強度でゲート絶縁膜１４ｆに照射するようにしてもよい。
結晶核１８の格子振動に対応した波長の赤外線をゲート絶縁膜１４ｆを照射すると、ゲート絶縁膜１４ｆ中の結晶核１８が消滅する。そうすると、赤外線検出器３２により取得される赤外吸収スペクトルには、結晶核１８の格子振動に対応したピークが現れなくなる。
なお、比較的強度の強い赤外線を常時照射した場合には、ゲート絶縁膜１４ｆが溶融してしまい、ゲート絶縁膜が結晶化してしまう虞がある。従って、比較的強度の強い赤外線をゲート絶縁膜１４ｆに照射する際には、赤外線をゲート絶縁膜１４ｆに断続的に照射することが好ましい。
このような工程を繰り返しながら、ゲート絶縁膜１４ｆを成長していくと、酸化ハフニウム等より成るゲート絶縁膜１４ｆが所望の膜厚に形成される。ゲート絶縁膜の膜厚は、例えば３ｎｍ程度とする。
こうして、酸化ハフニウムより成る非晶質のゲート絶縁膜１４ｆが形成される。
この後の半導体装置の製造方法は、図６及び図７を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図２５及び図２６参照）。
こうして本実施形態による半導体装置が製造される。
このように、本実施形態によれば、ゲート絶縁膜を気相成長法により形成する際に、ゲート絶縁膜に赤外線を照射することにより赤外吸収スペクトルを取得し、取得された赤外吸収スペクトルに基づいて、結晶核１８の格子振動に対応する波長の赤外線をゲート絶縁膜１４ｆに照射するため、ゲート絶縁膜１４ｆ中の結晶核１８を効率的かつ確実に消滅させることができる。
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、酸化ハフニウム、ハフニウムシリケート、ハフニウムアルミネート、窒素を添加した酸化ハフニウム、窒素を添加したハフニウムシリケート、又は、窒素を添加したハフニウムアルミネートより成るゲート絶縁膜を形成する場合を例に説明したが、本発明の原理は、他の材料より成るゲート絶縁膜を形成する際にも適用することが可能である。
例えば、酸化ジルコニウム、ジルコニウムシリケート、ジルコニウムアルミネート、窒素を添加した酸化ジルコニウム、窒素を添加したジルコニウムシリケート、又は、窒素を添加したジルコニウムアルミネートより成るゲート絶縁膜を形成する場合にも、本発明の原理を適用することが可能である。なお、ジルコニウムシリケートとは、ジルコニウム（Ｚｒ）とシリコン（Ｓｉ）と酸素（Ｏ）とを含む化合物のことである。また、ジルコニウムアルミネートとは、ジルコニウム（Ｚｒ）とアルミニウム（Ａｌ）と酸素（Ｏ）とを含む化合物のことである。
また、酸化ランタン、ランタンシリケート、ランタンアルミネート、窒素を添加した酸化ランタン、窒素を添加したランタンシリケート、又は、窒素を添加したランタンアルミネートより成るゲート絶縁膜を形成する場合にも本発明の原理を適用することが可能である。なお、ランタンシリケートとは、ランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とを含む化合物のことである。また、ランタンアルミネートとは、ランタン（Ｌａ）とアルミニウム（Ａｌ）と酸素（Ｏ）とを含む化合物のことである。
また、酸化イットリウム、イットリウムシリケート、イットリウムアルミネート、窒素を添加した酸化イットリウム、窒素を添加したイットリウムシリケート、又は、窒素を添加したランタンアルミネートより成るゲート絶縁膜を形成する際にも、本発明の原理を適用することが可能である。なお、イットリウムシリケートとは、イットリウム（Ｙ）とシリコン（Ｓｉ）と酸素（Ｏ）とを含む化合物のことである。また、イットリウムアルミネートとは、イットリウム（Ｙ）とアルミニウム（Ａｌ）と酸素（Ｏ）とを含む化合物のことである。
本発明による半導体装置の製造方法は、比誘電率の高いゲート絶縁膜を用いた半導体装置を製造するのに有用である。

Claims (4)

  1. 半導体基板上に非晶質のゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、
    前記ゲート絶縁膜を形成する工程では、前記ゲート絶縁膜に形成される結晶核の格子振動に対応した波長の赤外線を照射しながら前記ゲート絶縁膜を気相成長法により形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記ゲート絶縁膜を形成する工程では、赤外線を断続的に照射しながら、前記ゲート絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  3. 半導体基板上に非晶質のゲート絶縁膜を気相成長法により形成する工程を有する半導体装置の製造方法であって、
    前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜に赤外線を照射することにより、前記ゲート絶縁膜の赤外吸収スペクトルを求める工程と；求められた前記赤外吸収スペクトルに基づいて、前記赤外吸収スペクトルのピークに対応する波長の赤外線を前記ゲート絶縁膜に照射する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記ゲート絶縁膜は、酸化ハフニウム、ハフニウムシリケート、ハフニウムアルミネート、窒素を添加した酸化ハフニウム、窒素を添加したハフニウムシリケート、又は、窒素を添加したハフニウムアルミネートより成る
    ことを特徴とする半導体装置の製造方法。
JP2008507321A 2006-03-28 2006-03-28 半導体装置の製造方法 Expired - Fee Related JP5284081B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306340 WO2007110936A1 (ja) 2006-03-28 2006-03-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007110936A1 JPWO2007110936A1 (ja) 2009-08-06
JP5284081B2 true JP5284081B2 (ja) 2013-09-11

Family

ID=38540876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008507321A Expired - Fee Related JP5284081B2 (ja) 2006-03-28 2006-03-28 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP5284081B2 (ja)
WO (1) WO2007110936A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249668A (ja) * 1994-03-14 1995-09-26 Toshiba Corp 絶縁膜の膜質評価装置
JP2000144419A (ja) * 1998-11-12 2000-05-26 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
JP2001077111A (ja) * 1999-07-19 2001-03-23 Sharp Corp アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249668A (ja) * 1994-03-14 1995-09-26 Toshiba Corp 絶縁膜の膜質評価装置
JP2000144419A (ja) * 1998-11-12 2000-05-26 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
JP2001077111A (ja) * 1999-07-19 2001-03-23 Sharp Corp アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法

Also Published As

Publication number Publication date
JPWO2007110936A1 (ja) 2009-08-06
WO2007110936A1 (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
US7767538B2 (en) Method for manufacturing semiconductor device
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
JP3963961B2 (ja) 半導体装置の作製方法
KR100307339B1 (ko) 개선된반도체트랜지스터장치및그제조방법
US7795121B2 (en) Method for manufacturing semiconductor device
WO2004107431A1 (ja) 絶縁膜の改質方法
JP2005166696A (ja) 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法
JP2006210818A (ja) 半導体素子およびその製造方法
JP2004047935A (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
US7514331B2 (en) Method of manufacturing gate sidewalls that avoids recessing
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
JP2001035838A (ja) 炭化珪素半導体素子の製造方法
US7944004B2 (en) Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof
JPH1131691A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
US7476916B2 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
JP5284081B2 (ja) 半導体装置の製造方法
JP5652926B2 (ja) ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP5618430B2 (ja) 半導体装置およびその製造方法
JP3874815B2 (ja) 半導体装置の作製方法
JP2005302892A (ja) 半導体装置及びその製造方法
JP5298700B2 (ja) シリコンウェーハの製造方法
CN107785270B (zh) 一种mosfet器件氮化方法
JP4027913B2 (ja) 半導体装置の製造方法
JP2023111333A (ja) 窒化ガリウム半導体装置の製造方法及び窒化ガリウム半導体装置
JP2003110101A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

LAPS Cancellation because of no payment of annual fees