JP2005302892A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005302892A
JP2005302892A JP2004114429A JP2004114429A JP2005302892A JP 2005302892 A JP2005302892 A JP 2005302892A JP 2004114429 A JP2004114429 A JP 2004114429A JP 2004114429 A JP2004114429 A JP 2004114429A JP 2005302892 A JP2005302892 A JP 2005302892A
Authority
JP
Japan
Prior art keywords
silicon nitride
film
nitride film
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004114429A
Other languages
English (en)
Inventor
Takeshi Saito
豪 斎藤
Takashi Hoshi
岳志 星
Motoku Kyo
元九 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004114429A priority Critical patent/JP2005302892A/ja
Publication of JP2005302892A publication Critical patent/JP2005302892A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 シリコン窒化膜中における窒素と水素の結合量の低減を可能にする。
【解決手段】 MISFETのシリコン層4、ソース・ドレイン拡散層6上のシリサイド層7とサイドウォール絶縁膜5を被覆する中途段階の膜厚の高品質保護絶縁膜8a上に、触媒CVDにより膜厚が1nm〜5nmのシリコン窒化薄膜層14を堆積させ、次に、プラズマ励起あるいは加熱した触媒体で生成した窒素、水素の活性種あるいはNH、NHのような窒素と水素の結合した活性種すなわち解離用活性種15を上記シリコン窒化薄膜層14に照射し、上記シリコン窒化薄膜層14のN−H結合を解離し水素を離脱させ高品質保護絶縁層16に改質する。そして、シリコン窒化薄膜層14の堆積と解離用活性種15の水素解離を繰り返して所望膜厚のシリコン窒化膜から成る高品質保護絶縁膜8を形成する。
【選択図】 図5

Description

本発明は、半導体装置及びその製造方法に係り、詳しくは、シリコン窒化膜により被覆された半導体素子を有する半導体装置及びその製造方法に関する。
半導体装置の素子の微細化、半導体装置の高集積化あるいは高密度化はこれまで精力的に進められている。そして、近年、半導体装置の高性能化を図るために、上記素子の設計基準が65nmになる微細なMISFETのゲート電極、ソース・ドレイン拡散層にニッケルシリサイド(NiSi)層を形成する検討が精力的に行われている。この場合、このNiSi層は、通常いわゆるサリサイド技術で形成するが、500℃以上の熱処理でNiSi層に相転移し高抵抗になってしまうために、半導体装置の製造工程において、このNiSi層を形成した後の熱プロセスは500℃以下の低温化が必須になってくる。
一方、上記半導体装置の高集積化あるいは高密度化においては、いわゆる自己整合型コンタクト構造(以下、SAC構造と呼称する)が必須であり、SAC構造を形成するためにはシリコン窒化膜がエッチングストッパ膜として必要になる。その他、このシリコン窒化膜は、半導体装置において不揮発性メモリに用いる強誘電体膜から成る素子を水素から保護する保護膜として、あるいは、銅等の重金属が半導体素子へ侵入するのを防止する阻止膜として、半導体装置で種々に多用される絶縁材料である。
図8は、典型的な上記SAC構造を備えるMISFETが形成された半導体装置の一部断面図である。図8に示すように、シリコン基板101表面の所定の領域にSTI(Shallow Trench Isolation)の素子分離領域102が形成され、二酸化シリコン膜厚換算で2nm程度の酸窒化膜によりゲート絶縁膜103が形成され、その上に例えばp型シリコン(Si)ゲート電極104が形成される。そして、p型Siゲート電極104の側壁にサイドウォール絶縁膜105が形成され、エクステンション領域を持つソース・ドレイン拡散層106、上記p型Siゲート電極104およびソース・ドレイン拡散層106の表面にサリサイド技術によるNiSi層107が形成される。
そして、全面にシリコン窒化膜108、低誘電体絶縁膜で成る第1層間絶縁膜109が積層して堆積され、その表面が化学機械研磨(CMP)で平坦化され、ドライエッチングによりコンタクト孔110が設けられる。ここで、シリコン窒化膜108は、NiSi層107およびサイドウォール絶縁膜105を上記ドライエッチングから保護し、いわゆるエッチングストッパとして機能する。
以後は、周知の技術で、高融点金属等でコンタクト孔110にコンタクトプラグ110が充填され、それに接続する配線層112が形成され第2層間絶縁膜113が形成される。
上記半導体装置の製造においては、上述したようにシリコン窒化膜の成膜温度の低温化が強く望まれる。これまで、シリコン窒化膜の成膜方法としては、原料ガスにシラン(SiH)ガスとアンモニア(NH)ガスあるいは水素(H)ガスを用いた化学気相成長(CVD)法が周知であり、そして多用されている。しかし、その中の熱CVD法は成膜温度700〜800℃を必要しその低温化が困難である。また、原料ガスをプラズマ励起するCVD(PECVD)法は、上記低温化は容易であるが、成膜したシリコン窒化膜中に水素原子が多量に結合して取り込まれ、微細なMISFETの長期信頼性を著しく低下させるという問題が生じる。このように、成膜温度の低温化と膜中の水素量の低減とは両立し難いものであった。
そこで、最近は、成膜の低温化が容易であり上記PECVD法よりも水素量の低減化が可能となる触媒CVD法(例えば、特許文献1参照)が取り上げられその展開が種々に検討されている。
特開昭63−40314号公報
これまで、上記シリコン窒化膜中に含まれる上記水素が微細なMISFETの長期信頼性に及ぼす影響について、特にNBTI(Negative Bias Temperature Instability)法により検討されてきた。ここで、微細なMISFETでは、上述したように、ゲート絶縁膜は二酸化シリコン膜厚換算で2nm程度になり、通常は酸窒化膜、金属シリケート膜あるいは金属酸化膜で構成されている。そして、例えば、文献、2001年 ヴイ・エル・エス・アイ シンポジウム(VLSI Symposium 2001 Technical Digest)P103に示されたK.Ichinoseらによる研究調査結果報告に見られるように、上記SAC構造に用いるシリコン窒化膜中でSi−H結合をしている水素が、MISFETの閾値を変動(負方向)させ長期信頼性に最も強い影響を有するとされている。
そこで、上記シリコン窒化膜の成膜においてSi−H結合量を低減させる手法が種々に試みられている。しかし、上記低温の成膜が可能になる触媒CVD法でシリコン窒化膜を成膜し、MISFETのSAC構造を形成する場合に、上述したような微細なMISFET、その中でも特にpチャネルMISFETにおいて長期信頼性を保証する半導体装置の製造は実現できていない。
本発明は、上述の事情に鑑みてなされたもので、例えばSAC構造のようにシリコン窒化膜を備えた半導体装置において、上記シリコン窒化膜中における水素の結合状態の制御とその量の低減を可能にして、半導体素子の長期信頼性を高くして高性能の半導体装置を提供することを目的とする。
これまで、上述したようにSAC構造の形成に用いられるシリコン窒化膜中のSi−Hの結合状態にある水素が、MISFETの閾値を変動させ長期信頼性にもっとも強い影響を有するとされていた。これに対して、本発明者は、シリコン窒化膜成膜におけるSi−Hの結合量の低減は長期信頼性の改善にそれほど寄与せず、むしろシリコン窒化膜成膜でN−Hの結合状態にある水素が、MISFETの長期信頼性に大きく影響してくることを初めて見出した。本発明は、上記新知見に基づいてなされたものである。
すなわち、上記課題を解決するために、半導体装置の製造方法にかかる第1の発明は、加熱した触媒体に原料ガスを作用させて成膜する触媒CVD法を用い半導体基板上にシリコン窒化膜を形成する半導体装置の製造方法において、前記触媒CVDにより所定の膜厚のシリコン窒化膜を堆積させる工程と、該堆積後に前記所定の膜厚のシリコン窒化膜に、窒素、水素の活性種あるいは窒素と水素が化学結合した活性種を曝露する工程と、を有し所望のシリコン窒化膜を前記半導体基板上に成膜するという構成を有している。
そして、前記活性種の暴露により、前記所定の膜厚のシリコン窒化膜に存在する窒素原子と水素原子が化学結合したN−H結合を解離し、前記所定の膜厚のシリコン窒化膜から水素原子を除去するものである。
上記発明において、前記所定の膜厚のシリコン窒化膜は、原料ガスにSiHガスとNHガスを含む混合ガスを用いて堆積される。また、前記活性種は、N、H、NH、N、Nガスからなる群より選ばれた原料ガスをプラズマ励起あるいは上記加熱した触媒体による励起で生成される。
上記発明において、前記プラズマ励起は、ヘリコン波プラズマ、ECR(Electron Cyclotron Resonance)プラズマあるいはICP(Inductively Coupled Plasma)プラズマでなされる。
上記発明において、前記所定の膜厚のシリコン窒化膜は1〜5nm範囲の膜厚にすることが好ましい。
そして、第2の発明は、シリコン窒化膜が形成されている半導体装置であって、前記シリコン窒化膜に含まれる窒素と水素の化学結合したN−H結合の濃度が2.5×1021個/cm以下であるという構成を有している。
上記発明において、シリコン窒化膜は上記第1の発明の半導体装置の製造方法を用いて形成することが好ましい。
上記発明において、前記シリコン窒化膜は、絶縁ゲート電界効果トランジスタ(MISFET)を被覆し、前記MISFETのソース・ドレイン領域の自己整合型コンタクト構造を形成している。また、前記MISFETのゲート電極表面あるいはソース・ドレイン領域表面にシリサイド層としてNiSi層が形成されている。
本発明の構成によれば、シリコン窒化膜を備えた半導体装置において、上記シリコン窒化膜中におけるN−Hの結合の量が低減し、高い長期信頼性を有し高性能になる半導体装置が再現性よくしかも簡便に製造できる。
以下に、図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明の実施の形態にかかるSAC構造を有する半導体装置の一部断面図である。
図1では、従来の技術で説明した図8におけるシリコン窒化膜108と異なり、後述するN−Hの結合量を制御し低減させたシリコン窒化膜が設けられている。図1に示すように、シリコン基板1の所定の領域にSTIの素子分離領域2が形成され、酸窒化膜でゲート絶縁膜3が形成され、その上にチャネル方向の寸法が65nmのp型あるいはn型のシリコン層4が形成される。そして、シリコン層4の側壁にサイドウォール絶縁膜5が形成され、シリコン基板1表面に設けたソース・ドレイン拡散層6と上記シリコン層4の表面にNiSi層7が形成される。
そして、全面に後述するところの変調成膜の手法を用いた触媒CVD法により膜厚50nm程度のシリコン窒化膜を成膜し、本発明の高品質保護絶縁膜8が形成される。ここで、高品質保護絶縁膜8中のN−Hの結合量は、2.5×1021個/cm以下になるように制御して形成される。上述したように、シリコン窒化膜成膜における膜中のN−Hの結合量が非常に重要になってくる。以下に、本発明の基礎になる本発明者らの試行実験の結果を開示して説明する。
上記シリコン窒化膜の成膜において、MISFET製造の各種の熱プロセスを経て最終的に出来上がったMISFETの長期信頼性の改善効果を最大限に得るためには、上記成膜時におけるN−Hの結合量を制御することが最も重要となる。これについて図2、3を参照して説明する。ここで、発明者らは、図2に示すpチャネルMISFET上に種々の成膜手法でシリコン窒化膜を成膜し、出来上がった上記MISFETをNBTI法で評価した。図3はその結果の一部である。評価したpチャネルMISFET構造は、図2に示すように単体MISFETであり、n型シリコン基板21表面に酸窒化膜であるゲート絶縁膜22、p型Siゲート電極23、サイドウォール絶縁膜24、ソース・ドレイン拡散層25を有し、MISFET上に種々の成膜手法で堆積したシリコン窒化膜26が形成され、図1で説明したような層間絶縁膜、MISFETの電極(不図示)が設けてある。
ここで、NBTI法による長期信頼性の評価は標準の加速試験条件(温度125℃、バイアス電圧−1.5V、−1.8V、−2.0Vの3条件)で行い、通常の動作の場合にMISFETの閾値のシフト量が30mV変動する時間を外挿法で求めMISFETのトランジスタ寿命とした。図3の縦軸は上記トランジスタ寿命であり、横軸にはシリコン窒化膜26の成膜時のN−H結合濃度(量)を示す。ここで、N−H結合量は、シリコン窒化膜の成膜においてモニター用のシリコン基板全面にベタに堆積したサンプルを赤外吸収法(FTIR)で計測し定量化して求めている。
図3の●印のAは、本発明の成膜方法で形成したシリコン窒化膜26の場合である。この成膜方法は、その詳細は後述するが、触媒CVD法を改良したもので成膜ガスあるいは成膜の電力に変調を加えるものである。●印のB、C、Dは上述した通常の触媒CVD法で形成したシリコン窒化膜26の場合である。ここでは、成膜ガスの圧力、成膜温度の成膜条件で異なっている。そして、●印のEはPECVD法で形成したシリコン窒化膜の場合である。図3から明らかなように、シリコン窒化膜の成膜方法によらず、トランジスタ寿命はN−H結合量が減少すると共に急激に増大する。そして、N−H結合量が2.5×1021個/cm以下になると、半導体製品の品質規格の1つである5年寿命が初めて可能になることが判る。
なお、上記のシリコン窒化膜の成膜において膜中にSi−H結合も生じる。この場合、5×1021個/cm以上の形成が見られたが、このSi−H結合量は上記長期信頼性の評価に大きな影響はなかった。このSi−H結合した水素は、上述したMISFET製造での上記シリコン窒化膜の成膜後の各種の熱プロセス(500℃以下)において熱解離し、MISFET領域から除去されるためと思われる。これに対して、N−H結合は、Si−H結合よりも結合エネルギーすなわち解離エネルギーが大きくMISFET製造後もシリコン窒化膜中に在り、上記NBTI法による長期信頼性において閾値シフトを生じさせる。なお、この閾値シフトはpチャネルMISFETで顕著であり、nチャネルMISFETでは余り問題にならない。これは、微細なMISFETにおいて極薄のゲート絶縁膜(二酸化シリコン換算膜厚で2nm程度になる)に酸窒化膜が使用されるようになってきたことに関係しており、シリコン基板とゲート絶縁膜の界面に形成され、シリコン基板のミッドギャップとコンダクションバンドの間に準位をもつドナータイプの界面準位に関係するからである。
以上に説明したように、本発明では、図1の高品質保護絶縁膜8中のN−Hの結合量は、2.5×1021個/cm以下にすることが好ましい。
以後は、上記高品質保護絶縁膜8を被覆するように全面に低誘電体絶縁膜で成る第1層間絶縁膜9が積層して堆積され、CMPでその表面が平坦化され、ドライエッチングによりコンタクト孔10が設けられる。ここで、高品質保護絶縁膜8は、NiSi層7およびサイドウォール絶縁膜5を上記ドライエッチングから保護しいわゆるエッチングストッパとして機能する。以後は、高融点金属等でコンタクト孔10にコンタクトプラグ11が充填され、それに接続する配線層12が形成され第2層間絶縁膜13が形成される。
このようにすることで、本実施の形態のSAC構造を備え、微細なMISFETを含んで構成された半導体装置において、その高い長期信頼性および高性能あるいは高機能性が再現性よく達成される。
次に、本発明の半導体装置の製造方法について、図4〜7を参照して説明する。図4は、上述した触媒CVD法を改良したシリコン窒化膜の成膜に用いた触媒CVD装置の模式的な略断面図である。この場合の成膜方法の特徴は、成膜ガスあるいは成膜の電力に変調を加えるところにある。図5は上記変調成膜における工程別素子断面図であり、図6は変調成膜の第1の例を示す成膜のタイムシーケンスであり、図7はその第2の例を示すタイムシーケンスである。
図4に示すように、触媒CVD装置30は、その基本構造として、表面がアルマイト処理されたアルミニウムから成る円筒形状に成形されたチャンバ31、チャンバ31内の底部に取り付けられた基板支持ステージ32、チャンバ31内で基板支持ステージ32の直上で高さ100mm程度のところに触媒体として水平に備えられた2本の直線状の金属線33、チャンバー31の上部に取り付けられたプラズマ発生部34、そして原料ガスとして使用するNHガス、Nガス、Hガス、Nガス、SiHガス、あるいは不活性ガスのガス供給系35と反応後の処理ガスをチャンバ31外に排出する排気系36を備える。ここで、プラズマ発生部34には、ヘリコン波プラズマ源、ECR(Electron Cyclotron Resonance)プラズマ源、ICP(Inductively Coupled Plasma)プラズマ源のような装置が取り付けられて、高密度プラズマ(HDP)を発生させるようになっている。また、原料ガスの触媒体となる金属線33はタングステン(W)、白金(Pt)等で成る。そして、被処理基板であるウエハ37は、基板支持ステージ32に載置され基板加熱系38で所定の温度にされ、そして一定速度の回転を受ける。そして、ガス導入口39より上記原料ガスが選択されてプラズマ発生部34あるいはチャンバ31内に導入され、後述する処理を受けた処理ガスはガス排出口40から排気系36によりチャンバ31外に排出される。
次に、本発明の変調成膜の第1の例を図4〜6を参照して説明する。ここで、図5は、図1に示した半導体装置の製造における一工程の断面図であり、図1と同じものは同一符号でしている。
図4に示すように、触媒CVD装置30の基板支持ステージ32上にシリコン基板1であるウエハ37を載置し一定速度で回転させ、基板温度は350℃にする。図6に示すように、ガス供給系35より原料ガスとしてNHガスとSiHガスを流量比が5/1(200sccm/40sccm)になるように設定し、ガス導入口39よりプラズマ発生部34を通りチャンバ31内に導入する。そして真空排気装置を有する排気系36により真空排気しチャンバ31のガス圧力を30Paにする。そして、図6に示すように触媒電力をオン状態にしタングステンの金属線33に通電し触媒体温度を約1700℃にする。ここで、例えば上記IPCのプラズマ電力はオフ状態にする。このようにして、図5(a)に示すように、MISFETのゲート電極のシリコン層4およびソース・ドレイン拡散層6のシリサイド層7およびサイドウォール絶縁膜5を被覆して形成した中途段階の膜厚の高品質保護絶縁膜8a上に、通常の触媒CVDにより膜厚が1nm〜5nmの新たなシリコン窒化薄膜層14を積層させる。
次に、図6に示すようにSiHガスにガス流量に変調を加え、SiHガスの流量を零にしてNHガスのみを導入する。更に、触媒電力に変調を加えてその電力を30秒間程度オフ状態にし、代わりに、例えばICPのプラズマ電力を同上時間オン状態にする。このようにすると、NHガスはプラズマ励起され、プラズマ発生部34内において、高濃度の窒素、水素の活性種あるいはNH、NHのように窒素と水素の結合した活性種が生成される。上記活性種は、窒素、水素そしてその化合物のイオンあるいはラジカルのことである。そして、図5(b)に示すように、この解離用活性種15が上記シリコン窒化薄膜層14上を照射し、シリコン窒化薄膜層14に含まれていたN−H結合を解離し高品質保護絶縁層16に改質する。ここで、この解離用活性種15は、シリコン窒化薄層14内に入り込み、その表面だけでなくその内部のN−H結合を解離させて水素を上記シリコン窒化薄膜層14から除去する。ここで、上記シリコン窒化薄膜層14の膜厚は5nm以下が良い。膜厚が厚すぎると膜中の水素が充分に除去できなくなるからである。また、その膜厚は膜形成の生産性を考慮して1nm以上にするのが好ましい。なお、上記変調成膜によりSi−H結合量も減少している。
以後、上記変調成膜によるシリコン窒化薄膜層14の成膜と解離用活性種15によるN−H結合の除去とを繰り返して、所望の膜厚の高品質保護絶縁層16を成膜し、最終的に例えば50nmの膜厚の高品質保護絶縁膜8を形成する。
この実施の形態により、最終的に形成した高品質保護絶縁膜8中に含まれるN−H結合量は2.5×1021個/cm以下に低減させることが可能になり、上述したようなSAC構造を備えた微細なMISFETを有する長期信頼性に優れた半導体装置が製造できるようになる。また、シリコン窒化膜で成る上記高品質保護絶縁膜が、簡便にしかも再現性良く半導体装置に形成できる。
次に、図4,5,7を参照して第2の例を説明する。この例は、例えば図4の触媒CVD装置30において上記プラズマ電力をオフ状態に保持した通常の触媒CVD法であって、成膜ガスの流量変調のみで高品質保護絶縁膜8を形成する場合である。はじめに、図6で説明したのと同様にガス供給系35より原料ガスとしてNHガスとSiHガスをガス導入口39よりプラズマ発生部34を通りチャンバ31内に導入する。そして排気系36によりチャンバ31のガス圧力を30Paにする。そして、図7に示すように触媒電力をオン状態にしタングステンの金属線33に通電し触媒体温度を約1700℃にする。このようにして、図5(a)に示したように中途段階の膜厚の高品質保護絶縁膜8a上に、通常の触媒CVDにより膜厚が1nm〜5nmの新たなシリコン窒化薄膜層14を積層させる。
そして、図7に示すようにシランガスにガス流量の変調を加え、1分程度の間SiHガスの流量を零にしてNHガス導入のみをチャンバ31内に導入する。このようにすることで、NHガスが触媒の金属線でラジカル状態に励起され、水素の活性種あるいはNH、NHのような窒素と水素の結合した活性種が生成される。そして、この解離用活性種15が上記シリコン窒化薄膜層14上を照射し、第1の例と同様にして、図5(b)に示すように、シリコン窒化薄膜層14に含まれていたN−H結合を解離し高品質保護絶縁層16に改質する。
以後、ガス流量の変調によるシリコン窒化薄膜層14の成膜と解離用活性種15によるN−H結合の除去とを繰り返して高品質保護絶縁層16を成膜し、最終的に所望の膜厚の高品質保護絶縁膜8を形成する。
この実施の形態の第2の例でも、最終的に形成した高品質保護絶縁膜8中に含まれるN−H結合量は2.5×1021個/cm以下にすることが可能になり、SAC構造を備えた微細なMISFETを有する長期信頼性に優れた半導体装置が製造できる。但し、この場合は、同一膜厚の高品質保護絶縁膜の成膜時間が第1の例の場合よりも長くなるが、半導体装置の量産製造には充分に適用できるものである。
このようにして、上記実施の形態では、例えば設計基準が65nm以下になる微細でしかも長期信頼性に優れたMISFETを有する半導体装置が低温の熱プロセス(例えば500℃以下)で製造できるようになる。そして、高密度あるいは高集積であり高性能な半導体装置を簡便に且つ安価に、再現性良く製造することが出来るようになる。
以上、本発明の実施の形態を説明したが、本発明における特徴は、触媒CVD法での所定の薄膜のシリコン窒化膜成膜と上記薄膜中のN−H結合の活性種による解離とを繰り返して最終的にN−H結合量の少ないシリコン窒化膜を成膜することにあり、上述した実施の形態は本発明を限定するものでない。当業者においては、上記実施の形態に様々な変形・変更を施せることや、上記と同様の効果を達成するために様々な構成を採用できることが理解されよう。また、様々な技術分野の当業者において、本発明が上記実施の形態以外の用途における他の課題や適合性に対する解法を示唆していることがわかるであろう。開示目的のために本明細書に記載された実施の形態に対して本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能であり、それらの全てを特許請求の範囲でカバーすることが本出願人の意図するところである。
例えば、半導体装置において、MISFETのような能動素子の他にも、上述したように、不揮発性メモリに用いるフラッシュEEPROM構造の能動素子、更には強誘電体膜を用いた各種のトランジスタあるいはキャパシタを水素から保護するために、これら素子の上部に位置し水素阻止材として形成するシリコン窒化膜においても本発明は全く同様にして適用できるものである。あるいは、本発明は、半導体装置のダマシン配線等に使用する銅等の重金属が半導体素子へ侵入するのを防止する阻止膜として用いるシリコン窒化膜においても同様に適用できる。
また、上記シリコン窒化薄膜層14からの水素の解離除去においては、NHガスからの活性種の生成の他にも、Nガス、Hガス、Nガスを種々の方法で励起して活性種を生成させ、その活性種(解離用活性種)を上記シリコン窒化薄膜層14に照射するようにしても良い。ここで、この場合の解離用活性種を照射する装置は、図4で説明したような改良型の触媒CVD装置に限定されるものではない。
また、本発明は、n型Siゲート電極を有するpチャネルMISFET、n型あるいはp型Siゲート電極を有するnチャネルMISFETの形成においても同様に適用できる。そして、実施の形態で具体的に説明したようなMISFETおよび上記MISFETを組み合わせて本発明の半導体装置を形成することができる。
また、本発明は、シリコン基板上に半導体装置を形成する場合の他に、GaAs基板、GaN基板のような化合物半導体基板上にシリコン窒化膜を成膜し半導体装置を形成する場合にも同様に適用できる。
更には、液晶パネル、プラズマディスプレイパネル上にシリコン窒化膜を形成する場合でも上記シリコン窒化膜の変調成膜の手法は同様に適用できる。このように、本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態は適宜に変更されうるものである。
本発明の実施の形態にかかるSAC構造を有する半導体装置を示す断面図である。 本発明の実施の形態にかかる長期信頼性の評価に用いたMISFETの断面図である。 本発明の実施の形態にかかるMISFETの寿命とシリコン窒化膜中のN−H結合濃度の関係を示すグラフである。 本発明の実施の形態で使用する改良型の触媒CVD装置の模式的な略断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を示す工程別素子断面図である。 本発明の実施の形態にかかるシリコン窒化膜の第1の変調成膜を示すタイムシーケンス図である。 本発明の実施の形態にかかるシリコン窒化膜の第2の変調成膜を示すタイムシーケンス図である。 従来の技術にかかるSAC構造を有する半導体装置を示す断面図である。
符号の説明
1,21 シリコン基板
2 素子分離領域
3,22 ゲート絶縁膜
4 シリコン層
5,24 サイドウォール絶縁膜
6,25 ソース・ドレイン拡散層
7 シリサイド層
8,8a 高品質保護絶縁膜
9 第1層間絶縁膜
10 コンタクト孔
11 コンタクトプラグ
12 配線層
13 第2層間絶縁膜
14 シリコン窒化薄膜層
15 解離用活性種
16 高品質保護絶縁層
23 p型Siゲート電極
26 シリコン窒化膜
30 触媒CVD装置
31 チャンバ
32 基板支持ステージ
33 金属線
34 プラズマ発生部
35 ガス供給系
36 排気系
37 ウエハ
38 基板加熱系
39 ガス導入口
40 ガス排出口

Claims (9)

  1. 加熱した触媒体に原料ガスを作用させて成膜する触媒CVD法を用い半導体基板上にシリコン窒化膜を形成する半導体装置の製造方法において、
    前記触媒CVDにより所定の膜厚のシリコン窒化膜を堆積させる工程と、該堆積後に前記所定の膜厚のシリコン窒化膜に、窒素、水素の活性種あるいは窒素と水素が化学結合した活性種を曝露する工程と、を有し、
    所望のシリコン窒化膜を前記半導体基板上に成膜する半導体装置の製造方法。
  2. 前記活性種の暴露により、前記所定の膜厚のシリコン窒化膜に存在する窒素原子と水素原子が化学結合したN−H結合を解離し、前記所定の膜厚のシリコン窒化膜から水素原子を除去する請求項1に記載の半導体装置の製造方法。
  3. 前記所定の膜厚のシリコン窒化膜は、原料ガスにSiHガスとNHガスを含む混合ガスを用いて堆積される請求項1又は2に記載の半導体装置の製造方法。
  4. 前記活性種は、N、H、NH、Nガスからなる群より選ばれた原料ガスをプラズマ励起あるいは上記加熱した触媒体による励起で生成することを特徴とする請求項1,2又は3に記載の半導体装置の製造方法。
  5. 前記プラズマ励起は、ヘリコン波プラズマ、ECR(Electron Cyclotron Resonance)プラズマあるいはICP(Inductively Coupled Plasma)プラズマでなされることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記所定の膜厚は1〜5nmであることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
  7. シリコン窒化膜が形成されている半導体装置であって、前記シリコン窒化膜に含まれる窒素と水素の化学結合したN−H結合の濃度が2.5×1021個/cm以下であることを特徴とする半導体装置。
  8. 前記シリコン窒化膜は、絶縁ゲート電界効果トランジスタ(MISFET)を被覆し、前記MISFETのソース・ドレイン領域の自己整合型コンタクト構造を形成していることを特徴とする請求項7に記載の半導体装置。
  9. 前記MISFETのゲート電極表面あるいはソース・ドレイン領域表面にシリサイド層としてNiSi層が形成されている請求項8に記載の半導体装置。

JP2004114429A 2004-04-08 2004-04-08 半導体装置及びその製造方法 Pending JP2005302892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004114429A JP2005302892A (ja) 2004-04-08 2004-04-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114429A JP2005302892A (ja) 2004-04-08 2004-04-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005302892A true JP2005302892A (ja) 2005-10-27

Family

ID=35334050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114429A Pending JP2005302892A (ja) 2004-04-08 2004-04-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005302892A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008098400A (ja) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
US7767513B2 (en) 2007-03-22 2010-08-03 Elpida Memory, Inc. Method of manufacturing semiconductor device and semiconductor device
KR101017758B1 (ko) 2008-09-19 2011-02-28 주식회사 동부하이텍 반도체 소자의 질화막 형성 방법
CN102903665A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008098400A (ja) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
US7767513B2 (en) 2007-03-22 2010-08-03 Elpida Memory, Inc. Method of manufacturing semiconductor device and semiconductor device
KR101017758B1 (ko) 2008-09-19 2011-02-28 주식회사 동부하이텍 반도체 소자의 질화막 형성 방법
CN102903665A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Similar Documents

Publication Publication Date Title
US6287988B1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
EP1422752B1 (en) Forming method and forming system for insulation film
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
JP4863296B2 (ja) 半導体装置の製造方法
US20080274605A1 (en) Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device
US20070235421A1 (en) Substrate treating method and production method for semiconductor device
JP2000164716A (ja) 半導体装置及びその製造方法
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置
JP2004356528A (ja) 絶縁膜の改質方法
JP4162601B2 (ja) 絶縁膜の形成方法
TW200903643A (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus
US7192887B2 (en) Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
JP3399413B2 (ja) 酸窒化膜およびその形成方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JP2004153256A (ja) シリコン基板の複合面に酸化膜を形成する方法
US20100140683A1 (en) Silicon nitride film and nonvolatile semiconductor memory device
JP2005302892A (ja) 半導体装置及びその製造方法
JP2010209465A (ja) 堆積チャンバにおける酸化からの導電体の保護
TWI777717B (zh) 用於改良膜的有效氧化物厚度之氫化與氮化製程
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JP2004214305A (ja) 半導体装置及びその製造方法
TW201107521A (en) Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus
JPH069197B2 (ja) ゲイト絶縁膜の作製方法