JP2010209465A - 堆積チャンバにおける酸化からの導電体の保護 - Google Patents

堆積チャンバにおける酸化からの導電体の保護 Download PDF

Info

Publication number
JP2010209465A
JP2010209465A JP2010034769A JP2010034769A JP2010209465A JP 2010209465 A JP2010209465 A JP 2010209465A JP 2010034769 A JP2010034769 A JP 2010034769A JP 2010034769 A JP2010034769 A JP 2010034769A JP 2010209465 A JP2010209465 A JP 2010209465A
Authority
JP
Japan
Prior art keywords
chamber
deposition
pressure
substrate
reducing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010034769A
Other languages
English (en)
Other versions
JP5599623B2 (ja
JP2010209465A5 (ja
Inventor
Tatsuya Yoshimi
タツヤ・ヨシミ
Blank Rene De
ルネ・ドゥ・ブランク
Jerome Noiray
ジェローム・ノワレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM International NV
Original Assignee
ASM International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM International NV filed Critical ASM International NV
Publication of JP2010209465A publication Critical patent/JP2010209465A/ja
Publication of JP2010209465A5 publication Critical patent/JP2010209465A5/ja
Application granted granted Critical
Publication of JP5599623B2 publication Critical patent/JP5599623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】高導電度または低抵抗率を有する導電膜を形成するプロセスを提供する。
【解決手段】堆積チャンバにおいて基板上に導電膜を堆積した後、基板を取り出すためにチャンバ内に還元ガスを導入する。堆積チャンバはバッチCVDチャンバであってよく、堆積される膜は、例えば窒化チタンなど遷移金属窒化物である金属窒化物であってよい。チャンバから基板を取り出す準備の一部として、基板を冷却してよく、チャンバを還元ガスで充填してチャンバ圧力を上昇させる。この時にチャンバ内に酸化剤が導入され得ることが認められている。充填及び/または冷却プロセスの間、露出した金属含有膜を酸化から保護するために、還元ガスを導入することが発見された。還元ガスは、還元剤が還元ガスの少数成分であるような還元剤とキャリアガスとから形成される。還元剤を供給することによって、露出した金属含有膜の酸化が低減され、その結果金属膜の導電特性が向上する。
【選択図】図2

Description

本発明は、一般的に半導体製造に関し、特に金属含有膜の堆積後酸化の防止に関する。
半導体素子製造は複雑なプロセスである。電子デバイスは典型的に半導体基板上に形成され、たいていの場合絶縁要素によって分離された導電要素を含む。導電要素は、例えば電極及び相互接続導体として作用し得る。
トランジスタ装置などのさまざまな電子デバイスが、一般的なトランジスタ装置である金属酸化膜半導体電界効果トランジスタ(MOSFET)を備えた今日の集積回路製造において存在する。一般的に、MOSFETはゲート誘電体上に形成された導電ゲート電極を含み、典型的に単結晶シリコンである半導体基板上に順に積層される。MOSFETなどの電子デバイスにおける信頼性のある性能には、ゲート電極などの導電部分の導電度を維持することが重要であり、導電部分は金属または金属窒化物などの導電材料からなり得る。
従って、高導電度または低抵抗率を有する導電膜を形成するプロセスのための継続的な必要性がある。
本発明のある実施形態は、遷移金属窒化物膜を形成する方法を提供する。基板は、化学気相堆積(CVD)チャンバ内に提供される。遷移金属窒化物膜は、堆積圧力及び堆積温度のCVDチャンバ内の基板上に堆積される。続いて、CVDチャンバ内の圧力は、還元ガスをCVDチャンバ内に流すことによって堆積圧力からアンロード圧力まで上昇される。還元ガスは、不活性ガスと、還元剤とを含む。CVDチャンバ内の圧力を上昇させると同時に、基板の温度は堆積温度からアンロード温度まで低下される。基板はアンロード圧力及びアンロード温度のCVDチャンバから取り出される。
本発明の別の実施形態は、半導体を処理するための方法を提供する。基板は、堆積チャンバ内に提供される。導電膜は、堆積圧力のチャンバ内の基板上に堆積される。CVDチャンバ内の圧力は、続いて還元ガスをCVDチャンバ内に流すことによって堆積圧力からアンロード圧力まで上昇される。還元ガスは、不活性ガスと、還元剤とを含む、チャンバ内の還元剤の量は、不活性ガスの量よりも少ない。基板はアンロード圧力のチャンバから取り出される。
本発明の実施形態で使用される垂直炉反応器の図である。 本発明の実施形態による基板処理方法のフローチャートである。 本発明の実施形態による堆積及び堆積後の充填処理の間の温度及び圧力変化を示すグラフである。 本発明の実施形態による異なる条件下で処理された窒化チタン膜の低効率を比較したgグラフである。
本発明は、説明の目的であって本発明を限定する目的でない発明の詳細な説明及び添付の図面からよりよく理解されるだろう。
化学気相堆積(CVD)チャンバなどの堆積チャンバの内部は、高度に制御された環境である。温度、圧力、反応性化学種の有無及び濃度は、チャンバ内での基板上への膜の堆積など、所望の処理結果を得るために綿密に制御される。その結果、チャンバ内に流される不活性ガスを含むガスは通常高純度を有する。
堆積は典型的に、例えば100Torr以下または10Torr以下などの減圧下、例えば約450℃以上または約600℃以上などの高温で行われる。堆積処理の後、チャンバから基板を取り出すのに適した大気圧程度までチャンバ圧力を上昇させるために、チャンバはガスで“充填”され得る。さらに、チャンバ及び基板の温度もまた基板の取り出しに適した程度まで冷却され得る。
堆積チャンバ環境は、充填及び冷却の間も依然として高度に制御される。不活性ガスは典型的に充填に使用される。これらのガスは、不要な酸化またはその他の反応が典型的に予測されないように、通常は高純度であると考えられる。それにもかかわらず、酸化の発生が見られ、問題となり得る。例えば、金属または金属窒化物が堆積されるような酸化剤を利用しないチャンバ内での堆積でさえ酸化が起こる。これらの酸化剤は、不活性ガス源自体に存在する、且つ/またはチャンバへ不活性ガスを流す流路にわたるガス供給システムから得る、且つ/またはチャンバ内に存在する残留量であることが理論的に制限されずに考えられている。真空に近い圧力から大気圧程度までガス圧を増加させるために堆積チャンバ内に大量のガスが流されるため、チャンバに侵入する不活性ガス中の酸化剤の存在は、充填の間に悪化する。酸化剤は、金属含有材料に不要に酸素を取り込んだり、不要に抵抗率を上昇させたりし得る金属含有材料の酸化を引き起こす。いかなる酸化物も薄膜の大部分を占め得るため、酸化は、金属窒化物薄膜などの薄く堆積された膜には特に問題である。現在、より薄い金属窒化物膜が増加しつつあるように、集積回路の規模は減少され続けているため、これらの酸化に関する問題が拡大しつつある。
本発明の実施形態は、堆積チャンバが冷却及び/または充填される堆積後の取り出し工程の間に、有利に酸化を制御する。実施形態によっては、例えば金属窒化物膜などの金属含有膜の堆積後、充填処理の間の金属窒化物膜の酸化を抑制するために、後続の堆積後充填/冷却の間に還元ガスが使用される。還元ガスは、不活性ガス中に混合された還元剤を含む。還元剤を供給することによって、金属窒化物膜は酸化から保護されるため、所望の導電特性が維持される。いくつかの実施形態では、金属含有膜は約100nm以下、または約40nm以下、または約3nmから約20nmの厚さを有する。
還元剤は、還元ガスの少数成分である。好ましくは、還元剤はガスであり、還元ガスの約4容量パーセント(vol.%)以下、または約2vol.%以下を占める。いくつかの実施形態では、還元ガス中の還元剤の濃度は、約0.1から約4vol.%の範囲にある。還元ガスは、効果的に酸化を抑制し、堆積された金属含有膜の抵抗率を低レベルに維持することが可能となり、有利である。さらに、還元ガスは“安全”であり、非爆発性である。従って、堆積チャンバを開放してアンロード環境、最終的にはクリーンルーム環境と接触させることが可能であり、堆積チャンバが還元ガスで充填された状態で、堆積チャンバ雰囲気の成分を変化させる必要なく基板を取り出すことが可能であり、有利である。
ここで、全体を通して同様の参照符号が同様の部分を参照している図面について説明する。当然のことながら、ここで開示される充填の間に酸化を抑制するための方法は、金属窒化物表面または遷移金属窒化物表面などの露出された導電表面を有する様々な構成に適用される。
図1を参照すると、いくつかの実施形態で使用される反応器が図示されている。反応器10は、垂直炉反応器であり、互いに垂直方向に分離された基板40を収容し、効果的な加熱及び取り出し順序の利点を有する。基板は、例えばシリコンウエハを含む半導体基板であってよい。実施形態によっては、反応器10は、25以上または50以上の基板を収容することができる。適当な垂直炉は、オランダ、アルメレにあるASM International, N.V.から市販されているA400TM及びA412TM垂直炉である。垂直バッチ炉の内容が開示された実施形態もあるが、ここで開示される原理及び利点は、枚葉反応器を含むその他の種類の反応器にも適用されることは明らかである。
続けて図1を参照すると、管12は、垂直炉または反応器10内部において、反応チャンバ20を画定する。管12の下端は、フランジ90において終結している。フランジ90は、下部指示面14と接触することによってチャンバ20を機械的にシールする。プロセスガスは、チャンバ20の上部に位置するガス入口22を通して反応チャンバ20内へと供給され、チャンバ20の底部に位置するガス出口24を通してチャンバ20から排出されることができる。反応チャンバ20は、垂直方向に間隔をあけた基板またはウエハ40の積層体を保持するウエハボートを収容する。
プロセス管フランジ90は、プロセスガスがそこで濃縮されることを防ぐために、高温で維持されることができる。当然ながら、上昇した温度はプロセス間で変化することができ、好ましくはプロセスガスの特性に基づいて選択される。フランジ90の温度の調整は、電気ヒーター及びウエハ冷却システムを備えて提供することによって達成される。ウエハ冷却は、高温ウエハ40のバッチを取り出す間のフランジ90の過熱を防ぐことを主な目的とする。
反応チャンバ20に反応物または前駆体を供給するために、さまざまなシステムを使用することができる。例えば、前駆体がガスの場合、ガス源から直接チャンバ20へと流すことができる。ガスのフロー時間及び流量は、反応器10に接続されたプログラム式コントローラによって制御することができる。コントローラは、順に、チャンバ20に接続された配管系における質量流量コントローラを制御する。
前駆体が液体として貯蔵されている場合、バブラーを使用して前駆体を気体形態でチャンバ20に供給することができる。前駆体のフロー時間及び流量は。バブラーにおいて液体を通るキャリアガスのフローを制御し、且つ液体温度を制御することによって調製することができる。当然のことながら、キャリアガスによって運ばれる液体前駆体の品質は、温度上昇に伴って向上する。
プロセスガスは、様々な方法でチャンバ20に導入されることができる。例えば、図1に示す反応器では、ガスは上部入口22を介して反応器10の上部に位置する内部空間20へと導入され、出口24を介して反応器10の底部から排出される。別の実施形態では、プロセスガスは、垂直に分布した分離された穴のアレイを備えた垂直方向にのびる注入器を通して導入されることができる。
図2には、いくつかの実施形態による基板の処理方法のフローチャートが示されている。最初に、堆積チャンバまたは反応チャンバ内に基板を提供する210。いくつかの実施形態において、チャンバは低圧CVD、パルスCVD、またはプラズマCVDに適したチャンバを含む。チャンバは、原子層堆積(ALD)または物理気相堆積(PVD)を実施するように構成され得る。
チャンバ内に提供される基板は210、堆積に適したワークピースを含む。実施形態によっては、基板は枚葉シリコンウエハ、セミコンダクタ・オン・インシュレータ(SOI)基板、またはエピタキシャルシリコン表面、シリコン‐ゲルマニウム表面、またはウエハ上に堆積したIII‐V族物質である。ワークピースはウエハに限定されず、ガラス、プラスチック、または半導体処理に使用されるその他の基板も含む。実施形態によっては、基板が、例えばシリコン及び絶縁領域など、2つ以上の異なる種類の表面形態を有する“混合”基板を含むものもある。
実施形態によっては、堆積チャンバにおいて提供される基板210は、基板上に1つ以上の層が堆積された、部分的に製造された集積回路を含む。層は、二酸化シリコン、シリコン窒化物、金属酸化物、または金属ケイ酸塩などの誘電材料を含むことができる。層はまた、ポリシリコンあるいはタングステンまたはチタンを含むさまざまな種類の金属などの導電材料を含むことができ、それらはゲート電極構造体として使用されることができる。実施形態によっては、シリコン基板は、誘電層と、その上に形成された窒化チタンを含む金属含有層とを備えてCVDチャンバにおいて提供される210。
チャンバにおいて基板を提供した210後、インサイチューで基板上に膜を堆積する。堆積の間、チャンバは約350℃以上、または約450℃以上、または約600℃以上など、比較的高温(または堆積温度)に維持されることができる。堆積温度に到達するために、いくつかの実施形態では、高温熱エネルギーを発生させることができる放射熱源がチャンバ外部に提供されてチャンバが加熱される。さらに、堆積の間、チャンバは、約100Torr以下、または約10Torr以下、または高真空圧に近い0Torrの低い堆積圧に維持されることができる。
実施形態によっては、堆積膜は金属窒化物、または遷移金属窒化物またはポリシリコンなどの導電体を含む。好ましい実施形態では、堆積される膜は、窒化タングステン、窒化チタン、チタン窒化シリコン、または窒化タンタルなどを含むがこれらに限定されない遷移金属窒化物などの金属窒化物膜を含む。膜は、例えばブランケットまたは選択的堆積などを使用して堆積され得る。膜の最終的な厚さは、膜の使用目的に応じて変化することができ、実施形態によっては、約100nm以下、または約40nm以下の厚さを有する導電膜が堆積される。実施形態によっては、膜は化学気相堆積によって堆積される。
図2を参照すると、基板上に膜を堆積した220後、充填プロセスにおいてチャンバ内へと還元ガスを流すことによって、チャンバ内のガス圧を上昇させる230。還元ガスを流すことによって、チャンバ内の圧力は、低い堆積圧力から、チャンバから基板を取り出すのに適したより高い圧力へと上昇する。実施例によっては、還元ガスは、還元剤として水素(H)ガスを含む。その他の適当な還元剤は、メタノール、エタノール、プロパノール、イソプロピルアルコール、及びそれらの混合物などのアルコールを含む。還元剤は、例えばN2、Ar、Heなどの不活性ガスまたは不活性ガスの混合物と混合される。好ましくは、還元剤は還元ガスの少数成分である。例えばいくつかの実施形態では、還元剤は還元ガスの約4vol.%以下、または約2vol.%以下を占める。実施形態によっては、還元剤は、還元ガスの約0.1から約4vol.%、または約0.1から約2vol.%を占める。
いくつかの実施形態において、還元剤は、例えば堆積プロセスの間など、充填に先立って堆積チャンバへと導入され、堆積後の充填プロセスの間、例えばキャリアガスフローとともに、継続してチャンバ内へと流され続ける。還元ガスが堆積プロセス時から堆積後の充填プロセスを通して継続的に流されるような実施形態において、還元ガスの流量は変化することも一定に維持することもできる。例えば、還元剤が、堆積の間は比較的高濃度であって、充填の間は約0.1から4vol.%、または約0.1から2vol.%まで濃度が低下されることができる。
別の実施形態では、還元ガスフローは膜の堆積後、及び堆積後の充填の間に開始され、チャンバ内の圧力を上昇させる。実施形態によっては、還元ガスフローが堆積プロセスの間に開始されるかまたは堆積後の充填の間に開始されるかにかかわらず、還元ガスフローは基板がウエハチャンバから取り出されるまで継続されることができる。
続けて図2を参照すると、チャンバ内の圧力を上昇させる230間、温度も低下させる240ことができる。比較的高い堆積温度から、処理された基板をチャンバから取り出すのに適した温度まで、温度を低下させることができる。実施形態によっては、チャンバ外部の放射熱源から放射される熱の強度を低減することによって温度を低下させることができる。
チャンバ圧力が適当なアンロード圧力まで上昇し、チャンバ温度が適当なアンロード温度まで低下すると、基板をチャンバから取り出す250ことができる。いくつかの実施形態において、アンロード圧力は大気圧程度であり、アンロード温度は約400℃以下、または約350℃以下である。非常に低いアンロード温度は、粒子生成を引き起こし得ることが認められている。実施形態によっては、この粒子生成を防ぐために、アンロード温度を約250℃以上、好ましくは約300℃以上、例えば約300℃から約400℃の範囲に設定する。
還元ガスは、基板上で露出した金属窒化物などの導電体の酸化を抑制する。結果として、導電体は有利に低い抵抗率を有する。いくつかの実施形態において、膜厚約10nm以下の堆積された膜の抵抗率は、約80μΩ・cm以下、または約70μΩ・cm以下である。実施形態によっては、膜厚約20nm以下の金属膜の抵抗率は、約70μΩ・cm以下、または約60μΩ・cm以下である。
図3は、いくつかの実施形態による、堆積並びに堆積後の充填及び冷却の間の堆積チャンバ内の温度及び圧力変化を示すグラフである。図示されているように、チャンバにおいて基板を提供した後、チャンバは例えば約10Torr以下の堆積圧力まで減圧され、チャンバ温度は例えば約600℃の堆積温度まで上昇される。所望の圧力及び温度が得られると、堆積プロセスが実施される。
堆積プロセスが実施された後、チャンバは還元ガスで充填されてチャンバ圧力は上昇する。還元ガスは、例えばH及びN、好ましくは約4vol.%のH及びN(このような還元ガスはフォーミングガスとも称される)から形成されることができる。堆積後、チャンバ及びチャンバ内の基板は、約600℃の堆積温度から約300℃のアンロード温度まで冷却される。
チャンバ圧力及び温度が所望のアンロード圧力及びアンロード温度に到達すると、チャンバを開放して基板を取り出すことができる。いくつかの実施形態において、基板はウエハボート上で垂直方向に分離されて保持されており、基板を取り出す段階は、堆積チャンバからウエハボートを取り出すことを含む。
続けて図3を参照すると、x軸の時間は任意であって堆積プロセス及び充填プロセスのいずれも特定の期間に制限されるものではないことは、当業者にとって明らかである。
さまざまな条件下で形成した窒化チタン膜の抵抗率を分析した。窒化チタン膜は、オランダ、アルメレにあるASM International, N.V.から市販されているA412TMCVDバッチ反応器において、基板上に堆積させた。窒化チタンは、それぞれ流量約2g/min及び0.2slmのTiCl及びNHを使用し、化学気相堆積法によって堆積させた。堆積温度は約600℃であり、堆積圧力は約0.2Torrであった。これらの条件下で、堆積プロセスをさまざまn時間実施し、結果として、厚さ10nm、20nm及び40nmを有する窒化チタン膜を堆積させた。堆積された膜にさまざまな堆積後プロセスを実施して膜の抵抗率を測定した。結果を図4に示す。
いかなる場合においても、堆積後プロセスは、チャンバ内の圧力を大気圧程度まで上昇させるための堆積チャンバの充填及び300℃のアンロード温度までの基板の冷却を含む。堆積後プロセスは、以下の3つのプロセスに区別される。
(1)堆積後の充填の間に還元ガスを供給せず、堆積後アニールを実施しない“標準”プロセス。堆積チャンバは単に窒素ガスで充填し、基板をアンロード温度まで冷却する。
(2)堆積後の充填の間に還元ガスを供給する本発明の実施形態によるプロセス。還元ガスは、H濃度4vol.%であるHとNとの混合物から成る(フォーミングガス)。
(3)堆積後の充填の間に還元剤を供給しない標準プロセス。標準プロセスに加えて、基板に堆積チャンバ外で堆積後アニールを施す。堆積チャンバ外アニールは、0.4%NH、19.5%Hを含み、残りの雰囲気がNであるアニールチャンバにおいて、約750℃の温度で30分間実施した。
図4を参照すると、続いて、さまざまな膜の抵抗率を測定した。グラフは、充填の間に還元剤を供給せず、堆積後アニールを実施しない標準堆積後プロセスにおいて、全ての膜厚で、測定されたその他の堆積後方法を使用して処理された窒化チタン膜よりも著しく高い抵抗率窒を有する化チタン膜が得られたことを示している。
還元ガスにおける堆積チャンバ外での堆積後アニールが堆積された膜の抵抗率を低下させることができることは、当業者に理解されるであろう。これは、図4で明らかであり、堆積チャンバ外での堆積後アニールによって、堆積チャンバ外での堆積後アニールを行わない標準プロセスと比較して、最も薄い膜では約20μΩ・cm、最も厚い膜でも約10μΩ・cm抵抗率が低下したことが示されている。
充填及び冷却の間に還元ガスを堆積チャンバ内に流すことによって、還元ガスにおける堆積チャンバ外でのアニールから得られる結果と同様の抵抗率が有利に得られることが認められた。10nmの厚さでは抵抗率は約70μΩ・cmであり、堆積チャンバ外アニールを施された膜での結果よりわずかに低下した。20nm及び40nmの厚さでは、抵抗率はそれぞれ60μΩ・cm未満及び50μΩ・cm未満であった。従って、特に約40nm以下または約20nm以下の薄膜では、還元ガスを使用した充填及び冷却によって、堆積チャンバ外での堆積後アニールによって得られる結果に類似した抵抗率が得られる。これは、堆積チャンバ外アニールを省略することができ、その結果金属窒化物または遷移金属窒化物膜などの導電膜の形成において処理段階を減少し、処理量を増加させることができることを示唆している。
当然のことながら、本発明の教示は、堆積後充填の状況に有利に適用されると同時に、その他様々な状況にも適用されることができる。例えば、堆積が比較的低温で実施され、堆積温度及びアンロード温度が等しいような場合、堆積後に温度を低下させる必要はない。それにもかかわらず、堆積チャンバへ還元ガスを流すことによって、チャンバが充填されて基板が堆積チャンバから取り出すように調整された時に、酸化を抑制する利点が得られる。
以上より、本発明の範囲または精神を逸脱することなく、本発明に様々な修正及び変形がなされ得ることは当業者に明らかである。従って、本発明は、添付の特許請求の範囲内である発明の修正及び変形またはそれと同等のものも含むことを目的とする。
10 反応器
12 管
14 下部支持面
20 反応チャンバ
22 ガス入口
24 ガス出口
30 ウエハボート
40 基板
90 フランジ

Claims (18)

  1. 化学気相堆積(CVD)チャンバにおいて基板を提供する段階と、
    堆積圧力及び堆積温度の前記CVDチャンバにおいて、前記基板上に遷移金属窒化物膜を堆積させる段階と、
    続いて、不活性ガスと還元剤とを含む還元ガスを前記CVDチャンバへと流すことによって、前記堆積圧力からアンロード圧力まで前記CVDチャンバ内の圧力を増加する段階と、
    アンロード圧力及びアンロード温度の前記CVDチャンバから前記基板を取り出す段階と、
    を含むことを特徴とする遷移金属窒化物膜の形成方法。
  2. 前記CVDチャンバにおいて、圧力を増加させると同時に、前記堆積温度からアンロード温度まで前記基板温度を低下する段階をさらに含むことを特徴とする請求項1に記載の方法。
  3. 前記堆積圧力が10Torr以下であることを特徴とする請求項1に記載の方法。
  4. 前記アンロード圧力が大気圧であることを特徴とする請求項1に記載の方法。
  5. 前記アンロード温度が400℃以下であることを特徴とする請求項1に記載の方法。
  6. 前記遷移金属窒化物が40nm以下の厚さを有することを特徴とする請求項1に記載の方法。
  7. 前記還元剤がHを含むことを特徴とする請求項1に記載の方法。
  8. 前記CVDチャンバ内の前記還元剤の濃度が4vol%以下であることを特徴とする請求項1に記載の方法。
  9. 前記遷移金属窒化物が窒化チタンを含むことを特徴とする請求項1に記載の方法。
  10. 前記CVDチャンバが、25以上の基板を処理するよう構成された垂直バッチ反応器を含むことを特徴とする請求項1に記載の方法。
  11. 前記遷移金属窒化物膜を堆積する段階の後に、前記還元ガスを流し始めることを特徴とする請求項1に記載の方法。
  12. 堆積チャンバにおいて基板を提供する段階と、
    堆積圧力の前記チャンバにおいて、前記基板上に導電膜を堆積させる段階と、
    続いて、不活性ガスと還元剤とを含み、前記チャンバ内の前記還元剤の量が前記不活性ガスの量より少ない還元ガスを前記チャンバへと流すことによって、前記チャンバ内の圧力を増加する段階と、
    アンロード圧力の前記チャンバから前記基板を取り出す段階と、
    を含むことを特徴とする半導体処理方法。
  13. 前記堆積圧力が10Torr以下であることを特徴とする請求項12に記載の方法。
  14. 前記アンロード圧力が大気圧であることを特徴とする請求項12に記載の方法。
  15. 前記導電膜が遷移金属窒化物またはシリコンを含むことを特徴とする請求項12に記載の方法。
  16. 取り出された基板の前記導電膜が80μΩ・cm以下の抵抗率を有することを特徴とする請求項15に記載の方法。
  17. 前記還元剤が、Hと、メタノールと、プロパノールと、イソプロピルアルコールと、それらの混合物とからなる群から選択されることを特徴とする請求項12に記載の方法。
  18. 前記チャンバにおいて、前記還元剤がガスの全容積の2vol%以下を示すことを特徴とする請求項12に記載の方法。
JP2010034769A 2009-02-20 2010-02-19 堆積チャンバにおける酸化からの導電体の保護 Active JP5599623B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/390,145 US7829457B2 (en) 2009-02-20 2009-02-20 Protection of conductors from oxidation in deposition chambers
US12/390,145 2009-02-20

Publications (3)

Publication Number Publication Date
JP2010209465A true JP2010209465A (ja) 2010-09-24
JP2010209465A5 JP2010209465A5 (ja) 2012-04-19
JP5599623B2 JP5599623B2 (ja) 2014-10-01

Family

ID=42631351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034769A Active JP5599623B2 (ja) 2009-02-20 2010-02-19 堆積チャンバにおける酸化からの導電体の保護

Country Status (3)

Country Link
US (1) US7829457B2 (ja)
JP (1) JP5599623B2 (ja)
KR (1) KR101548129B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
JP2017532755A (ja) 2014-08-01 2017-11-02 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ, アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 化合物半導体デバイスのためのエピタキシャル金属の遷移金属窒化物層
JP7258826B2 (ja) 2020-06-30 2023-04-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP2003318120A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス及び電子機器
JP2006093653A (ja) * 2004-09-22 2006-04-06 Asm Internatl Nv バッチリアクター内でのTiN膜の堆積
JP2006196910A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JP2007077455A (ja) * 2005-09-14 2007-03-29 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2007142237A (ja) * 2005-11-21 2007-06-07 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123866A (ja) 1982-01-14 1983-07-23 Agency Of Ind Science & Technol 気相メッキ方法
JP2624736B2 (ja) 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
JP2655666B2 (ja) 1988-02-10 1997-09-24 株式会社日立製作所 配線形成方法
US5008160A (en) 1988-07-11 1991-04-16 Jenkin William C Method of securing adherent coatings by CVD from metal carbonyls, and articles thus obtained
US5518061A (en) * 1988-11-10 1996-05-21 Lanxide Technology Company, Lp Method of modifying the properties of a metal matrix composite body
US5108983A (en) 1989-11-21 1992-04-28 Georgia Tech Research Corporation Method for the rapid deposition with low vapor pressure reactants by chemical vapor deposition
JP2892170B2 (ja) 1990-07-20 1999-05-17 株式会社東芝 熱処理成膜方法
US5253656A (en) * 1991-05-23 1993-10-19 Rincoe Richard G Apparatus and method for monitoring contact pressure between body parts and contact surfaces
GB9206442D0 (en) 1992-03-25 1992-05-06 Metal Research Semiconductors Treatment chamber
US5444217A (en) 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
KR0141195B1 (ko) 1994-06-08 1998-07-15 김광호 저저항 게이트전극을 갖는 반도체소자의 제조방법
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
KR0183729B1 (ko) 1995-08-18 1999-04-15 김광호 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US5834068A (en) 1996-07-12 1998-11-10 Applied Materials, Inc. Wafer surface temperature control for deposition of thin films
US5756392A (en) 1997-01-22 1998-05-26 Taiwan Semiconductor Manuacturing Company, Ltd. Method of formation of polycide in a semiconductor IC device
US5872017A (en) 1997-01-24 1999-02-16 Seh America, Inc. In-situ epitaxial passivation for resistivity measurement
US5916378A (en) 1997-03-11 1999-06-29 Wj Semiconductor Equipment Group, Inc. Method of reducing metal contamination during semiconductor processing in a reactor having metal components
US5985691A (en) 1997-05-16 1999-11-16 International Solar Electric Technology, Inc. Method of making compound semiconductor films and making related electronic devices
US6276072B1 (en) 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
US6013134A (en) 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
US6193911B1 (en) 1998-04-29 2001-02-27 Morton International Incorporated Precursor solution compositions for electronic devices using CCVD
US6329899B1 (en) 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
KR100297628B1 (ko) * 1998-10-09 2001-08-07 황 철 주 반도체소자제조방법
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6204204B1 (en) 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6265297B1 (en) 1999-09-01 2001-07-24 Micron Technology, Inc. Ammonia passivation of metal gate electrodes to inhibit oxidation of metal
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6743473B1 (en) 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
JP2001262378A (ja) 2000-03-16 2001-09-26 Matsushita Electric Ind Co Ltd プラズマ処理方法
US6679951B2 (en) 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US6838115B2 (en) 2000-07-12 2005-01-04 Fsi International, Inc. Thermal processing system and methods for forming low-k dielectric films suitable for incorporation into microelectronic devices
US6458714B1 (en) 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
US7022541B1 (en) 2001-11-19 2006-04-04 The Board Of Trustees Of The Leland Stanford Junior University Patterned growth of single-walled carbon nanotubes from elevated wafer structures
US7256370B2 (en) 2002-03-15 2007-08-14 Steed Technology, Inc. Vacuum thermal annealer
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US6890867B2 (en) 2003-02-25 2005-05-10 Micron Technology, Inc. Transistor fabrication methods comprising selective wet-oxidation
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
KR100615602B1 (ko) * 2004-09-15 2006-08-25 삼성전자주식회사 매끄러운 표면을 갖는 타이타늄 나이트라이드 막의 형성방법들 및 이를 이용한 반도체 장치의 형성방법들
US7435665B2 (en) 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
US20060240680A1 (en) 2005-04-25 2006-10-26 Applied Materials, Inc. Substrate processing platform allowing processing in different ambients
US7851358B2 (en) 2005-05-05 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low temperature method for minimizing copper hillock defects
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
US7407875B2 (en) 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP2003318120A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス及び電子機器
JP2006093653A (ja) * 2004-09-22 2006-04-06 Asm Internatl Nv バッチリアクター内でのTiN膜の堆積
JP2006196910A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JP2007077455A (ja) * 2005-09-14 2007-03-29 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2007142237A (ja) * 2005-11-21 2007-06-07 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5599623B2 (ja) 2014-10-01
US20100216306A1 (en) 2010-08-26
KR20100095383A (ko) 2010-08-30
US7829457B2 (en) 2010-11-09
KR101548129B1 (ko) 2015-08-28

Similar Documents

Publication Publication Date Title
US6348420B1 (en) Situ dielectric stacks
US7790556B2 (en) Integration of high k gate dielectric
US11011384B2 (en) Gapfill using reactive anneal
JP5590886B2 (ja) 欠陥パシベーションのための高kゲート積層構造に対するフッ素プラズマ処理
US9659814B2 (en) Doping control of metal nitride films
US20100192855A1 (en) Manufacturing method of a semiconductor device, and substrate processing apparatus
JP2006511946A (ja) 高品質の低温窒化シリコン膜を形成するための方法及び装置
EP1652226A2 (en) Surface preparation prior to deposition on germanium
JP2004523885A (ja) 堆積前の表面調整方法
US20180286669A1 (en) Two-Step Process for Silicon Gapfill
US20120237693A1 (en) In-situ clean process for metal deposition chambers
JP2005310927A (ja) 紫外線照射による高品質シリコン窒化膜の成膜方法
US11587789B2 (en) System and method for radical and thermal processing of substrates
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP6308584B2 (ja) 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
KR101393898B1 (ko) 니켈막의 성막 방법
TWI515803B (zh) 矽化鉭內的摻雜鋁
TW202208658A (zh) 金屬阻障層之摻雜
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2006073758A (ja) 半導体装置の製造方法
KR101217393B1 (ko) 성막 방법, 플라즈마 처리 장치 및 기억 매체
US20230178365A1 (en) Nh radical thermal nitridation to form metal silicon nitride films
CN108475638B (zh) Cu膜的形成方法
CN117334636A (zh) 复合阻挡层

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140813

R150 Certificate of patent or registration of utility model

Ref document number: 5599623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250