CN117334636A - 复合阻挡层 - Google Patents

复合阻挡层 Download PDF

Info

Publication number
CN117334636A
CN117334636A CN202310800925.3A CN202310800925A CN117334636A CN 117334636 A CN117334636 A CN 117334636A CN 202310800925 A CN202310800925 A CN 202310800925A CN 117334636 A CN117334636 A CN 117334636A
Authority
CN
China
Prior art keywords
barrier film
barrier
doped
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310800925.3A
Other languages
English (en)
Inventor
岑嘉杰
琚正
陈枫
杰弗里•W•安西斯
本杰明·施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117334636A publication Critical patent/CN117334636A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述了用于形成掺钌氮化铌阻挡层的方法。掺杂阻挡层在小于约的厚度下提供改善的粘附性。在一些实施方式中，本文公开的掺杂阻挡层提供改进的阻挡特性，包括更低的氮含量、更高的钌含量、更好的覆盖性、更薄的层或更低的线电阻。

Description

复合阻挡层
相关申请的交叉引用
本申请要求于2022年6月30日提交的美国临时申请第63/357，613号的优先权，在此通过引用将其全部公开内容并入本文中。
技术领域
本公开内容的实施方式总体上涉及形成复合阻挡层的方法。更具体地，本公开内容的实施方式涉及形成Ru：NbN阻挡膜的方法。
背景技术
微电子器件，例如半导体或集成电路，可以包括数百万个电子电路器件，例如晶体管、电容器等。为了进一步增加集成电路上的器件密度，需要甚至更小的特征尺寸。为了实现这些更小的特征尺寸，必须减小导线、通孔、和互连、栅极等的尺寸。可靠地形成多级互连结构对于增加电路密度和质量也是必要的。制造技术的进步使得能够将铜用于导线、互连、通孔和其他结构。然而，随着特征尺寸的减小和将铜更多地用于互连，互连结构中的电迁移成为要克服的更大障碍。这种电迁移可能不利地影响集成电路的各种部件的电特性。
具体地，对于5nm节点及更小的节点，用于铜互连的阻挡层和衬垫厚度在器件可靠性和阻挡层粘附性方面甚至变得更具挑战性。此外，在5nm下的阻挡膜和衬垫的基线厚度为较高的厚度提供了较小的间隙填充空间，并且会增加电阻率。
氮化钽(TaN)是膜厚度大于的铜阻挡层，其中膜是连续的。然而，在小于22nm的节点中，通过热原子层沉积(ALD)沉积的TaN不是良好的铜阻挡层。因此，需要新的方法来沉积作为有效的铜阻挡层的膜。
发明内容
本公开内容的一些实施方式涉及形成掺钌氮化铌阻挡层的方法。该方法包括通过第一ALD处理在基板上形成第一氮化铌(NbN)阻挡膜，通过闪速(flash)化学气相沉积处理用钌对第一阻挡膜掺杂，以及通过第二ALD处理在掺杂的第一阻挡膜上形成第二氮化铌阻挡膜以形成掺钌氮化铌阻挡层。
本公开内容的另外实施方式涉及形成掺钌氮化铌层的方法。该方法包括将基板暴露于铌前驱物和氨，以在基板上形成第一阻挡膜。基板包括具有至少一个特征的介电层。通过在闪速化学气相沉积处理中将第一阻挡膜暴露于钌前驱物和氢气(H2)，而用钌对第一阻挡膜掺杂。将基板暴露于铌前驱物和氨，以在掺杂的第一阻挡膜上形成第二阻挡膜。重复闪速化学气相沉积处理，或重复闪速化学气相沉积处理和形成第二阻挡膜，以形成掺杂的金属氮化物层。
附图说明
为了可以详细地理解本发明的上述特征的方式，可以通过参考实施方式来获得上文简要概述的本发明的更特定的描述，一些实施方式在附图中示出。然而，应当注意，附图仅示出了本发明的典型实施方式，因此不应被认为是对其范围的限制，因为本发明可以允许其他等效的实施方式。
图1示出了根据本公开内容的一个或多个实施方式的处理流程图；
图2示出了根据本公开内容的一个或多个实施方式的电子器件的截面图；
图3A示出了根据本公开内容的一个或多个实施方式的电子器件的截面图；
图3B示出了根据本公开内容的一个或多个实施方式的电子器件的截面图；
图3C示出了根据本公开内容的一个或多个实施方式的电子器件的截面图；
图4示出了根据本公开内容的一个或多个实施方式的电子器件的截面图；以及
图5示出了根据本公开内容的一个或多个实施方式的群集工具的截面图。
具体实施方式
在描述本公开内容的若干示例性实施方式之前，应理解，本公开内容不限于以下描述中阐述的构造或处理步骤的细节。本公开内容可以具有其他实施方式并且能够以各种方式实践或执行。
如在本说明书和所附权利要求书中所使用的，术语“基板”和“晶片”可互换使用，两者都指在其上执行处理的表面或表面的一部分。本领域技术人员还将理解，除非上下文另有明确说明，否则提及基板也可以仅指基板的一部分。另外，提及在基板上沉积可以意指裸基板，也可以是其上沉积或形成有一个或多个膜或特征的基板。
本文所用的“基板”是指在制造处理期间在其上执行膜处理的任何基板或形成于基板上的材料表面。例如，取决于应用，可在其上执行处理的基板表面包括诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石之类的材料，以及诸如金属、金属氮化物、金属合金和其他导电材料的任何其他材料。基板包括但不限于半导体晶片。基板可暴露于预处理工艺，从而抛光、蚀刻、还原、氧化、羟基化(或以其他方式产生或接枝目标化学部分以赋予化学官能度)、退火和/或烘烤基板表面。除了直接在基板本身的表面上进行膜处理之外，在本公开内容中，如下文更详细地公开的，也可在形成于基板上的下层上执行所公开的任何膜处理步骤，并且术语“基板表面”旨在包括如上下文所示的这种下层。因此，例如，在膜/层或部分膜/层已经沉积在基板表面上的情况下，新沉积的膜/层的暴露表面变成基板表面。给定的基板表面包括什么将取决于要沉积什么膜以及使用的特定化学物质。
如在本说明书和所附权利要求书中所使用的，术语“反应气体”、“前驱物”、“反应物”等可互换使用，以意指包括与基板表面反应的物种的气体。例如，第一“反应气体”可以简单地吸附到基板的表面上，并且可以与第二反应气体进行进一步的化学反应。
本文所用的术语“约”意指大约或接近，并且在阐述数值或范围的上下文中意指数值的±15％或更小的变化。例如，相差±14％、±10％、±5％、±2％或±1％的值将满足约的定义。
本文所用的“原子层沉积”或“循环沉积”是指顺序地暴露两种或更多种反应化合物以在基板表面上沉积材料层。基板或基板的部分被分别暴露于引入处理腔室的反应区中的两种或更多种反应化合物。在时域ALD处理中，暴露于每种反应化合物被时间延迟分开，以允许每种化合物粘附在基板表面上和/或在基板表面上反应，然后从处理腔室中清除。可以说这些反应化合物依次暴露于基板。在空间ALD处理中，基板表面(或基板表面上的材料)的不同部分被同时暴露于两种或更多种反应化合物，使得基板上的任何给定点基本上不同时暴露于多种反应化合物。如本领域技术人员将理解的，在这一点上，本说明书和所附权利要求书中所使用的术语“基本上”意指存在这样的可能性，即基板的一小部分可能由于扩散而同时暴露于多种反应气体，且同时暴露并非刻意。
在时域ALD处理的一个方面，将第一反应气体(即，第一前驱物或化合物A)脉冲输送到反应区中，然后进行第一时间延迟。接下来，将第二前驱物或化合物B脉冲输送到反应区中，然后进行第二延迟。在每个时间延迟期间，将吹扫气体(例如氩气)引入处理腔室中以吹扫反应区或以其它方式从反应区清除任何残余的反应化合物或反应副产物。或者，吹扫气体可在整个沉积处理中持续地流动，使得在反应化合物的脉冲之间的时间延迟期间仅流动吹扫气体。交替地脉冲输送反应化合物，直到在基板表面上形成期望的膜或膜厚度。在任一种情况下，脉冲输送化合物A、吹扫气体、化合物B和吹扫气体的ALD处理是一个循环。循环可以从化合物A或化合物B开始，并继续循环的相应顺序，直到获得具有预定厚度的膜。
在空间ALD处理的实施方式中，第一反应气体和第二反应气体(例如，氮气)被同时输送到反应区，但是被惰性气体帘和/或真空帘隔开。相对于气体输送设备移动基板，使得基板上的任何给定点暴露于第一反应气体和第二反应气体。
已经发现的是，本文公开的Ru：NbN材料有利地提供优异的阻挡特性。改善的阻挡特性可包括更低的氮含量、更高的Ru含量、更好的覆盖性、更薄的层或更低的线电阻。
在一个或多个实施方式中，可以通过ALD沉积阻挡层。在典型的ALD处理中，可以使用“A”前驱物和“B”前驱物的交替脉冲或流动来沉积膜。持续地将表面交替暴露于反应物“A”和“B”，直至获得所需厚度的膜。然而，作为对脉冲输送反应物的代替，气体可以同时从一个或多个输气头或喷嘴流出，并且可以移动基板和/或输气头，使得基板顺序地暴露于每种反应气体。当然，上述ALD循环仅仅是其中由前驱物和共反应物的交替层形成沉积层的各种ALD处理循环的示例。
在一个或多个实施方式中，共反应物为蒸气或气体形式。反应物可以用载气输送。载气、吹扫气体、沉积气体或其他处理气体可含有氮气、氢气、氩气、氖气、氦气或其组合。本文所述的各种等离子体(诸如氮等离子体或惰性气体等离子体)可由等离子体共反应物气体点燃和/或含有等离子体共反应物气体。
在一个或多个实施方式中，用于处理的各种气体可以被脉冲输送到入口，从各种孔或出口通过气体通道，并进入中心通道。在一个或多个实施方式中，沉积气体可以被顺序地脉冲输送到喷头并通过喷头。或者，如上所述，气体可以同时流动通过供气喷嘴或供气头，并且可以移动基板和/或供气头，使得基板顺序地暴露于这些气体。
在一个或多个实施方式中，使用分离阻挡层材料(例如氮化铌(NbN))和掺杂剂金属(例如Ru)的多腔室处理来沉积阻挡层材料和掺杂剂金属。在其他实施方式中，使用单腔室方案，其中所有处理发生在一个腔室内，并且在处理过程中不同的层被气体吹扫分离。
本发明的一些实施方式涉及阻挡层的应用，例如铜阻挡层的应用。由一个或多个实施方式形成的阻挡层可以用作铜阻挡层。在一些实施方式中，用于铜阻挡层应用的阻挡膜包括但不限于NbN。在一些实施方式中，掺杂剂金属包括但不限于Ru。
可以在掺杂之后使用等离子体处理以促进在氮化物基质与掺杂剂金属之间的金属间化合物成形，以及去除膜杂质并改善阻挡层密度。在其他实施方式中，后处理可以包括但不限于物理气相沉积(PVD)处理、热退火、化学增强或类似处理。
在一些铜阻挡层应用中，高频等离子体(定义为大于约14MHz，例如约40MHz或更大)可以与任何惰性气体一起使用，惰性气体包括但不限于氖(Ne)、氢(H2)和氩(Ar)气体中的一种或多种。在一个或多个实施方式中，为了防止低k损坏，可以使用较高的等离子体频率(高于13.56MHz)。
用于沉积阻挡膜的合适反应物包括含金属前驱物和含氮前驱物。在一些实施方式中，含金属前驱物包含铌(Nb)。在一些实施方式中，含铌前驱物基本上不包含卤素原子。如就此所使用的，“基本上不包含卤素原子”的前驱物在原子基础上含有小于5％、小于2％或小于1％的卤素原子。在一些实施方式中，含铌前驱物可以是三(二乙基氨基)(叔丁酰胺)铌(tris(diethylamido)(tert-butylimido)niobium；TBTDEN)。在一些实施方式中，含金属的反应物与氨或肼反应。其它合适的反应物是本领域技术人员已知的。
本公开内容的一些实施方式有利地能够在相对低的基板温度下沉积阻挡膜。在一些实施方式中，基板温度保持在小于或等于300℃的温度。在一些实施方式中，在沉积阻挡膜之后，用导电耦合等离子体(CCP)或电感耦合等离子体(ICP)处理阻挡膜。
在一些实施方式中，使用利用等离子体反应物的原子层沉积处理沉积阻挡膜。在一些实施方式中，通过原子层沉积处理沉积阻挡膜，该原子层沉积处理在没有等离子体的情况下形成阻挡膜(“热ALD”)。
在一个或多个实施方式中，可以通过技术人员已知的任何合适的方法将掺杂剂金属并入到阻挡层中。例如，在一个或多个实施方式中，可通过以下一种或多种方式将掺杂剂金属并入到阻挡层中：在原子层沉积(ALD)、化学气相沉积(CVD)和等离子体增强原子层沉积(PEALD)中交替和/或共同流动前驱物；具有多金属配体的前驱物；以及掺杂剂注入/热扩散。在一个或多个实施方式中，当通过在原子层沉积(ALD)、化学气相沉积(CVD)或等离子体增强原子层沉积(PEALD)中交替和/或共同流动前驱物来将掺杂剂金属并入到阻挡层中时，可以使用适当的含金属前驱物。适当的前驱物的示例包括含有所需掺杂剂的金属络合物，例如与有机或羰基配体配合的掺杂剂金属。在一个或多个实施方式中，掺杂剂前驱物可以包括多金属配体。合适的掺杂剂前驱物应具有足够的蒸气压以在适当的处理中沉积，适当的处理例如ALD、等离子体增强原子层沉积(PEALD)或化学气相沉积(CVD)。在一个或多个实施方式中，使用化学气相沉积(CVD)处理沉积掺杂剂。
如本文所用，“化学气相沉积”是指基板表面同时或基本上同时暴露于前驱物和/或共反应物的处理。如本文所用，“基本上同时”是指共同流动或存在气相前驱物的刻意重叠的情况。
取决于所使用的掺杂剂前驱物，可以使用共反应物来沉积掺杂剂。例如，诸如氢气(H2)和氨的还原气体可以用作用于沉积某些掺杂剂的共反应物。金属掺杂剂前驱物和共反应物可以共同流动或相继地流动。
在一些实施方式中，在沉积掺杂剂层216之后，将掺杂剂层和阻挡层暴露于氢退火处理。
在一些实施方式中，代替或除了使用还原气体共反应物之外，可以在将阻挡膜暴露于掺杂剂金属前驱物之后，使用后等离子体处理步骤。根据一个或多个实施方式，等离子体包含技术人员已知的任何合适的惰性气体。在一个或多个实施方式中，等离子体包括氦(He)、氩(Ar)、氨(NH3)、氢(H2)和氮(N2)中的一种或多种。在一些实施方式中，等离子体可包含Ar和H2的混合物，例如Ar∶H2摩尔比为1∶1至1∶10的混合物。等离子体功率可以在约200瓦至约1000瓦的范围中。等离子体频率可以在350kHz至40MHz的范围中。等离子体处理时间可以从5秒至60秒而变化，例如在10秒至30秒的范围中。在一些实施方式中，等离子体处理期间的压力可以在0.5托至50托的范围中，例如1托至10托。在一些实施方式中，晶片间隔可以在100密耳至600密耳的范围中。
在一个或多个实施方式中，阻挡膜可在沉积期间暴露于掺杂剂金属前驱物，即可在ALD循环中顺序地使用掺杂剂金属前驱物以提供掺杂的阻挡膜。例如，可以使用1-10个含金属前驱物和含氮前驱物的循环来形成初始金属氮化物阻挡层，然后暴露于1-10个掺杂剂金属前驱物的循环，然后恢复含金属前驱物和含氮前驱物的循环，然后可选地进行更多掺杂等，直到达到期望的掺杂阻挡膜厚度。或者，在其他实施方式中，阻挡膜可以在暴露于掺杂剂金属前驱物之前完成沉积至期望的厚度。
在各种实施方式中，暴露于含掺杂剂金属前驱物的持续时间可以为1秒至60秒的范围，例如在3秒至30秒或5秒至10秒的范围中。只要阻挡膜尚未达到阻挡膜的最大掺杂密度，则对掺杂剂金属前驱物的更久的暴露将增加阻挡膜的掺杂量。
图1描绘了根据一个或多个实施方式的方法的处理流程图。图2至图4示出了根据本公开内容的一个或多个实施方式的微电子器件200的截面图。参考图2，在基板202上形成介电层204。在一个或多个实施方式中，介电层204可以包括至少一个特征206。在一个或多个实施方式中，至少一个特征206包括底部212以及第一侧壁208和第二侧壁210。
出于说明性目的，附图示出了具有单个特征的基板；然而，本领域技术人员将理解，可以存在多于一个特征。如在此所使用的，术语“特征”意指任何刻意的表面不规则性。合适的特征示例包括但不限于具有顶部、两个侧壁和底部的沟槽、具有顶部和两个侧壁的尖峰。特征可以具有任意合适的深宽比(特征的深度与特征的平均宽度的比)。在一些实施方式中，深宽比大于或等于约5∶1、10∶1、15∶1、20∶1、25∶1、30∶1、35∶1或40∶1。
在一个或多个实施方式中，介电层204是低k介电层。在某些实施方式中，介电层204包括氧化硅(SiOx)。另外的实施方式规定，介电层204包括多孔或碳掺杂SiOx。在一些实施方式中，介电层204是k值小于约5的多孔或碳掺杂SiOx层。在其他实施方式中，介电层204是多层结构。例如，在一个或多个实施方式中，介电层204包括多层结构，该多层结构具有介电层、蚀刻停止层和硬掩模层中的一个或多个。
参考图1至图3A，在操作104中，在基板202的介电层204上沉积阻挡膜214。在一个或多个实施方式中，阻挡膜214形成于至少一个特征206的第一侧壁208、第二侧壁210及底部212上。在一些实施方式中，通过共形沉积处理形成阻挡膜214。在一些实施方式中，通过原子层沉积(ALD)或化学气相沉积(CVD)形成阻挡膜214。
在一个或多个实施方式中，阻挡膜214基本上是共形的。如本文所使用的，“基本上共形”的层是指遍及各处(例如，在侧壁的顶部、中间和底部以及在特征206的底部212)厚度大约相同的层。基本上共形的层的厚度的变化小于或等于约5％、2％、1％或0.5％。
图3A示出了在沉积阻挡膜214之后的微电子器件200，阻挡膜214覆盖至少一个特征206的第一侧壁208、第二侧壁210和底部212的至少一部分。如图3B所示，阻挡层214可覆盖至少一个特征206的第一侧壁208、第二侧壁210及底部212的整体。
在一个或多个实施方式中，通过原子层沉积(ALD)沉积阻挡膜214，并且阻挡膜214具有约至约/>范围的厚度。在一些实施方式中，在单个ALD循环中沉积阻挡膜214。在其他实施方式中，在1至15个ALD循环中沉积阻挡膜214。
参考图1和图3B，在操作106中，通过在阻挡膜214上形成掺杂剂层216来对阻挡膜214掺杂。在一个或多个实施方式中，来自掺杂剂层216的金属掺杂剂扩散通过阻挡层214到介电层204。
在不意在受理论的约束的情况下，认为金属掺杂剂可以选择性地扩散通过阻挡层214到介电层，并与介电材料形成抵抗电迁移的络合物。一种已提出的机制是暴露的前驱物可以经由晶粒边界或其他弱路径优先迁移到介电/阻挡层界面。
在一个或多个实施方式中，形成的络合物可以是金属氧化物(MOx)或金属硅酸盐(MSixO)。因此，在掺杂剂是钌(Ru)并且介电层包括氧化硅(SiOx)的实施方式中，钌(Ru)可以从掺杂剂层216扩散通过阻挡层214以形成氧化钌(RuOx)或氧化钌硅(RuSiOx)。该氧化钌硅的边界层可以防止铜从稍后沉积的导电材料222电迁移到介电层204中。
在其他实施方式中，金属掺杂剂可以与阻挡层基质形成金属间化合物(例如，Ru：NbN)，从而产生高密度、低电阻率相，其对铜(Cu)、氧(O)和/或碳(C)扩散呈现优异的阻挡性能。
除了作为对导电材料222的阻挡层之外，掺杂阻挡层220还可以是对从介电层204向导电材料222扩散的氧的阻挡层。从介电层204到导电材料222的氧扩散可导致氧与导电材料222中的组分反应。
在一个或多个实施方式中，相信从介电层204扩散到阻挡层214中的氧将与掺杂剂反应并且将被防止扩散到导电材料222中。结果，氧将不能与任何种晶层或导电材料222反应。
在一个或多个实施方式中，通过化学气相沉积来沉积掺杂剂层216，并且掺杂剂层216具有约至约/>的范围或约/>至约/>的范围的厚度。
在一个或多个实施方式中，基于阻挡层220的总重量，阻挡层220包含约0.01至约50wt.％的范围的掺杂剂。在某些实施方式中，阻挡层220包含约5％至约70％的范围的掺杂剂，例如约10至约30wt.％的范围的掺杂剂，例如约8至约25wt.％的范围的掺杂剂，或约10至约20wt.％的范围的掺杂剂。在一些实施方式中，阻挡膜220包含约5wt.％至约30wt.％的范围的掺杂剂，诸如约5wt.％、约6wt.％、约7wt.％、约8wt.％、约9wt.％、约10wt.％、约11wt.％、约12wt.％、约13wt.％、约14wt.％、15wt.％、约16wt.％、约17wt.％、约18wt.％、约19wt.％、约20wt.％、约21wt.％、约22wt.％、约23wt.％、约24wt.％、25wt.％、约26wt.％、约27wt.％、约28wt.％、约29wt.％或约30wt.％的掺杂剂。在一些实施方式中，阻挡层包含30wt.％至40wt.％的范围的掺杂剂。
参考图1和图3C，在操作108中，在掺杂阻挡膜216上沉积第二阻挡膜218。在一个或多个实施方式中，第二阻挡膜218包括与阻挡膜214相同的材料。
在一个或多个实施方式中，通过原子层沉积(ALD)沉积第二阻挡膜218，并且第二阻挡膜218具有约至约/>的范围或约/>至约/>的范围的厚度。在一些实施方式中，在单个ALD循环中沉积第二阻挡膜218。在其他实施方式中，在1至15个ALD循环中沉积第二阻挡膜218。
在一些实施方式中，沉积掺杂剂层或阻挡膜的一个或多个附加层。在这些实施方式中，阻挡膜的每一层被一层掺杂剂层分隔。在一些实施方式中，掺杂阻挡层可以由3、4、5、6、7或更多个沉积层形成。
在一个或多个实施方式中，包括阻挡膜214、掺杂层216和第二阻挡膜218的掺杂阻挡层220具有在约至约/>或约/>至约/>的范围中的组合厚度。在另外的实施方式中，组合厚度小于约/>。
在一个或多个实施方式中，掺杂阻挡层220具有高金属含量和无定形结晶度。在不意在受理论约束的情况下，认为对阻挡层掺杂降低了沉积的阻挡层的ALD结晶度，这可以减少晶界上的扩散捷径。在阻挡层内而不是在阻挡层的顶部掺杂可以减轻由于极小的掺杂剂扩散而导致的集成和腐蚀风险。
在一个或多个实施方式中，掺杂阻挡层220在阻挡膜中包含掺杂剂金属，其中掺杂剂金属是纳米微晶的无定形基质。在特定实施方式中，掺杂的氮化铌(NbN)阻挡膜在氮化铌膜中包含钌(Ru)，其中钌(Ru)是纳米微晶的无定形基质。一个或多个实施方式的掺杂阻挡膜表现出比不同组成(例如，TaN)的阻挡膜更好的扩散阻挡特性。另外，一个或多个实施方式的掺杂阻挡膜对铜和氧化物表现出优异的粘附性。
在操作110中，器件可选地进行后处理。可选的后处理操作110可以是例如修改膜性质的处理(例如，退火)或另外膜沉积处理(例如，另外的ALD或CVD处理)以生长另外的膜。在一些实施方式中，可选的后处理操作110可以是修改沉积膜的性质的处理。在一些实施方式中，可选的后处理操作110包括对沉积的膜进行退火。在一些实施方式中，退火在约300℃、400℃、500℃、600℃、700℃、800℃、900℃或1000℃范围内的温度下进行。一些实施方式的退火环境包括惰性气体(例如，分子氮(N2)、氩(Ar))或还原气体(例如，分子氢(H2)或氨(NH3))或氧化剂(例如但不限于氧气(O2)、臭氧(O3)或过氧化物)中的一种或多种。退火可以进行任何合适的时间长度。在一些实施方式中，将膜退火在约15秒至约90分钟范围内或在约1分钟至约60分钟范围内的预定时间。在一些实施方式中，对沉积的膜进行退火增加了膜的密度，降低了膜的电阻率和/或增加了膜的纯度。
参考图4，导电填充材料222填充衬有阻挡膜214、掺杂阻挡膜216和第二阻挡膜218的沟槽206的至少一部分。根据一个或多个实施方式，导电填充材料222包括铜(Cu)或铜合金。在另外的实施方式中，导电填充材料222还包括锰(Mn)。在其他实施方式中，导电填充材料222还包括铝(Al)。在一些实施方式中，导电填充材料222包括钨(W)。
尽管图4中的导电填充材料220被示出为与阻挡层220直接接触，但是在导电填充材料222和阻挡层220之间可以有中间层，诸如粘合层或种晶层。例如，在一个或多个实施方式中，微电子器件200还包括粘合层，该粘合层包括Ru和Co中的一种或多种。除了Ru和/或Co之外，粘合层可以包括一种或多种掺杂剂，诸如Mn、Al、Mg、Cr、Nb、Ti或V。在一些实施方式中，粘合层包括Ru和Mn。在其他实施方式中，粘合层包含Co和Mn。
在某些实施方式中，种晶层(未示出)可以沉积在掺杂阻挡层220的顶部上。根据一个或多个实施方式，种晶层可包含铜合金，诸如Cu-Mn合金。
除了是铜阻挡层之外，掺杂阻挡层220还可以是阻挡氧从介电层204扩散到导电填充材料222的阻挡层。氧从介电层204扩散到导电填充材料222可以导致氧与导电填充材料222和/或种晶层中的组分反应。
在一些实施方式中，将基板从第一腔室移动到单独的下一腔室以进行进一步处理。基板可被直接从第一腔室移动到单独的处理腔室，或者基板可被从第一腔室移动到一个或多个传送腔室，然后移动到单独的处理腔室。在一些实施方式中，可以在单个腔室中进行阻挡膜和掺杂剂膜的沉积，然后可以在单独的腔室中执行后处理。因此，处理设备可包括与传送站连通的多个腔室。这种设备可以被称为“群集工具”或“群集系统”等。
通常，群集工具是包括多个腔室的模块化系统，所述多个腔室执行各种功能，包括基板的寻心和定向、脱气、退火、沉积和/或蚀刻。根据一个或更多个实施方式，群集工具至少包括第一腔室和中央传送腔室。中央传送腔室可容纳机器人，所述机器人可在处理腔室与装载锁定腔室之间及之中运送基板。传送腔室通常维持在真空条件下，并且提供中间平台，用于将基板从一个腔室运送到另一个腔室和/或运送到位于群集工具的前端的装载锁定腔室。适用于本公开内容的两种熟知的群集工具是和/>两者均可从加利福尼亚州圣克拉拉的应用材料公司(Applied Materials，Inc.)获得。然而，可出于执行如本文所述的处理的特定步骤的目的而改变腔室的具体布置和组合。可使用的其他处理腔室包括但不限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、等离子体氮化、脱气、定向、羟基化和其他基板处理。通过在群集工具上的腔室中执行多种处理，可避免大气杂质对基板的表面污染，而不会在沉积后续的膜之前发生氧化。
根据一个或多个实施方式，基板连续地处于真空或“装载锁定”条件下，并且当从一个腔室移动到下一个腔室时不暴露于环境空气。因此，传送腔室处于真空下并且在真空压力下被“抽空”。在处理腔室或传送腔室中可存在惰性气体。在一些实施方式中，惰性气体用作吹扫气体以清除一些或全部反应物(例如，反应物)。根据一个或多个实施方式，在沉积腔室的出口处注入吹扫气体，以防止反应物(例如，反应物)从沉积腔室移动到传送腔室和/或另外处理腔室。因此，惰性气体流在腔室的出口处形成帘幕。
可在单基板沉积腔室中处理基板，其中在处理另一基板之前装载、处理和卸载单个基板。也可以以连续方式处理基板，类似于传送系统，其中多个基板被分别地装载到腔室的第一部分中，移动通过所述腔室并从腔室的第二部分卸载。腔室和相关联的传送系统的形状可以形成直线路径或弯曲路径。另外，处理腔室可以是转盘，其中多个基板围绕中心轴移动，并且在整个转盘路径中暴露于沉积、蚀刻、退火、清洁等处理。
在处理期间，可加热或冷却基板。这种加热或冷却可通过任何合适的手段来实现，包括但不限于改变基板支撑件的温度和使加热或冷却的气体流到基板表面。在一些实施方式中，基板支撑件包括加热器/冷却器，加热器/冷却器可被控制以传导地改变基板温度。在一个或多个实施方式中，所采用的气体(反应气体或惰性气体)被加热或冷却以局部地改变基板温度。在一些实施方式中，加热器/冷却器位于腔室内邻近基板表面，以对流地改变基板温度。
在处理期间基板也可以是静止或旋转的。旋转的基板可被连续地或逐步地旋转(围绕基板轴)。例如，可在整个处理期间旋转基板，或可在暴露于不同反应气体或吹扫气体之间少量地旋转基板。在处理期间旋转基板(连续地或逐步地)可通过最小化例如气流几何形状的局部可变性的影响来帮助产生更均匀的沉积或蚀刻。
本公开内容的另外实施方式涉及用于形成所述器件和实践所述方法的处理工具900，如图5所示。群集工具900包括具有多个侧面的至少一个中央传送站921、931。机器人925、935位于中央传送站921、931内，并且被配置为将机器人叶片和晶片移动到多个侧面中的每一个。
群集工具900包括连接到中央传送站的多个处理腔室902、904、906、908、910、912、914、916和918，也称为处理站。各个处理腔室提供与相邻处理站隔离的单独处理区域。处理腔室可以是任何合适的腔室，包括但不限于原子层沉积腔室、化学气相沉积腔室、退火腔室及类似腔室。处理腔室和部件的特定布置可以根据群集工具而变化，并且不应被视为限制本公开内容的范围。
在图5所示的实施方式中，工厂接口950连接到群集工具900的前部。工厂接口950包括在工厂接口950的前部951的装载腔室954和卸载腔室956。虽然装载腔室954显示在左侧并且卸载腔室956显示在右侧，但是本领域技术人员将理解，这仅仅代表一种可能的构造。
装载腔室954和卸载腔室956的尺寸和形状可以根据例如在群集工具900中处理的基板而变化。在所示的实施方式中，装载腔室954和卸载腔室956的尺寸适于保持晶片盒，其中多个晶片位于晶片盒内。
机器人952在工厂接口950内并且可以在装载腔室954与卸载腔室956之间移动。机器人952能够将晶片从装载腔室954中的盒传送通过工厂接口950到装载锁定腔室960。机器人952还能够将晶片从装载锁定腔室962传送通过工厂接口950到卸载腔室956中的盒中。如本领域技术人员将理解的，工厂接口950可以具有多于一个机器人952。例如，工厂接口950可具有在装载腔室954与装载锁定腔室960之间传送晶片的第一机器人，以及在装载锁定腔室962与卸载腔室956之间传送晶片的第二机器人。
所示的群集工具900具有第一区段920和第二区段930。第一区段920通过装载锁定腔室960、962连接到工厂接口950。第一区段920包括其中设置有至少一个机器人925的第一传送腔室921。机器人925也被称为机器人晶片输送机构。第一传送腔室921相对于装载锁定腔室960、962、处理腔室902、904、916、918和缓冲腔室922、924居中定位。一些实施方式的机器人925是能够一次独立地移动多个晶片的多臂机器人。在一些实施方式中，第一传送腔室921包括多于一个机器人晶片传送机构。第一传送腔室921中的机器人925被配置为在第一传送腔室921周围的腔室之间移动晶片。在位于第一机器人机构远端的晶片输送叶片上承载各个晶片。
在第一区段920中处理晶片之后，晶片可以通过贯通腔室传递到第二区段930。例如，腔室922、924可以是单向或双向贯通腔室。贯通腔室922、924可用于例如在第二区段930中进行处理之前低温冷却晶片，或者在移动返回第一区段920之前允许晶片进行冷却或后处理。
系统控制器990与第一机器人925、第二机器人935、多个第一处理腔室902、904、916、918和多个第二处理腔室906、908、910、912、914通信。系统控制器990可以是可控制处理腔室和机器人的任何合适的部件。例如，系统控制器990可以是包括中央处理单元(CPU)992、存储器994、输入/输出(I/O)996和支持电路998的计算机。控制器990可以直接控制处理工具900，或者经由与特定处理腔室和/或支持系统部件相关联的计算机(或控制器)控制处理工具900。
在一个或多个实施方式中，控制器990可以是任何形式的通用计算机处理器中的一种，其可被用于在工业环境中控制各种腔室和子处理器。存储器994或控制器990的计算机可读介质可以是一种或多种可容易获得的存储器，诸如非暂时性存储器(例如，随机存取存储器(RAM))、只读存储器(ROM)、软盘、硬盘、光学存储介质(例如，光盘或数字视频光盘)、闪存驱动器或任何其他形式的本地或远程数字储存器。存储器994可以保存可被处理器(CPU992)执行以控制处理工具900的参数和部件的指令集。
支持电路998耦接到CPU992，用于以常规方式支持处理器。这些电路包括高速缓存、电源、时钟电路、输入/输出电路和子系统等。一个或多个处理可以作为软件程序存储在存储器994中，该软件程序在被处理器执行或调用时使处理器以本文所述的方式控制处理工具900或各个处理单元的操作。软件程序也可以被第二CPU(未示出)存储和/或执行，所述第二CPU距离受CPU992控制的硬件远程定位。
也可以在硬件中执行本公开内容的一些或全部处理和方法。因此，处理可以以软件方式实现并使用计算机系统来执行，以硬件方式实现为例如专用集成电路或其他类型的硬件实现方式，或作为软件和硬件的组合。当由处理器执行时，软件程序将通用计算机转换成控制腔室操作的专用计算机(控制器)，从而执行处理。
在一些实施方式中，控制器990具有一个或多个配置以执行各个处理或子处理，从而执行本方法。控制器990可以连接到中间部件并且被配置为操作中间部件以执行方法的功能。例如，控制器990可以连接到物理气相沉积腔室并被配置为控制物理气相沉积腔室。
处理通常可以作为软件程序存储在系统控制器990的存储器994中，该软件程序在被处理器执行时使处理腔室执行本公开内容的处理。软件程序也可以由第二处理器(未示出)存储和/或执行，该第二处理器离被处理器控制的硬件远程地定位。本公开内容的一些或全部方法也可以在硬件中执行。因此，处理可以以软件方式实现并使用计算机系统执行，以硬件方式实现为例如专用集成电路或其他类型的硬件实现方式，或作为软件和硬件的组合。当由处理器执行时，软件程序将通用计算机转换成控制腔室操作的专用计算机(控制器)，从而执行处理。
在一些实施方式中，系统控制器990具有控制原子层沉积腔室以在基板上沉积阻挡膜的配置。系统控制器990具有第二配置以控制化学气相沉积腔室在约20℃至约400℃范围内的温度下在阻挡膜上沉积金属膜。
在一个或多个实施方式中，一种处理工具包括：中央传送站，所述中央传送站包括机器人，所述机器人被配置为移动晶片；多个处理站，每个处理站连接到所述中央传送站并提供与相邻处理站的处理区域分离的处理区域，所述多个处理站包括沉积腔室、等离子体处理腔室、远程等离子体源、退火腔室和连接到所述中央传送站和所述多个处理站的控制器，所述控制器被配置为启动所述机器人以在处理站之间移动所述晶片，并控制在每个所述处理站中发生的处理。
本说明书通篇提及“一个实施方式”、“某些实施方式”、“一个或多个实施方式”或“一实施方式”意指结合该实施方式所描述的特定特征、结构、材料或特性被包括在本公开内容的至少一个实施方式中。因此，在本说明书通篇各处出现的诸如“在一个或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在一实施方式中”的短语不一定是指本公开内容的相同实施方式。此外，可以在一个或多个实施方式中以任何合适的方式组合特定特征、结构、材料或特性。
尽管已经参考特定实施方式描述了本文的公开内容，但是应当理解，这些实施方式仅仅是对本公开内容的原理和应用的说明。对于本领域技术人员将显而易见的是，在不脱离本公开内容的精神和范围的情况下，可以对本公开内容的方法和装置进行各种修改和变化。因此，本公开内容旨在包括在所附权利要求书及其等同物的范围内的修改和变化。

Claims (19)

1.一种用于形成掺钌氮化铌阻挡层的方法，所述方法包括：
通过第一ALD处理在基板上形成第一氮化铌(NbN)阻挡膜；
通过闪速化学气相沉积处理用钌对所述第一阻挡膜掺杂；以及
通过第二ALD处理在掺杂的所述第一阻挡膜上形成第二氮化铌阻挡膜，以形成掺钌氮化铌阻挡层。
2.根据权利要求1所述的方法，其中用相同的反应物和相同的处理条件进行所述第一ALD处理和所述第二ALD处理。
3.根据权利要求2所述的方法，其中所述ALD处理包括基本上不含卤化物的铌前驱物。
4.根据权利要求3所述的方法，其中所述铌前驱物包含三(二乙基氨基)(叔丁酰胺)铌。
5.根据权利要求2所述的方法，其中所述ALD处理包括氨。
6.根据权利要求2所述的方法，其中所述ALD处理包括等离子体反应物。
7.根据权利要求2所述的方法，其中在小于或等于300℃的温度下进行所述ALD处理。
8.根据权利要求1所述的方法，其中所述第一NbN阻挡膜和所述第二NbN阻挡膜包括Nb3N4。
9.根据权利要求1所述的方法，其中所述闪速化学气相沉积处理包括钌前驱物和氢气(H2)。
10.根据权利要求9所述的方法，其中所述钌前驱物包括甲基环己二烯三羰基钌。
11.根据权利要求1所述的方法，其中所述钌掺杂剂与所述第一阻挡膜和所述第二阻挡膜形成金属间复合物。
12.根据权利要求1所述的方法，其中掺杂的所述阻挡层具有小于约 的厚度。
13.根据权利要求1所述的方法，还包括在掺杂之后将掺杂的所述阻挡层暴露于等离子体处理、物理气相沉积(PVD)处理、热退火或化学增强中的一种或多种。
14.根据权利要求1所述的方法，其中所述基板包括至少一个特征。
15.一种形成掺钌氮化铌层的方法，所述方法包括：
将基板暴露于铌前驱物和氨以在所述基板上形成第一阻挡膜，所述基板包含具有至少一个特征的介电层；
通过在闪速化学气相沉积处理中将所述第一阻挡膜暴露于钌前驱物和氢气(H2)来用钌对所述第一阻挡膜掺杂；以及
将所述基板暴露于所述铌前驱物和氨，以在掺杂的所述第一阻挡膜上形成第二阻挡膜；以及
重复所述闪速化学气相沉积处理或重复所述闪速化学气相沉积处理和形成所述第二阻挡膜，以形成掺杂的金属氮化物层。
16.根据权利要求15所述的方法，其中所述掺杂的金属氮化物层具有小于约的厚度。
17.根据权利要求15所述的方法，还包括将所述掺杂的金属氮化物层暴露于等离子体处理、物理气相沉积(PVD)处理、热退火或化学增强中的一种或多种。
18.根据权利要求15所述的方法，其中所述第一金属氮化物膜在所述至少一个特征上是基本上共形的。
19.根据权利要求15所述的方法，其中掺杂剂金属扩散通过所述第一金属氮化物膜到所述介电膜，或者其中所述掺杂剂金属与所述第一金属氮化物膜和所述第二金属氮化物膜形成金属间化合物。
CN202310800925.3A 2022-06-30 2023-06-30 复合阻挡层 Pending CN117334636A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263357613P 2022-06-30 2022-06-30
US63/357,613 2022-06-30

Publications (1)

Publication Number Publication Date
CN117334636A true CN117334636A (zh) 2024-01-02

Family

ID=89289142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310800925.3A Pending CN117334636A (zh) 2022-06-30 2023-06-30 复合阻挡层

Country Status (4)

Country Link
US (1) US20240006235A1 (zh)
KR (1) KR20240002965A (zh)
CN (1) CN117334636A (zh)
TW (1) TW202403884A (zh)

Also Published As

Publication number Publication date
US20240006235A1 (en) 2024-01-04
KR20240002965A (ko) 2024-01-08
TW202403884A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US11587829B2 (en) Doping control of metal nitride films
KR102021131B1 (ko) 심리스 코발트 갭-필을 가능하게 하는 방법
KR101495372B1 (ko) 작은 임계 치수의 컨택트 및 인터커넥트를 위한 초박 저저항률 텅스텐막 증착 방법
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
US11286556B2 (en) Selective deposition of titanium films
US11270911B2 (en) Doping of metal barrier layers
US20240006235A1 (en) Composite barrier layers
US20230070489A1 (en) Doped tantalum-containing barrier films
US11587873B2 (en) Binary metal liner layers
US11713507B2 (en) Low-k films
US20230072614A1 (en) Method Of Forming A Metal Liner For Interconnect Structures
US20230253248A1 (en) Methods of forming metal liner for interconnect structures
WO2022072707A1 (en) Methods and apparatus for seam reduction or elimination
TW202302896A (zh) 過渡金屬硫族化物的低溫成長

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication