JP2003318120A - デバイスの製造方法、デバイス及び電子機器 - Google Patents

デバイスの製造方法、デバイス及び電子機器

Info

Publication number
JP2003318120A
JP2003318120A JP2002119962A JP2002119962A JP2003318120A JP 2003318120 A JP2003318120 A JP 2003318120A JP 2002119962 A JP2002119962 A JP 2002119962A JP 2002119962 A JP2002119962 A JP 2002119962A JP 2003318120 A JP2003318120 A JP 2003318120A
Authority
JP
Japan
Prior art keywords
film
forming
manufacturing
heat treatment
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002119962A
Other languages
English (en)
Other versions
JP3864413B2 (ja
Inventor
Takashi Aoki
敬 青木
Masahiro Furusawa
昌宏 古沢
Kazuo Yudasaka
一夫 湯田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002119962A priority Critical patent/JP3864413B2/ja
Priority to US10/420,525 priority patent/US6884700B2/en
Publication of JP2003318120A publication Critical patent/JP2003318120A/ja
Application granted granted Critical
Publication of JP3864413B2 publication Critical patent/JP3864413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 本発明は、小型で安価な装置により、生産性
が高く、欠陥が少なく、歩留まりが高く、段差部で断線
がなどがなく、低コストで薄膜形成でき、従って低コス
トでデバイスを製造する方法を提供することを課題とす
る。 【解決手段】 本発明は、シリコン膜と、ゲート絶縁膜
と、ゲート電極用導電膜と、層間絶縁膜と、電極及び配
線用導電膜の各薄膜を有するデバイスの製造方法におい
て、前記シリコン膜の形成が、液体材料を塗布して塗布
膜を形成する工程と、次に該塗布膜をシリコン膜にする
熱処理工程及び／または光照射工程と、を含み、前記液
体材料として、光重合性を有するシラン化合物の溶液
に、紫外線を照射することにより光重合してなる高次シ
ランを含む高次シラン組成物を使用することを特徴とす
るデバイスの製造方法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（例
えば、小型ＬＣＤや大型ＬＣＤ等）、自発光型の表示装
置（例えば、有機ＥＬ表示器やプラズマディスプレイ
等）、及びＬＳＩなどの電子機器に使用されるデバイス
の製造方法に関し、より詳しくはデバイスを構成する薄
膜を、液体材料を用いて形成することによりデバイスを
製造する方法、該製造方法により得られるデバイス及び
該デバイスを含む電子機器に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】通常、
薄膜トランジスタ等のデバイスは半導体膜、絶縁膜、導
電膜などの薄膜で構成される。液晶表示装置などではこ
の外に透明導電膜が使用される。これらの薄膜を機能的
に分類すると、絶縁膜にはゲート絶縁膜と層間絶縁膜が
あり、導電膜にはゲート電極、ソース・ドレイン電極、
画素電極及び配線として用いられるものがある。
【０００３】半導体膜としては主にアモルファスシリコ
ン膜やポリシリコン膜のシリコン膜が用いられている。
従来、シリコンを用いた薄膜トランジスタ等のデバイス
の作製方法としては、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法等の真
空プロセスにより全面にシリコン膜を形成した後、フォ
トリソグラフィーにより不要部分を除去するといったプ
ロセスで行われるのが一般的である。しかし、ＣＶＤ法
では、大掛かりな装置が必要であること、原料の使用効
率が悪いこと、原料が気体であるため扱いにくいこと、
大量の廃棄物が発生すること、等といった問題がある。
また、スパッタ法でも基板表面の凹凸部での膜厚の不均
一性、生産性の低さ、真空装置が必要なため装置が大が
かりで高価であることなどＣＶＤ法と共通の問題があ
る。
【０００４】この方法に対して、近年、液体状の高次シ
ラン又はその溶液を基板に塗布し、加熱又は紫外線（Ｕ
Ｖ）照射によってシリコン膜を作製（または形成）する
といった方法が提案されている。この方法によれば、原
料が液体であるため扱いやすく、大型の装置を必要とし
ないため、少ないコストでシリコン膜を形成することが
できる。また、高次シランの溶液を液滴吐出によりパタ
ーニングし、これによってフォトリソグラフィーによる
工数及び材料の無駄を省くことができる。
【０００５】特開平１−２９６６１号公報には、ガス状
の原料を冷却した基板上に液体化して吸着させ、化学的
に活性な原子状の水素と反応させてシリコン系の薄膜を
形成する方法が開示されているが、以下のような問題点
がある。即ち、原料の水素化ケイ素を気化と冷却を続け
て行うため複雑な装置が必要になるのみでなく、膜厚の
制御が困難である。
【０００６】また、特開平５−１４４７４１号公報及び
特開平７−２６７６２１号公報には、液体状の水素化ケ
イ素を基板に塗布し、加熱やＵＶ照射によってシリコン
膜を作成する方法が開示されている。しかし、これらの
方法では、低分子量の材料を用いているため、系が不安
定であり取り扱いに難点がある。また、これらの方法で
用いる溶液は基板への濡れ性が悪いため、基板への塗布
がそもそも困難であるのに加えて、低分子量であるため
低沸点であり、加熱時にシリコン膜を形成するより早く
蒸発してしまい目的の膜を得るのは非常に困難である。
つまり、如何に分子量が大きい（濡れ性がよく、沸点が
高く、安全な）高次シランを材料として用いるかが成膜
上重要なポイントとなる。
【０００７】その解決法として、特開平１０−３２１５
３６号公報には、塗布前の処理として、高次シランの溶
液と触媒との混合物を熱分解又は光分解して、溶液の濡
れ性を向上させようとする方法が試みられているが、こ
の方法では、ニッケル等の触媒の溶液中への混合を必要
とするものであり、シリコン膜の性質を著しく劣化させ
るという欠点がある。
【０００８】分子量の大きいシラン化合物を直接合成す
る方法は合成手順、および精製法が一般的に非常に困難
であり、特開平１１−２６０７２９号公報に開示のよう
に、熱重合により、高次シランを直接合成する方法も試
みられているが、せいぜいＳｉ９Ｈ２０が低収率で得ら
れる程度であり、この程度の分子の大きさでは、濡れ性
等の上記性能の発現にはまだまだ不十分である。
【０００９】ところで、ｎ型、ｐ型のドーパントを含む
シリコン膜の形成方法としては、シリコン膜を作成した
後、イオン注入法でドーパントを導入するのが一般的で
ある。これに対して、上述した高次シラン溶液からなる
シリコン膜の形成プロセスの過程で、ドーパント源を材
料液体に混合することによりドープされたシリコン膜を
形成する方法が特開平２０００−３１０６６号公報に記
載されている。しかし、この方法でも、加熱過程で高次
シラン溶液が蒸発して減少し、それに伴ってドーパント
源も蒸発してしまうといった、低分子系の材料を用いる
場合の根本的な問題点があるため、ドーパントを効果的
に添加することが困難である。
【００１０】また、薄膜トランジスタ等のデバイスに使
用されるゲート絶縁膜や層間絶縁膜用の絶縁膜とゲート
電極やソース、ドレインなどの電極用導電膜の形成に
も、前述したシリコン膜の形成と同様の熱ＣＶＤ法やプ
ラズマＣＶＤ法、スパッタ法が広く用いられている。薄
膜トランジスタ等のデバイスに使用される導電膜は、ゲ
ート電極、ソース・ドレイン電極、それらの電極間を接
続する配線や電源配線などに使われ、Al、Cu、Cr、Taな
どの金属膜や金属シリサイド膜が導電膜として用いられ
る。前記金属膜やシリサイド膜の形成方法には従来スパ
ッタ法が広く用いられている。液晶表示装置に使われる
薄膜トランジスタ等のデバイスには上記導電膜の外に透
明導電膜が必要になるが、通常、透明導電膜としてはＩ
ＴＯ膜が使用され、前記金属膜などと同様スパッタ法に
より形成される。しかし、ＣＶＤ法やスパッタ法の問題
は前述した通りである。
【００１１】そこで、本発明は、小型で安価な装置によ
り、生産性が高く、欠陥が少なく、歩留まりが高く、段
差部で断線がなどがなく、低コストで薄膜形成でき、従
って低コストでデバイスを製造する方法を提供すること
を課題とするものである。
【００１２】
【課題を解決するための手段】本発明は、シリコン膜
と、ゲート絶縁膜と、ゲート電極用導電膜と、層間絶縁
膜と、電極及び配線用導電膜の各薄膜を有するデバイス
の製造方法において、前記シリコン膜の形成が、液体材
料を塗布して塗布膜を形成する工程と、次に該塗布膜を
シリコン膜にする熱処理工程及び／または光照射工程
と、を含み、前記液体材料として、光重合性を有するシ
ラン化合物の溶液に、紫外線を照射することにより光重
合してなる高次シランを含む高次シラン組成物を使用す
ることを特徴とするデバイスの製造方法を提供すること
により、前記課題を解決したものである。
【００１３】また、本発明は、シリコン膜と、ゲート絶
縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及
び配線用導電膜と、透明導電膜の各薄膜を有するデバイ
スの製造方法において、前記シリコン膜の形成が、液体
材料を塗布して塗布膜を形成する工程と、次に該塗布膜
をシリコン膜にする熱処理工程及び／または光照射工程
と、を含み、前記液体材料として、光重合性を有するシ
ラン化合物の溶液に、紫外線を照射することにより光重
合してなる高次シランを含む高次シラン組成物を使用す
ることを特徴とするデバイスの製造方法を提供するもの
である。
【００１４】また、本発明は、絶縁基板または絶縁膜上
に、液体材料を塗布して塗布膜を形成する工程と、該塗
布膜をシリコン膜にする熱処理工程及び／または光照射
工程と、該シリコン膜をパターニングしてソース、ドレ
イン及びチャネルとなる島領域を形成する工程と、ゲー
ト絶縁膜を形成する工程と、ゲート電極を形成する工程
と、ソース、ドレイン領域となるドープシリコン膜を形
成する工程と、層間絶縁膜を形成する工程と、層間絶縁
膜にコンタクトホールを開口する工程と、電極及び配線
を形成する工程と、を備え、前記液体材料として、光重
合性を有するシラン化合物の溶液に、紫外線を照射する
ことにより光重合してなる高次シランを含む高次シラン
組成物を使用することを特徴とするデバイスの製造方法
を提供するものである。
【００１５】また、本発明は、絶縁基板または絶縁膜上
に、ソース、ドレイン領域となるドーパント含有の半導
体層を形成する工程と、液体材料を基板に塗布して塗布
膜を形成する工程と、該塗布膜をシリコン膜にする熱処
理工程及び／または光照射工程と、該シリコン膜をパタ
ーニングして前記ソース、ドレイン領域と接続するチャ
ネル領域となる島領域を形成する工程と、ゲート絶縁膜
を形成する工程と、ゲート電極を形成する工程と、次に
層間絶縁膜を形成する工程と、層間絶縁膜にコンタクト
ホールを開口する工程と、電極及び配線を形成する工程
と、を備え、前記液体材料として、光重合性を有するシ
ラン化合物の溶液に、紫外線を照射することにより光重
合してなる高次シランを含む高次シラン組成物を使用す
ることを特徴とするデバイスの製造方法を提供するもの
である。
【００１６】また、本発明は、絶縁基板または絶縁膜上
に、ゲート電極を形成する工程と、ゲート絶縁膜を形成
する工程と、液体材料を基板に塗布して塗布膜を形成す
る工程と、該塗布膜をシリコン膜にする熱処理工程及び
／または光照射工程と、ソース、ドレイン領域となるド
ーパント含有の半導体層を形成する工程と、電極及び配
線を形成する工程と、を備え、前記液体材料として、光
重合性を有するシラン化合物の溶液に、紫外線を照射す
ることにより光重合してなる高次シランを含む高次シラ
ン組成物を使用することを特徴とするデバイスの製造方
法を提供するものである。
【００１７】また、本発明は、前記熱処理工程が、前記
塗布された液体材料を非晶質シリコン膜とする第1の熱
処理工程及び／または光照射工程と、前記非晶質シリコ
ン膜を多結晶シリコン膜にする第２の熱処理工程からな
ることを特徴とする、前記デバイスの製造方法を提供す
るものである。
【００１８】また、本発明は、前記第１の熱処理及び／
または光照射工程が、波長が１７０ｎｍ以上３８０ｎｍ
以下の光照射工程を含むことを特徴とする、前記デバイ
スの製造方法を提供するものである。
【００１９】また、本発明は、前記第1の熱処理工程
が、前記液体材料により形成された塗布膜に含まれてい
る溶媒を除去する工程と、次に前記溶媒を除去する工程
より高い温度で熱処理して前記塗布膜を非晶質シリコン
膜とする工程とからなることを特徴とする、前記デバイ
スの製造方法を提供するものである。
【００２０】また、本発明は、前記第２の熱処理工程
が、ランプアニールまたはレーザアニールなどの強光に
よる短時間で高温の熱処理工程を含むことを特徴とす
る、前記デバイスの製造方法を提供するものである。
【００２１】また、本発明は、液体材料を塗布して塗布
膜を形成する工程と、次に該塗布膜をシリコン膜にする
熱処理工程及び／または光照射工程と、を含むシリコン
膜の形成において、総ての工程が酸素を含まない雰囲気
下で行うことを特徴とする、前記デバイスの製造方法を
提供するものである。
【００２２】また、本発明は、前記ランプアニールまた
はレーザアニールなどの強光による短時間で高温の熱処
理工程が、酸素を含まない雰囲気下で行うことを特徴と
する、前記デバイスの製造方法を提供するものである。
【００２３】また、本発明は、前記酸素を含まない雰囲
気は、酸素濃度が１０ｐｐｍ以下であることを特徴とす
る、前記デバイスの製造方法を提供するものである。
【００２４】また、本発明は、前記ゲート絶縁膜の形成
工程が、基板にポリペルヒドロシラザンを塗布する工程
と、次に熱処理により塗布されたポリペルヒドロシラザ
ンをＳｉＯ２膜とする工程と、を含むことを特徴とす
る、前記デバイスの製造方法を提供するものである。
【００２５】また、本発明は、前記ゲート電極の形成工
程が、金属含有の液体材料を基板に塗布して塗布膜を形
成する工程と、次に熱処理により該塗布膜を金属膜とす
る工程と、を含むことを特徴とする、前記デバイスの製
造方法を提供するものである。
【００２６】また、本発明は、前記ゲート電極の形成工
程が、メッキ法により基板に金属膜を形成する工程と、
を含むことを特徴とする、前記デバイスの製造方法を提
供するものである。
【００２７】また、本発明は、前記ゲート電極の形成工
程が、基板にインジウムとスズを含む有機化合物を塗布
して塗布膜を形成する工程と、該塗布膜をＩＴＯ（Indi
um-Tin-Oxide）膜にする熱処理工程と、を含むことを特
徴とする、前記デバイスの製造方法を提供するものであ
る。
【００２８】また、本発明は、前記層間絶縁膜の形成工
程が、基板にポリペルヒドロシラザンを塗布する工程
と、次に熱処理によりポリペルヒドロシラザンをＳｉＯ
２膜とする工程と、を含むことを特徴とする、前記デバ
イスの製造方法を提供するものである。
【００２９】また、本発明は、前記電極及び配線を形成
する工程が、金属含有の液体材料を基板に塗布して塗布
膜を形成する工程と、次に熱処理により該塗布膜を金属
膜とする工程と、を含むことを特徴とする、前記デバイ
スの製造方法。
【００３０】また、本発明は、前記電極及び配線を形成
する工程が、メッキ法により基板に金属膜を形成する工
程と、を含むことを特徴とする、前記デバイスの製造方
法を提供するものである。
【００３１】また、本発明は、前記電極及び配線を形成
する工程が、基板にインジウムとスズを含む有機化合物
を塗布して塗布膜を形成する工程と、該塗布膜をＩＴＯ
（Indium-Tin-Oxide）膜にする熱処理工程からなること
を特徴とする、前記デバイスの製造方法を提供するもの
である。
【００３２】また、本発明は、前記透明導電膜を形成す
る工程が、基板にインジウムとスズを含む有機化合物を
塗布して塗布膜を形成する工程と、該塗布膜をＩＴＯ
（Indium-Tin-Oxide）膜にする熱処理工程からなること
を特徴とする、前記デバイスの製造方法を提供するもの
である。
【００３３】また、本発明は、前記液体材料としての前
記高次シラン組成物は、沸点が分解点よりも高い高次シ
ランを含んでいることを特徴とする、前記デバイスの製
造方法を提供するものである。
【００３４】また、本発明は、前記高次シラン組成物
が、前記紫外線として、前記シラン化合物の溶液に用い
る溶媒を分解しない波長の紫外線を用いて形成される、
前記デバイスの製造方法を提供するものである。
【００３５】また、本発明は、前記高次シラン組成物
が、前記紫外線を０．１秒〜１２０分間照射することに
より形成される、前記デバイスの製造方法を提供するも
のである。
【００３６】また、本発明は、前記高次シラン組成物
が、前記シラン化合物として分子内に少なくとも一つの
環状構造を有する化合物を用いて形成される、前記デバ
イスの製造方法を提供するものである。
【００３７】また、本発明は、前記高次シラン組成物
が、前記シラン化合物として一般式ＳｉｎＸ２ｎ（式
中、Ｘは水素原子及び／又はハロゲン原子を示し、ｎは
３以上の整数を示す。）で表される化合物を用いて形成
される、前記デバイスの製造方法を提供するものであ
る。
【００３８】また、本発明は、前記高次シラン組成物
が、前記紫外線を照射した後、更に、周期表の第３Ｂ族
元素を含む物質若しくは周期表の第５Ｂ族元素を含む物
質を添加してなるものであるか、又は前記紫外線を照射
する前に、前記シラン化合物の溶液に、周期表の第３Ｂ
族元素を含む物質若しくは周期表の第５Ｂ族元素を含む
物質を添加してなるものである、前記デバイスの製造方
法を提供するものである。
【００３９】また、本発明は、シリコン膜と、ゲート絶
縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及
び配線用導電膜の各薄膜を有するデバイスの製造方法に
おいて、前記総ての薄膜は液体材料を用いて形成され、
且つ該総ての薄膜の形成において真空装置を用いない方
法で形成されることを特徴とする、前記デバイスの製造
方法を提供するものである。
【００４０】また、本発明は、シリコン膜と、ゲート絶
縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及
び配線用導電膜の各薄膜を有するデバイスの製造方法に
おいて、前記総ての薄膜は液体材料を用いて形成され、
且つ該総ての薄膜の形成が大気圧またはその近傍の圧力
下で行われることを特徴とする、前記デバイスの製造方
法を提供するものである。
【００４１】また、本発明は、シリコン膜と、ゲート絶
縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及
び配線用導電膜の各薄膜を有するデバイスの製造方法に
おいて、前記総ての薄膜は液体材料を用いて形成され、
且つ少なくともシリコン膜、ゲート電極用導電膜、電極
及び配線用導電膜は、液滴吐出法により島状に形成され
ることを特徴とする、前記デバイスの製造方法を提供す
るものである。
【００４２】また、本発明は、シリコン膜、ゲート絶縁
膜、ゲート電極用導電膜、層間絶縁膜、電極及び配線用
導電膜、透明導電膜の各薄膜を有するデバイスの製造方
法において、前記総ての薄膜は液体材料を用いて形成さ
れ、且つ該総ての薄膜の形成において真空装置を用いな
い方法で形成されることを特徴とする、前記デバイスの
製造方法を提供するものである。
【００４３】また、本発明は、シリコン膜、ゲート絶縁
膜、ゲート電極用導電膜、層間絶縁膜、電極及び配線用
導電膜、透明導電膜の各薄膜を有するデバイスの製造方
法において、前記総ての薄膜は液体材料を用いて形成さ
れ、且つ該総ての薄膜の形成が大気圧またはその近傍の
圧力下で行われることを特徴とする、前記デバイスの製
造方法を提供するものである。
【００４４】また、本発明は、シリコン膜、ゲート絶縁
膜、ゲート電極用導電膜、層間絶縁膜、電極及び配線用
導電膜、透明導電膜の各薄膜を有するデバイスの製造方
法において、前記総ての薄膜は液体材料を用いて形成さ
れ、且つ少なくともシリコン膜、ゲート電極用導電膜、
電極及び配線用導電膜、透明導電膜は、液滴吐出法によ
り島状に形成されることを特徴とする、前記デバイスの
製造方法を提供するものである。
【００４５】また、本発明は、前記デバイスの製造方法
によって製造されてなることを特徴とするデバイスを提
供するものである。
【００４６】また、本発明は、前記デバイスを備えてな
ることを特徴とする電子機器を提供するものである。
【００４７】
【発明の実施の形態】以下、本発明を詳細に説明する。
本発明のデバイスの製造方法は、その一実施形態とし
て、薄膜トランジスタの製造方法を挙げることができ
る。以下、本発明のデバイスの製造方法を、薄膜トラン
ジスタの製造方法を例に挙げて説明するが、本発明はこ
れに限られず、他の種々のデバイスの製造方法に適用可
能なものである。尚、本発明において、「液滴吐出法」
とは、液滴を所望の領域に吐出することにより、被吐出
物を含む所望パターンを形成する方法であり、インクジ
ェット法と呼ぶこともある。但し、この場合、吐出する
液滴は、印刷物に用いられる所謂インクではなく、デバ
イスを構成する材料物質を含む液状体であり、この材料
物質は、例えばデバイスを構成する導電物質又は絶縁物
質として機能し得る物質を含むものである。さらに、
「液滴吐出」とは、吐出時に噴霧されるものに限らず、
液状体の１滴１滴が連続するように吐出される場合も含
む。
【００４８】本実施形態の薄膜トランジスタの製造方法
によって得ようとする薄膜トランジスタは、シリコン
膜、絶縁膜、導電膜、更に液晶表示装置装置等に用いる
場合には透明導電膜を、それぞれ薄膜として有する構成
のものである。本実施形態に係る薄膜トランジスタの構
成は、一般的に使用されるものと同様である。
【００４９】本発明の製造方法を説明するにあたり、先
ず従来の方法を説明する。図１に従来の一般的なＣＶＤ
法による成膜の標準的な工程を示す。ＣＶＤ装置にセッ
トされた基板は、ロードロック室に移動された後真空引
きされ、次に加熱チャンバに移動された後加熱され、次
にプロセスチャンバに移動されて成膜される。プロセス
チャンバには基板温度維持のための加熱機構があり、成
膜に必要なプロセスガスの導入が行われ、圧力が安定し
た後に高周波が印加され導入したガスがプラズマ化され
成膜される。成膜後は残留のプロセスガスがパージさ
れ、基板がロードロック室に移動されベントされて大気
中に取り出される。ＣＶＤ法で用いられるプロセスガス
には毒性や可燃性を有するガスが多いため、ＣＶＤ装置
には安全管理上それらのガスの漏洩検知器や排気ガスを
無害化するための除害装置も必要になる。また、前記パ
ージ工程においては、毒性や可燃性を有するガスを十分
パージする必要があり、成膜工程を完了するのに時間が
かかる。
【００５０】スパッタ法においても図１に示すＣＶＤ法
とほぼ同様な処理工程を経て成膜される。ＣＶＤ法と異
なる点は、使用するガスが主にＡｒなどの不活性ガスで
毒性や可燃性を有するガスを使うことが少ないことと、
スパタリング用のプラズマ電源に高周波ではなくＤＣ電
源が用いられることが多いことである。これらの相違は
薄膜を形成する工程全体や装置構成の全体的比較でみる
と僅かな相違であり、装置が大がかりであり、生産性が
低いことなどスパッタ法もＣＶＤ法と同様な課題を有し
ている。
【００５１】これに対し、本発明では、前記薄膜を液体
材料により形成する。その主たる方法は、液体材料の基
板上への塗布膜形成と、該塗布膜を所望の機能膜にする
ための熱処理工程からなる。塗布膜の形成には、スピン
コート法、ロールコート法、カーテンコート法、ディッ
プコート法、スプレー法、液滴吐出法などがあり、これ
らの方法に使用される塗布装置の基本構成は基板を保持
するステージまたはホルダと該基板上に液体を塗布する
ための機構であるから、該塗布装置の構成はいたって簡
単である。塗布膜を機能膜に変成するための熱処理工程
及び／または光照射工程で使用される装置には、オーブ
ン、ベーク炉、アニール炉などの熱処理装置やハロゲン
ランプやＵＶランプなどを光源とする光照射装置がある
が、これらの装置も構造は簡単である。
【００５２】図２は、本発明における液体材料から薄膜
を形成する方法の一態様を示す図である。塗布膜形成と
薄膜形成において、使用する液体材料によっては雰囲気
制御が必要になるが、基本的には大気圧下で行われる。
図２に示す従来のＣＶＤ法やスパッタ法による成膜工程
と比較すると、本発明による薄膜形成の方法が如何に工
程が短いかが理解できるはずである。また、例えばスピ
ンコート法による塗布膜の形成装置は図３に示すよう
に、回転可能なステージ３０１と基板３０２上に液体材
料３０３を滴下する機構があればよい。加熱装置は基板
がセットされるステージやホルダと加熱機構から構成さ
れる。従って、本発明で使用される装置が従来のＣＶＤ
装置やスパッタ装置に比べて、小型で安価な装置である
ことが分かるはずである。
【００５３】このように本発明によれば、従来の成膜方
法が本質的に内在している前記課題を解決するものであ
り、小型で安価な装置により、生産性が高く、欠陥が少
なく、歩留まりが高く、段差部の被覆性がよく、低コス
トで薄膜形成でき、低コストで薄膜トランジスタを製造
することが可能になる。
【００５４】本実施形態における薄膜トランジスタの製
造方法は、上述したように薄膜トランジスタを構成する
シリコン膜、絶縁膜、導電膜の各薄膜の全部または一部
の薄膜を液体材料を用いて形成する。基本的な形成工程
は、液体材料を基板に塗布して塗布膜を形成する工程
と、次に熱処理により該塗布膜を薄膜とする工程からな
るが、液体材料中に基板を浸漬することにより、基板表
面に所望の薄膜を形成する工程からなる方法も含まれ
る。
【００５５】本実施形態の薄膜トランジスタの製造方法
において、シリコン膜の形成に使用する塗布用の液体材
料は、光重合性を有するシラン化合物の溶液に、紫外線
（以下、「ＵＶ」ともいう。）を照射することにより光
重合してなる、光重合体としての高次シランを含有する
組成物である。かかる高次シランは、このように光重合
性を有するという特定のシラン化合物の溶液にＵＶを照
射して該シラン化合物が光重合することにより形成され
たもので、その分子量が従来のシリコン膜作成方法で用
いられている高次シラン（例えば、Ｓｉ６Ｈ１４であれ
ば分子量は１８２）に比しても比較にならない程大きな
もの（１８００程度までの分子量のものが確認されてい
る）である。このような巨大な分子量を持つ高次シラン
はその沸点が分解点よりも高く、蒸発してなくなる前に
膜を形成することができる為、従来のシリコン膜法より
も効果的にシリコン膜形成を行うことができる。なお、
実際にこのような高次シランを加熱すると、沸点に達す
る以前に分解してしまうため、分解点より高い沸点は実
験的に決めることはできない。しかし、ここでは蒸気圧
の温度依存性や、理論計算によって求めた理論値として
の常圧での沸点を意味している。
【００５６】また、本発明に係る前記高次シラン組成物
を用いれば、この高次シランの沸点が分解点より高いと
いう性質から、従来の様に蒸発してしまう前に急いで高
温で加熱するといった必要がない。つまり、昇温速度を
穏やかにしたり、減圧しながら比較的低温で加熱すると
いったプロセスが可能となる。このことは、シリコン膜
を形成する場合のシリコン同士の結合スピードを制御で
きるだけでなく、シリコン膜を形成するほど高温ではな
いが溶媒の沸点よりは高い温度を維持するといった方法
によって、シリコン膜中からシリコンの特性劣化の原因
となる溶媒を従来の方法よりも効率良く減らすことが可
能となることを意味する。
【００５７】本実施形態の薄膜トランジスタの製造方法
においては、上記の高次シラン組成物からなる液体材料
（高次シラン溶液）を塗布材料として使用するものであ
るため、該組成物を塗布したあと、熱、光、レーザー処
理等によってシリコン薄膜を形成することによって、薄
膜トランジスタを容易且つ安価に製造することが可能と
なる。
【００５８】高次シラン組成物が含有する高次シラン
は、前述したように、その沸点がその分解点よりも高い
ことが好ましい。このような沸点が分解点よりも高い高
次シランは、原料のシラン化合物として後述の好ましい
シラン化合物を選定したり、照射するＵＶとして後述の
好ましい波長のＵＶ、および照射時間、照射方法、照射
エネルギー、および用いる溶媒およびUV照射後の精製方
法を選定すること等により容易に得ることができる。
【００５９】本発明において、高次シランの分子量分布
は、ＵＶの照射時間や照射量、照射方法によってコント
ロールすることができる。また、高次シランは、シラン
化合物へのＵＶ照射後に、一般的な重合体の精製法であ
るＧＰＣなどを用いて分離精製することで、任意の分子
量の高次シラン化合物を取り出すことができる。また、
分子量の異なる高次シラン化合物の間での溶解度の差を
利用して精製を行うことも出来る。また、分子量の異な
る高次シラン化合物の間での、常圧または減圧下での沸
点の差を利用して分留による精製を行うことも出来る。
このようにして、高次シラン組成物内の高次シラン化合
物の分子量のコントロールを行うことで、より特性バラ
ツキの抑えられた良質のシリコン膜を得ることが出来る
ようになる。
【００６０】高次シランはその分子量が大きくなればな
るほど沸点が高くなり、また溶媒に対する溶解度も減少
していく。このため、ＵＶの照射条件によっては光重合
後の高次シランが溶媒に溶解しきれずに析出することが
あるので、この場合はマイクロフィルターなどを用いて
ろ過するといった方法を用いて不溶成分を除去し、高次
シラン組成物を精製することができる。
【００６１】シラン化合物の溶液に照射する紫外線（Ｕ
Ｖ）は、該溶液に用いる溶媒を分解しない波長のものが
好ましく、具体的には、その波長が２５０ｎｍ以上、特
に３００ｎｍ以上であることが好ましい。本発明におい
て、「溶媒を分解しない波長」とは、紫外線の照射によ
って溶媒分子中の化学結合が切断されない程度の波長を
意味する。上記の波長域のＵＶを用いることにより、溶
媒に起因する炭素原子などの不純物原子が熱および／又
は光処理後のシリコン膜に混入する事を防ぐことがで
き、より特性の良いシリコン膜を得ることができるよう
になる。
【００６２】ＵＶの照射時間は、所望の分子量分布の高
次シランが得られる点で、０．１秒〜１２０分、特に１
〜３０分であることが好ましい。また、ＵＶの照射方法
としては、所望の分子量分布の高次シランが得られる点
で、シラン化合物を溶媒で希釈してから照射したり、シ
ラン化合物の溶液を撹拌しながら容液全体に均一にＵＶ
の照射を行うことが好ましい。
【００６３】また、前記液体材料としての高次シラン組
成物は、その粘度および表面張力を、高次シランの分子
量分布に関する上記調整方法とともに溶媒の調整によっ
て、容易にコントロールすることができる。これは、液
体によってシリコン膜を形成する場合において、最大の
メリットである、液滴吐出を用いたパターニングを行う
過程においては非常に有利な点である。
【００６４】前記液体材料としての高次シラン組成物を
調製するためのシラン化合物としては、ＵＶの照射によ
り重合し得るという光重合性を有する限り特に制限され
ず、例えば、一般式ＳｉｎＸｍ（ここで、ｎは３以上
の、またｍは４以上のそれぞれ独立な整数を示し、Ｘは
水素原子及び／又はハロゲン原子等の置換基を示す。）
で表されるシラン化合物等が挙げられる。
【００６５】このようなシラン化合物としては、一般式
ＳｉｎＸ２ｎ（式中、ｎは３以上の整数を示し、Ｘは水
素原子及び／又はハロゲン原子を示す。）で表される環
状のシラン化合物や、一般式ＳｉｎＸ２ｎ-2（式中、ｎ
は４以上の整数を示し、Ｘは水素原子及び／又はハロゲ
ン原子を示す。）で表される環状構造を２個以上有する
シラン化合物の他、分子内に少なくとも一つの環状構造
を有する水素化珪素及びそのハロゲン置換体等、本発明
に係る紫外線照射による光重合プロセスを適用し得る、
光重合性を有するシラン化合物の 全てが挙げられる。
【００６６】そのようなシラン化合物としては、具体的
には、１個の環状構造を有するものとして、シクロトリ
シラン、シクロテトラシラン、シクロペンタシラン、シ
クロヘキサシラン、シクロヘプタシラン等が挙げられ、
２個の環状構造を有するものとして、１、１’−ビシク
ロブタシラン、１、１’−ビシクロペンタシラン、１、
１’−ビシクロヘキサシラン、１、１’−ビシクロヘプ
タシラン、１、１’−シクロブタシリルシクロペンタシ
ラン、１、１’−シクロブタシリルシクロヘキサシラ
ン、１、１’−シクロブタシリルシクロヘプタシラン、
１、１’−シクロペンタシリルシクロヘキサシラン、
１、１’−シクロペンタシリルシクロヘプタシラン、
１、１’−シクロヘキサシリルシクロヘプタシラン、ス
ピロ［２、２］ペンタシラン、スピロ［３、３］ヘプタ
タシラン、スピロ［４、４］ノナシラン、スピロ［４、
５］デカシラン、スピロ［４、６］ウンデカシラン、ス
ピロ［５、５］ウンデカシラン、スピロ［５、６］ウン
デカシラン、スピロ［６、６］トリデカシラン等が挙げ
られ、その他にこれらの骨格の水素原子を部分的ににＳ
ｉＨ３基やハロゲン原子に置換したケイ素化合物を挙げ
ることができる。これらは２種以上を混合して使用する
こともできる。
【００６７】これらの内、分子内の最低一箇所に環状構
造を有するシラン化合物は光に対する反応性が極度に高
く、光重合が効率よく行えるという点から、これを原料
として用いることが好ましい。その中でもシクロテトラ
シラン、シクロペンタシラン、シクロヘキサシラン、シ
クロヘプタシラン等のＳｉｎＸ２ｎ（式中、ｎは３以上
の整数を示し、Ｘは水素原子及び／又はフッ素原子、塩
素原子、臭素原子、沃素原子等のハロゲン原子を示
す。）で表されるシラン化合物は、以上の理由に加えて
合成、精製が容易であるという観点から特に好ましい。
【００６８】尚、シラン化合物としては、前述の環状構
造を有するシラン化合物が好ましいが、本発明に係る紫
外線照射による光重合プロセスを阻害しない限りにおい
ては、必要に応じて、ｎ−ペンタシラン、ｎ−ヘキサシ
ラン、ｎ−ヘプタシラン等のシラン化合物や、ホウ素原
子及び／又はリン原子等により変性された変性シラン化
合物等を併用しても構わない。
【００６９】本発明で使用する高次シラン溶液の溶媒と
しては、前記シラン化合物を光重合することにより形成
された高次シランを溶解し該化合物と反応しないもので
あれば特に限定されない。かかる溶媒は、高次シラン組
成物の原料である前記シラン化合物の溶液を形成するた
めの溶媒としてＵＶ照射前の段階から使用され、通常、
室温での蒸気圧が０．００１〜２００ｍｍＨｇのものが
用いられる。蒸気圧が２００ｍｍＨｇより高いときに
は、コーティングで塗膜を形成する場合に溶媒が先に蒸
発してしまい良好な塗膜を形成することが困難となる。
一方、蒸気圧が０．００１ｍｍＨｇより低いときには、
同様にコーティングで塗膜を形成する場合に乾燥が遅く
なり高次シランのコーティング膜中に溶媒が残留し易く
なり、後工程の熱および／または光処理後にも良質のシ
リコン膜が得られ難い。また、上記溶媒としては、その
常圧での沸点が室温以上であり、高次シラン化合物の分
解点である２５０℃〜３００℃よりも低いものを用いる
ことが好ましい。高次シラン化合物の分解点よりも低い
溶媒を用いることによって、塗布後に高次シラン化合物
を分解せずに加熱によって溶媒だけを選択的に除去でき
るため、シリコン膜に溶媒が残留することを防ぐことが
でき、より良質の膜を得ることができる。
【００７０】シラン化合物の溶液に使用する溶媒（ＵＶ
照射後は高次シラン溶液に含有される溶媒）の具体例と
しては、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、
ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、
キシレン、デュレン、インデン、テトラヒドロナフタレ
ン、デカヒドロナフタレン、スクワランなどの炭化水素
系溶媒の他、ジプロピルエーテル、エチレングリコール
ジメチルエーテル、エチレングリコールジエチルエーテ
ル、エチレングリコールメチルエチルエーテル、ジエチ
レングリコールジメチルエーテル、ジエチレングリコー
ルジエチルエーテル、ジエチレングリコールメチルエチ
ルエーテル、テトラヒドロフラン、テトラヒドロピラ
ン、１，２−ジメトキシエタン、ビス（２−メトキシエ
チル）エーテル、ｐ−ジオキサンなどのエーテル系溶
媒、さらにプロピレンカーボネート、γ−ブチロラクト
ン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミ
ド、アセトニトリル、ジメチルスルホキシドなどの極性
溶媒を挙げることができる。これらのうち、高次シラン
の溶解性と該溶液の安定性の点で炭化水素系溶媒、エー
テル系溶媒が好ましく、さらに好ましい溶媒としては炭
化水素系溶媒を挙げることができる。これらの溶媒は、
単独でも、或いは２種以上の混合物としても使用でき
る。特に炭化水素系溶媒は、高次シランの溶解性を向上
させ、後述する熱処理や光処理時の高次シランの残留を
抑制する観点好適である。
【００７１】また、前記紫外線を照射する前に、前記シ
ラン化合物の溶液には、周期表の第３Ｂ族元素を含む物
質又は周期表の第５Ｂ族元素を含む物質（ドーパント
源）を添加することができる。シリコン膜を形成する場
合において、前記シラン化合物の溶液にかかるドーパン
ト源を混入した後にＵＶを照射するというプロセスは、
従来の方法では見られない新規なプロセスである。かか
るプロセスによれば、ＵＶの照射によって、分子レベル
でドーパントと高次シランの結合を引き起こすことがで
き、その溶液を基板に塗布し、熱処理及び／又は光処理
により性能の良いｎ型、ｐ型にドープされたシリコン膜
を形成することができる。勿論、かかるプロセスで形成
したドープシリコン膜は、加熱等のステップにより、更
なる特性向上を図ることができる。特に、この物質を含
むシラン化合物の溶液から形成した高次シラン溶液を基
板に塗布した後、後述の熱処理及び／又は光処理によっ
て、かかる物質（ドーパント）を活性化することができ
る。
【００７２】この周期表の第３Ｂ族元素を含む物質及び
周期表の第５Ｂ族元素を含む物質（ドーパント源）とし
ては、リン、ホウ素、砒素等の元素を含む物質で、具体
的には、特開２０００−３１０６６号公報に挙げられて
いるような物質が例示できる。
【００７３】本発明の製造方法に用いる前記高次シラン
組成物は、前述の通り特定の手法により得られる高次シ
ランを溶質として含有した溶液であり、溶媒としては上
記例示のものからなり、溶質の濃度は通常１〜８０重量
％程度であり、所望のシリコン膜厚に応じて調製するこ
とができる。８０重量％を超えると、析出しやすく均一
な塗布膜を得るのが困難となる。
【００７４】かくして調製した高次シラン溶液の粘度は
通常１〜１００ｍＰａ・ｓの範囲のものであり塗布装置
や目的の塗布膜厚に応じて適宜選択することができる。
粘度が１ｍＰａ・ｓより小さい場合はコーティングが困
難であり、１００ｍＰａ・ｓを超えると均一な塗布膜を
得ることが困難になる。
【００７５】上記の高次シラン溶液には、目的の機能を
損なわない範囲で必要に応じてフッ素系、シリコーン
系、ノニオン系などの表面張力調節材を微量添加するこ
とができる。このノニオン系表面張力調節材は、溶液の
塗布対象物への濡れ性を良好化し、塗布した膜のレベル
リング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発
生などを防止しに役立つものである。
【００７６】また、高次シラン溶液には、更に、周期表
の第３Ｂ族元素を含む物質又は周期表の第５Ｂ族元素を
含む物質をドーパント源として添加することができる。
このような物質を適宜選定して添加することにより、ド
ーパントを導入した所望のｎ型、ｐ型のシリコン膜を形
成することができる。このような物質を添加した高次シ
ラン溶液を用いてシリコン膜を形成するプロセスにおい
ては、高次シランの沸点が高いため蒸発しにくくその結
果、ドーパント源の蒸発も抑えることができ、このため
従来の方法よりも効率良く膜中へドーパントを導入する
ことができる。尚、前述したように、前記シラン化合物
の溶液にかかる物質をＵＶ照射前に添加して高次シラン
を形成する場合には、この段階（ＵＶ照射後）において
添加する必要がない。この周期表の第３Ｂ族元素を含む
物質及び周期表の第５Ｂ族元素を含む物質としては、前
述したＵＶ照射前に前記シラン化合物に添加するこれら
の物質として例示したものと同様である。また、この高
次シラン溶液を基板に塗布した後、後述の熱処理及び／
又は光処理によって、かかる物質（ドーパント）を活性
化することができる。
【００７７】本発明におけるシリコン膜の形成は、一般
に行われているＣＶＤ法のようにガスを供給するのでは
なく、前述した高次シランを含む溶液を基板に塗布した
後、溶媒を乾燥させ高次シランの膜を形成し、該高次シ
ランの膜を熱分解および／または光分解してシリコン膜
に変換するものである。
【００７８】高次シランを含有する溶液の塗布の方法と
しては、スピンコート法、ロールコート法、カーテンコ
ート法、ディップコート法、スプレー法、液滴吐出法等
の方法を用いることができる。塗布は一般には室温以上
の温度で行われる。室温以下の温度では高次シランの溶
解性が低下し一部析出する場合がある。本発明における
シラン化合物、高次シラン、高次シラン組成物は水、酸
素と反応して変性してしまうので、前記高次シラン組成
物を用いて、シリコン膜作成する工程においては水や酸
素が存在しない窒素、ヘリウム、アルゴンなどの不活性
ガス中で行なうことが好ましい。さらに必要に応じて水
素などの還元性ガスを混入したものが好ましい。また、
溶媒や添加物も水や酸素を取り除いたものを用いること
が望ましい。
【００７９】スピンコート法を用いる場合のスピナーの
回転数は形成する薄膜の厚み、塗布溶液組成により決ま
るが一般には１００〜５０００ｒｐｍ、好ましくは３０
０〜３０００ｒｐｍが用いられる。塗布した後は溶媒を
除去するために加熱処理を行う。加熱する温度は使用す
る溶媒の種類、沸点（蒸気圧）により異なるが通常１０
０℃〜２００℃である。雰囲気は上記塗布工程と同じ窒
素、ヘリウム、アルゴンなどの不活性ガス中で行なうこ
とが好ましい。この時系全体を減圧することで、溶媒の
除去をより低温で行うこともできる。これにより、基板
の熱による劣化を減少させることができる。
【００８０】本発明では、上記高次シランを熱及び／又
は光処理によってシリコン膜に変換する。本発明におい
て得られるシリコン膜はアモルファス状あるいは多結晶
状であるが、熱処理の場合には一般に到達温度が約５５
０℃以下の温度ではアモルファス状、それ以上の温度で
は多結晶状のシリコン膜が得られる。アモルファス状の
シリコン膜を得たい場合は、好ましくは３００℃〜５５
０℃、より好ましくは３５０℃〜５００℃で熱処理がな
される。到達温度が３００℃未満の場合は、高次シラン
の熱分解が十分に進行せず、十分な厚さのシリコン膜を
形成できない場合がある。上記熱処理を行う場合の雰囲
気は窒素、ヘリウム、アルゴンなどの不活性ガス、もし
くは水素などの還元性ガスを混入したものが好ましい。
多結晶状のシリコン膜を得たい場合は、上記で得られた
アモルファス状シリコン膜にレーザーを照射して多結晶
シリコン膜に変換することができる。上記レーザーを照
射する場合の雰囲気は窒素、ヘリウム、アルゴンなどの
不活性ガス、もしくはこれらの不活性ガスに水素などの
還元性ガスを混入したもの等酸素を含まない雰囲気とす
ることが好ましい。
【００８１】一方、光処理については、高次シラン溶液
の塗膜に対し、その溶媒除去する前及び／又は溶媒除去
後に、不活性ガス雰囲気中で行うことができる。溶媒に
可溶な高次シランは当該光処理による反応により溶媒不
溶性の強靭な塗膜に変化するだけではなく、光処理後、
又はそれと同時に熱処理を行うことにより光学的電気特
性に優れたシリコン膜に変換される。
【００８２】本発明において、高次シランをシリコン膜
に変換する際の光処理に使用する光源としては、低圧あ
るいは高圧の水銀ランプ、重水素ランプあるいはアルゴ
ン、クリプトン、キセノン等の希ガスの放電光の他、Ｙ
ＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、
ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、Ａｒ
Ｆ、ＡｒＣｌなどのエキシマレーザーなどを光源として
使用することができる。これらの光源は一般には、１０
〜５０００Ｗの出力のものが用いられるが、通常１００
〜１０００Ｗで十分である。これらの光源の波長は高次
シランが多少でも吸収するものであれば特に限定されな
いが通常１７０ｎｍ〜６００ｎｍであり、特に吸収効率
の点から１７０ｎｍ〜３８０ｎｍが特に好ましい。この
場合、溶媒を除去するまえに３００ｎｍ以下の波長の光
を照射すると、前述のようにそのエネルギーで溶媒分子
内の原子間結合が切断され、溶媒に用いられている原
子、例えば炭化水素系溶媒の炭素がシリコン膜に含まれ
る結果になるので、上記ＵＶの照射は溶媒の除去を行っ
た後に行うことが好ましい。また多結晶シリコン膜への
変換効率の点でレーザー光の使用が特に好ましい。これ
らの光処理時の温度は通常室温〜５００℃であり、得ら
れるシリコン膜の半導体特性に応じて適宜選ぶことがで
きる。
【００８３】使用する基板については特に限定されない
が、通常の石英、ホウ珪酸ガラス、ソーダガラスの他、
金、銀、銅、ニッケル、チタン、アルミニウム、タング
ステンなどの金属基板プラスチック基板などを使用する
ことができる。
【００８４】本発明では、絶縁膜の形成をできるだけ液
体材料を用いる方法で行う。絶縁膜の形成に使用される
液体材料としては、ポリペルヒドロシラザンやＳＯＧが
ある。ポリペルヒドロシラザンはSi-N-Si結合を有し、
ＳＯＧはSi-O-Si結合を有し、両者とも有機溶剤に可溶
なポリマーであり、常温で液体の有機溶媒溶液として用
いられ、スピンコート法、ロールコート法、カーテンコ
ート法、ディップコート法、スプレー法、液滴吐出法等
の方法で基板上に塗布膜を形成することができる。塗布
膜の形成方法は絶縁膜の厚さや膜厚の均一性、基板のサ
イズや形状などによって選択できる。また、塗布膜を形
成した後の熱処理温度は、一般的には高い程良い膜質の
絶縁膜が得られるが、使用する基板の耐熱性や半導体装
置のプロセス条件を考慮して適当な温度で行われる。熱
処理温度が３００乃至５００℃程度の比較的低温の場合
は、ポリペルヒドロシラザンを用いた方がＳＯＧより膜
質のよい絶縁膜を形成することができる。また、液体材
料中に基板を浸漬することにより基板表面に絶縁膜を形
成する方法もある。例えば、特開平５−２５９１５４に
開示されているようにケイ弗化水素酸の水溶液中に基板
を浸漬し、該水溶液にホウ酸を添加することにより、基
板上にＳｉＯ２膜を形成することもできる。前記熱処理
温度は薄膜半導体装置の製造において、ゲート絶縁膜の
ようにその膜質が薄膜トランジスタの性能を著しく左右
する場合には、従来の真空装置を用いた成膜方法や熱酸
化により形成することもできる。
【００８５】本発明では、導電膜の形成をできるだけ液
体材料を用いる方法で行う。液体材料を用いた導電膜の
形成には、液体材料をスピンコート法などにより基板上
に塗布膜を形成する工程と、該塗布膜を熱処理して導電
膜とする工程からなる方法と、液体材料中に基板を浸漬
して基板表面に導電膜を形成する方法がある。前記塗布
膜を用いる方法で使用される液体材料には、金属微粒子
を有機溶液中に分散した分散液や金属を含む有機酸を溶
剤に溶かした溶液が利用できる。分散液では金属の微粒
子を用いたものが知られており、ＡｕやＡｇなどの金属
膜を形成できる。金属を含む有機酸溶液にはＩｎとＳｎ
を含むものがあり、ＩＴＯ膜を形成することができる。
また、浸漬法による成膜では所謂メッキ法が利用でき、
Ｎｉ、Ｃｕ、Ａｕなどの金属膜を形成することができ
る。導電膜の形成において、下層の配線や電極あるいは
薄膜トランジスタのソース・ドレイン領域との接触抵抗
を確保するために、従来の形成方法であるスパッタ法を
用いたり、スパッタ法と前記液体材料を用いる方法と組
み合わせて導電膜を形成することもできる。
【００８６】本発明によれば、前述したデバイスの製造
方法によって製造されてなるデバイスを提供することが
できる。また、本発明によれば、前記デバイスを備えて
なる電子機器を提供することができる。本発明の電子機
器としては、小型ＬＣＤや大型ＬＣＤ等の液晶表示装
置、有機ＥＬ（エレクトロルミネセンス）表示装置やプ
ラズマディスプレイ等の自発光型の表示装置、及びＬＳ
Ｉなどの電子機器が挙げられる。
【００８７】前述したデバイスの製造方法により得られ
た本発明のデバイスの一実施形態としての薄膜トランジ
スタは、液晶表示装置のスイッチング素子として、或い
は有機ＥＬ表示装置の駆動素子として利用することがで
きる。このような応用において、透明電極が必要な場合
は、インジウムとスズの有機酸化合物を液体材料として
利用することが出来る。
【００８８】図７は、アクティブマトリクス方式で駆動
する電気光学装置１００の画素領域（表示パネル）１１
１の回路構成図であり、各画素１１２は、電界発光効果
により発光可能な発光層、それを駆動するための２つの
薄膜トランジスタと保持容量から構成される。本発明に
より２つの薄膜トランジスタと薄膜トランジスタと構造
的に類似している保持容量を形成することができる。走
査線ドライバ１１５からは、選択信号線Ｖgpが各画素に
供給されている。データ線ドライバ１１６からは、信号
線Ｉdata及び電源線Ｖddが各画素に供給されている。選
択信号線Ｖgpと信号線Ｉdataを制御することにより、各
画素に対する電流プログラムが行われ、発光部による発
光が制御される。
【００８９】本発明のデバイスは、電気光学装置を備え
る各種の電子機器に適用可能である。図８（ａ）乃至同
図（ｆ）に電気光学装置を適用可能な電子機器の例を挙
げる。
【００９０】図８（ａ）は携帯電話への適用例であり、
携帯電話２３０は、アンテナ部２３１、音声出力部２３
２、音声入力部２３３、操作部２３４、及び本発明の電
気光学装置１００を備えている。このように本発明の電
気光学装置１００を携帯電話２３０の表示部として利用
可能である。
【００９１】同図（ｂ）はビデオカメラへの適用例であ
り、ビデオカメラ２４０は、受像部２４１、操作部２４
２、音声入力部２４３、及び本発明の電気光学装置１０
０を備えている。このように本発明の電気光学装置は、
ファインダーや表示部として利用可能である。
【００９２】同図（ｃ）は携帯型パーソナルコンピュー
タへの適用例であり、コンピュータ２５０は、カメラ部
２５１、操作部２５２、及び本発明の電気光学装置１０
０を備えている。このように本発明の電気光学装置は、
表示部として利用可能である。
【００９３】同図（ｄ）はヘッドマウントディスプレイ
への適用例であり、ヘッドマウントディスプレイ２６０
は、バンド２６１、光学系収納部２６２及び本発明の電
気光学装置１００を備えている。このように本発明の電
気光学装置は画像表示源として利用可能である。
【００９４】同図（ｅ）はリア型プロジェクターへの適
用例であり、プロジェクター２７０は、筐体２７１に、
光源２７２、合成光学系２７３、ミラー２７４、ミラー
２７５、スクリーン２７６、及び本発明の電気光学装置
１００を備えている。このように本発明の電気光学装置
は画像表示源として利用可能である。
【００９５】同図（ｆ）はフロント型プロジェクターへ
の適用例であり、プロジェクター２８０は、筐体２８２
に光学系２８１及び本発明の電気光学装置１００を備
え、画像をスクリーン２８３に表示可能になっている。
このように本発明の電気光学装置は画像表示源として利
用可能である。
【００９６】上記例に限らず本発明の電気光学装置１０
０は、アクティブマトリクス型の表示装置を適用可能な
あらゆる電子機器に適用可能である。例えば、表示機能
付きファックス装置、デジタルカメラのファインダ、携
帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示
盤、宣伝公告用ディスプレイなどにも活用することがで
きる。
【００９７】
【実施例】以下に、本発明を実施例により詳細に説明す
るが、本発明はこれら実施例に限定されるものではな
い。
【００９８】（実施例１）本発明の第１の実施例を図４
に示す。図４は本発明によるコプレナ型薄膜トランジス
タの製造方法を示す図である。図４（ａ）において下地
として絶縁膜４１２をあらかじめ形成してあるガラス基
板４０１上に、液体材料として、１５重量％のシクロペ
ンタシランを含むベンゼン溶液５０ｍｌに波長３０８ｎ
ｍ、２０ｍＷ／ｃｍ２のＵＶを２０分照射した後の液体
材料（高次シラン溶液）を、１μｍのフィルターを用い
てろ過して精製した溶液を用いて、回転数５００ｒｐｍ
で塗布膜を形成した。次に１００℃で２０分の熱処理を
行い塗布膜の溶剤を除去した後、更に４００℃で３０分
の熱処理を行い、前記塗布膜を金属状のシリコン膜とし
た。次にエネルギー密度３００ｍＪ／ｃｍ２でレーザア
ニールを行い、多結晶シリコン膜を形成した。次にフォ
トエッチングによりソース、ドレイン及びチャネル領域
となる島領域４０２を形成した。
【００９９】前記ソース、ドレイン及びチャネル領域と
なる島領域はノンドープシリコン膜で形成したが、薄膜
トランジスタのＶｔｈ制御のためにリンまたはボロンを
ドープしたドープシリコン膜としてもよい。このために
は、上記シクロペンタシランのベンゼン溶液にリン又は
ホウ素を含有する物質、例えばデカボランや黄燐などを
添加物として加え、この溶液にＵＶを照射した後の液体
材料を塗布し塗布膜とする。また、塗布膜の熱処理及び
レーザアニールは前述とほぼ同様な条件で行う。ドープ
シリコン膜のリン又はボロン濃度は、添加物の量やＵＶ
の照射条件等を制御することで任意に制御できる。
【０１００】前記ドープシリコン膜のリン又はボロンの
濃度制御の方法として、前記高次シランによる塗布膜を
熱処理してなるシリコン膜とリン又はホウ素を含有する
材料を添加した塗布膜を熱処理してなるドープシリコン
膜の積層膜を用いることも出来る。前記積層膜を形成し
た後レーザアニールすることにより、ドープシリコン膜
中のドーパントがノンドープシリコン膜に拡散する。ド
ーパントの濃度制御は前記塗布膜の膜厚とレーザアニー
ルの条件により制御することが出来る。
【０１０１】次に、図４（ｂ）に示すように、ゲート絶
縁膜４０３を、液体材料を用いて形成した。先ずキシレ
ンを溶剤とする５％濃度のポリペルヒドロシラザンを回
転数１０００ｒｐｍで基板に塗布し、膜厚約１０００Å
の塗布膜を形成した。次に前記塗布膜を８０℃３０分の
ベークを行い溶剤を除去し、次に３５０℃で６０分の熱
処理を行いＳｉＯ２膜に変成しゲート絶縁膜４０３を形
成した。前記３５０℃の熱処理は酸素含有の雰囲気で行
ったが、酸素と水蒸気を含む雰囲気中で行うと、ゲート
絶縁膜の電気持性やＭＯＳ界面特性が向上し薄膜トラン
ジスタとしての信頼性も向上する。
【０１０２】次に、液体材料によりゲート電極４０４を
形成する。ゲート電極４０４には液体材料を用いて形成
されるドープシリコン膜や金属微粒子の分散液を用いて
形成される金属膜、或いはメッキ法で形成される金属膜
などが利用できるが、本実施例ではＡｇ微粒子を含む分
散液を用い、液滴吐出法によりゲート電極を形成した。
分散液として粒径１０ｎｍ以下のＡｇ微粒子をトルエン
中の分散させた「パーフェクトシルバー」(真空冶金社
製の商品名)を利用した。「パーフェクトシルバー」には
液滴吐出法に望ましい粘度や表面張力を持つように調整
剤を混合して実際の分散液とした。調整した分散液を液
滴吐出法により、ゲート電極パターンの形状に吐出して
塗布膜を形成し、次に１００℃から３００℃で熱処理し
幅３０μｍのゲート電極４０４を形成した。
【０１０３】次に、図４（ｃ）に示すように、ゲート電
極をフォトレジスト４１３で覆った後、該フォトレジス
ト４１３をマスクにゲート絶縁膜を除去し、ソース・ド
レイン領域となるシリコン膜４０５及び４０６を露出さ
せる。
【０１０４】次に、図４（ｄ）及び図４（ｅ）に示すよ
うに、シリコン原子とボロン又はリン含有の液体材料を
用いて液滴吐出法（インクジェット；Ｉ／Ｊ）によりド
ープシリコン膜４０７を形成する。該ドープシリコン膜
４０７は前記露出されたソース・ドレイン領域４０５及
び４０６を覆うように形成される。本実施例では、前記
液体材料として、シクロヘキサシランが２０重量％含ま
れたベンゼン溶液５０ｍｌに黄燐を１５０ｍｇ混入した
溶液に、波長４３６ｎｍ、１５ｍＷ／ｃｍ２のＵＶを１
５分照射した後の液体材料（高次シラン溶液）を、液滴
吐出法によりソース、ドレイン領域に吐出してドープシ
リコンの塗布膜４１４を形成する。
【０１０５】次に、ドープシリコンの塗布膜４１４を１
００℃の熱処理により溶媒を除去したのち、フォトレジ
ストを除去し、次に３５０℃の熱処理によりドープアモ
ルファスシリコン膜とし、次にＸｅＣｌによるレーザア
ニールを行った。前記レーザアニールによりシリコン膜
は多結晶化すると同時に、ドープシリコン膜４０７から
からリンが下層のシリコン膜に拡散しソース・ドレイン
領域４０５及び４０６がｎ型の多結晶シリコンとして形
成される。
【０１０６】次に、図４（ｆ）に示すように、ポリペル
ヒドロシラザンを用いて層間絶縁膜４１０を形成した。
先ず濃度２０％の溶液を回転数１０００ｒｐｍで基板上
に塗布して塗布膜を形成する。次に８０℃のベークを行
い溶剤であるキシレンを除去し、次に３５０℃の熱処理
を行い膜厚約５０００ÅのＳｉＯ２膜を形成した。前記
３５０℃の熱処理は酸素含有の雰囲気で行ったが、酸素
と水蒸気を含む雰囲気中で行うと、絶縁膜としての電気
特性や信頼性をより向上させることが出来る。
【０１０７】次に、前記層間絶縁膜にコンタクトホール
を開口した後、図４（ｇ）に示すように液体材料を用い
てソース・ドレイン用の電極４１１を形成した。該電極
の形成に使用される液体材料としては、金属微粒子を有
機溶剤に分散させた分散液やインジウムとスズを含有す
る有機化合物を有機溶媒に溶かした溶液を用いることが
出来る。また、無電解メッキにより形成されるニッケル
膜などの薄膜を利用することもできる。液晶表示装置な
どに使用される透明電極を有する薄膜トランジスタを形
成する場合には、該透明導電膜をインジウムとスズを含
有する有機化合物を液体材料として用いることが出来
る。本実施例では粒径数十Åの金微粒子を有機溶剤に分
散させた分散液を用いた。該分散液を液滴吐出法により
電極パターンとなるように塗布膜を形成し、次に２００
℃の熱処理を行い導電膜とし、図４（ｇ）に示すように
電極４１１を形成した。
【０１０８】（実施例２）本発明の第２の実施例を図５
に示す。図５は本発明によるスタガ型薄膜トランジスタ
の製造工程を示す図である。図５（ａ）において、５０
１はガラス基板、５０２及び５０３はソース・ドレイン
領域となるドーパントをドープしたドープシリコン膜で
ある。ドープシリコン膜の形成は、次のように行う。即
ち、シクロペンタシランが３０重量％含まれたトルエン
の溶液１００ｍｌに波長４３６ｎｍ、１５ｍＷ／ｃｍ２
のＵＶを１５分照射した後、デカボラン０．５ｇを加
え、これを０．５μｍのフィルターを用いてろ過した液
体材料（高次シラン溶液）を塗布して塗布膜を形成し、
次に１５０℃で３０分熱処理を行い塗布膜の溶剤を除去
し更に３５０℃３０分の熱処理を行いアモルファス状態
のドープシリコン膜とする。次にエネルギー密度約３０
０ｍＪ／ｃｍ２でレーザアニールを行いドープシリコン
膜を多結晶化する。次にフォトエッチングによりパター
ニングしてソース・ドレイン領域５０２及び５０３を形
成する。
【０１０９】次に、図５（ｂ）に示すようにチャネル領
域となるシリコン膜５０４を形成する。先ず、液体材料
として、シクロペンタシラン１０ｇとシクロヘキサシラ
ン５ｇの混合物をベンゼン４０ｍｌに溶解させた溶液に
波長３０８ｎｍ、１０ｍＷ／ｃｍ２のＵＶを１０分照射
し液体材料（高次シラン溶液）を作成した。この溶液の
粘度は１２ｍＰａ・ｓであった。粘度を調節する為、前
記溶液にヘキサン５０ｍｌを加えた後、０．２μｍのフ
ィルターを用いてろ過を行った。こうして得られた高次
シラン組成物の粘度は３ｍＰａ・ｓであった。この高次
シラン組成物を用いて、回転数５００ｒｐｍで塗布膜を
形成する。次に１００℃から３５０℃まで湿度を徐々に
上げる熱処理を行い塗布膜の溶剤を除去すると同時にア
モルファス状態のシリコン膜とした後、エネルギー密度
２５０ｍＪ／ｃｍ２でレーザアニールを行い、該シリコ
ン膜を多結晶化した。次に図５（ｂ）に示すようにフォ
トエッチングによりソース・ドレインと接続するように
チャネル領域となる島領域５０４を形成した。
【０１１０】前記チャネル領域はノンドープシリコン膜
で形成したが、薄膜トランジスタのＶｔｈ制御のために
リンまたはボロンをドープしたドープシリコン膜として
もよい。このためには、上記シクロペンタシランとシク
ロヘキサシランの混合物にリン又はホウ素を含有する物
質を加え、ＵＶを照射した後の液体材料を基板に塗布
し、熱処理を行うことでドープシリコン膜が得られる。
熱処理及びレーザアニールは前述とほぼ同様な条件で行
う。ドープシリコン膜のリン又はボロン濃度の制御は、
前記リン又はホウ素を含有する物質の混合量やＵＶ照射
条件等によって調整できる。
【０１１１】前記ドープシリコン膜のリン又はボロンの
濃度制御の方法として、前記高次シランによる塗布膜を
熱処理してなるシリコン膜とリン又はホウ素を含有する
材料を添加した塗布膜を熱処理してなるドープシリコン
膜との積層膜を用いることが出来る。前記積層膜を形成
した後レーザアニールすることにより、ドープシリコン
膜中のドーパントがノンドープシリコン膜に拡散する。
ドーパントの濃度制御はリン又はホウ素の混合割合だけ
でなく、前記積層膜それぞれの膜厚とレーザアニールの
条件により制御することが出来る。
【０１１２】次に、図５（ｃ）に示すように液体材料に
よりゲート絶縁膜５０５を形成する。先ず、５％濃度の
ポリペルヒドロシラザンを回転数１０００ｒｐｍで基板
に塗布し、膜厚約１０００Åの塗布膜を形成する。次に
前記塗布膜を３５０℃で３０分の熱処理を行いＳｉＯ２
膜に変成しゲート絶縁膜５０５を形成した。
【０１１３】次に、図５（ｄ）に示すようにＡｇ微粒子
を含む分散液を用い、液滴吐出法によりゲート電極を形
成した。ゲート電極には液体材料を用いて形成されるド
ープシリコン膜や金属微粒子の分散液を用いて形成され
る金属膜、或いはメッキ法で形成される金属膜などが利
用できるが、本実施例では金属微粒子の分散液を用い
た。分散液として粒径１０ｎｍ以下のＡｇ微粒子をトル
エン中の分散させた「パーフェクトシルバー」(真空冶
金社製の商品名)を利用した。「パーフェクトシルバー」
には液滴吐出法に望ましい粘度や表面張力を持つように
調整剤を混合して実際の分散液とした。調整した分散液
を液滴吐出法により、ゲート電極パターンの形状に吐出
して塗布膜を形成し、次に１００℃から３００℃で熱処
理しゲート電極を形成した。
【０１１４】次に、図５（ｅ）に示すように液体材料を
用いて層間絶縁膜５０７を形成する。液体材料としてポ
リペルヒドロシラザンを用いた。先ず濃度２０％の溶液
を回転数１０００ｒｐｍで基板上に塗布して塗布膜を形
成する。次に８０℃のベークを行い溶剤であるキシレン
を除去し、次に３５０℃の熱処理を行い膜厚約５０００
ÅのＳｉＯ２膜を形成した。前記３５０℃の熱処理は酸
素含有の雰囲気で行ったが、酸素と水蒸気を含む雰囲気
中で行うと、絶縁膜としての電気特性や信頼性をより向
上させることが出来る。
【０１１５】次に、図５（ｆ）に示すように前記層間絶
縁膜５０７にコンタクトホールを開口した後、液体材料
を用いて電極５０８を形成した。電極の形成に使用され
る液体材料としては、金属微粒子を有機溶剤に分散させ
た分散液やインジウムとスズを含有する有機化合物を有
機溶媒に溶かした溶液を用いることが出来る。また、無
電解メッキにより形成されるニッケル膜などの薄膜を利
用することもできる。液晶表示装置などに使用される透
明電極を有する薄膜トランジスタを形成する場合には、
該透明導電膜をインジウムとスズを含有する有機化合物
を液体材料として用いることが出来る。
【０１１６】本実施例ではＩＴＯ膜により電極を形成し
た。先ず、インジウムとスズを含有する有機化合物をキ
シレンを溶媒とした濃度８％の溶液を用い、回転数１５
００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の
熱処理により溶媒を除去し、次に３００℃の熱処理を行
い膜厚約２０００ÅのＩＴＯ膜を形成した。次にフォト
エッチングにより図５（ｆ）に示すように電極５０８を
形成した。尚、前記熱処理において、３００℃で３０分
乃至６０分程度の熱処理を行った後、引き続き水素含有
の還元雰囲気で基板を２００℃、望ましくは１５０℃程
度まで冷却した後大気中に取り出すとＩＴＯ膜の抵抗を
より低減することが出来る。また、前記電極は透明電極
であり液晶表示装置などで必要となる画素電極としても
利用できる。
【０１１７】（実施例３）本発明の第３の実施例を図６
に示す。図６は本発明による逆スタガ型薄膜トランジス
タの製造工程を示す図である。先ず、図６（ａ）に示す
ようにガラス基板６０１上にゲート電極６０２を形成す
る。本実施例では無電解メッキ法によりゲート電極を形
成した。メッキ液にはナトリウムフリーのニッケルメッ
キ液を用いて、膜厚約４０００Åのニッケル膜を基板上
に形成した。ニッケル膜の成長はメッキ液に基板を浸漬
してニッケルを析出させることにより行われるが、その
前処理工程として基板の表面洗浄やアクチベータ処理が
ある。これらの前工程処理では通常ナトリウムが含有さ
れた溶液を用いるが、本発明ではこれらの前工程処理で
もナトリウムフリーの溶液を用いて行った。ニッケル膜
のパターニングは通常のフォトエッチング法により行っ
た。ニッケルのエッチング液は硝酸と氷酢酸の混酸で行
った。
【０１１８】次に、図６（ｂ）に示すように液体材料を
用いてゲート絶縁膜６０３を形成した。先ず、５％濃度
のポリペルヒドロシラザンを回転数１０００ｒｐｍで基
板に塗布し、膜厚約１０００Åの塗布膜を形成する。次
に前記塗布膜中の溶剤を除去する熱処理を８０℃で行
い、次に３５０℃で３０分の熱処理を行いＳｉＯ２膜に
変成しゲート絶縁膜６０３とした。
【０１１９】次に、図６（ｃ）に示すように液体材料を
用いてチャネル層となるシリコン膜６０４を形成する。
先ず、液体材料として、シクロペンタシランとシクロヘ
キサシランそれぞれ５ｇをベンゼン１００ｍｌに溶解さ
せた溶液に波長４３６ｎｍ、１０ｍＷ／ｃｍ２のＵＶを
２０分照射した液体材料（高次シラン溶液）を用いて、
回転数５００ｒｐｍで塗布膜を形成する。次に１５０℃
の熱処理により溶媒を除去し、次に３００℃３０分の熱
処理を行い金属状のシリコン膜とした後、エネルギー密
度２５０ｍＪ／ｃｍ２でレーザアニールを行い多結晶シ
リコン膜を形成した。
【０１２０】前記熱処理工程及びレーザアニール後にア
モルファスシリコン膜を得る場合は、前記熱処理温度を
４５０℃以上にしてレーザアニール工程を行わないか、
レーザエネルギーの低い条件でレーザアニールを行う。
但し、アモルファスシリコン膜のアモルファス化の程度
や多結晶状態の割合、あるいはシリコンが有機化合物と
して膜中に残存する割合などは、前記熱処理温度とその
時間や光重合に用いるＵＶの波長及び前記エネルギー密
度と前記塗布膜の膜厚に依存するため、所望のアモルフ
ァスシリコン膜を得るためにはそれらの条件を最適化す
る必要がある。
【０１２１】次に、図６（ｄ）に示すように、液体材料
を用いてチャネル保護膜となる絶縁膜６０５とソース・
ドレイン領域となるドープシリコン膜６０６および６０
７を形成する。チャネル保護膜は例えば前記ゲート電極
と同様にポリペルヒドロシラザンを用いて形成すること
が出来る。ソース・ドレイン領域となるドープシリコン
膜の形成は、先ずシクロペンタシランが１２重量％含ま
れたキシレン溶液５０ｍｌに波長４３６ｎｍのＵＶを１
０分照射した後の液体材料（高次シラン溶液）を塗布し
て塗布膜を形成し、次に８０℃乃至１５０℃の熱処理で
塗布膜の溶剤を除去し更に３５０℃３０分の熱処理を行
いアモルファス状態のドープシリコン膜とする。次にエ
ネルギー密度約３００ｍＪ／ｃｍ２でレーザアニールを
行いドープシリコン膜を多結晶化する。前記レーザアニ
ール時にドープシリコン膜より下層のノンドープシリコ
ン膜にドーパントが拡散する。次にフォトエッチングに
よりパターニングしてソース・ドレイン領域６０６及び
６０７を形成する。
【０１２２】次に、図６（ｅ）に示すように液体材料に
より電極６０８を形成する。本実施例では該電極をＩＴ
Ｏ膜で形成した。先ず、インジウムとスズを含有する有
機化合物をキシレンを溶媒とした濃度８％の溶液を用
い、回転数１５００ｒｐｍで基板上に塗布膜を形成す
る。次に８０℃の熱処理により溶媒を除去し、次に３０
０℃の熱処理を行い膜厚約２０００ÅのＩＴＯ膜を形成
した。次にフォトエッチングにより図６（ｅ）に示すよ
うに電極６０８を形成した。尚、前記熱処理において、
３００℃で３０分乃至６０分程度の熱処理を行った後、
引き続き水素含有の還元雰囲気で基板を２００℃、望ま
しくは１５０℃程度まで冷却した後大気中に取り出すと
ＩＴＯ膜の抵抗をより低減することが出来る。また、前
記電極は透明電極であり液晶表示装置などで必要となる
画素電極としても利用できる。
【０１２３】
【発明の効果】本発明におけるデバイスの製造方法は、
薄膜トランジスタ等のデバイスを構成するシリコン膜、
絶縁膜、導電膜の各薄膜の全部または一部の薄膜を液体
材料を用いて形成する。その主たる方法は、前記高次シ
ラン組成物からなる液体材料を基板に塗布して塗布膜を
形成し、該塗布膜を熱処理することにより所望の薄膜を
形成するものである。従って、従来のＣＶＤ法やスパッ
タ法による成膜方法が本質的に内在している様々な課題
を解決するものであり、小型で安面な装置により、生産
性が高く、欠陥が少なく、歩留まりが高く、段差部の被
覆性がよく、低コストで薄膜形成ができ、従って低コス
トでデバイスを製造することができる。また、本発明の
デバイスの製造方法では、ドープ量が制御されたシリコ
ン膜を液体材料を用いて形成する。従って、シリコン膜
へのドープ及び該ドープ量の制御に高価な装置を用いる
イオン打込み法を使用する必要がないため、低コストで
デバイスを製造することができる。
【図面の簡単な説明】
【図１】図１は、従来のＣＶＤ法による薄膜形成の工程
を示す図である。
【図２】図２は、液体材料を用いた薄膜形成工程を示す
図である。
【図３】図３は、液体材料を用いた塗布膜の形成を示す
図である。
【図４】図４は、本発明の第１の実施例にかかるコプレ
ナ型薄膜トランジスタの製造工程を示す断面図である。
【図５】図５は、本発明の第２の実施例にかかるスタガ
型薄膜トランジスタの製造工程を示す断面図である。
【図６】図６は、本発明の第３の実施例にかかる逆スタ
ガ型薄膜トランジスタの製造工程を示す断面図である。
【図７】図７は、本発明に係るデバイスを使用した有機
ＥＬ表示装置の例を説明する説明図である。
【図８】図８は、本発明に係るデバイスを使用した電気
光学装置を含む電子装置の例を説明する説明図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｊ ６１６Ｋ ６１６Ｌ ６１７Ｖ ６１９Ａ (72)発明者 湯田坂 一夫 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 4M104 AA09 BB05 BB08 BB36 CC05 DD51 DD53 5F052 AA02 AA24 BB01 BB02 BB06 BB07 DA02 DA10 DB09 JA01 JA02 5F053 AA03 AA06 AA50 DD01 FF01 GG02 GG03 HH05 KK03 KK10 PP03 5F110 AA16 AA30 BB01 CC02 CC06 CC07 CC08 DD01 DD02 DD03 DD11 EE02 EE09 EE41 EE42 EE48 FF02 FF27 FF36 GG02 GG13 GG32 GG42 GG54 HJ01 HJ11 HJ16 HK07 HK09 HK14 HK21 HK32 HL02 HL07 HL21 HL22 NN02 NN04 NN12 NN23 NN36 NN40 NN71 PP02 PP03 PP04 PP10 PP29 QQ06

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 シリコン膜と、ゲート絶縁膜と、ゲート
    電極用導電膜と、層間絶縁膜と、電極及び配線用導電膜
    の各薄膜を有するデバイスの製造方法において、前記シ
    リコン膜の形成が、液体材料を塗布して塗布膜を形成す
    る工程と、次に該塗布膜をシリコン膜にする熱処理工程
    及び／または光照射工程と、を含み、前記液体材料とし
    て、光重合性を有するシラン化合物の溶液に、紫外線を
    照射することにより光重合してなる高次シランを含む高
    次シラン組成物を使用することを特徴とするデバイスの
    製造方法。
  2. 【請求項２】 シリコン膜と、ゲート絶縁膜と、ゲート
    電極用導電膜と、層間絶縁膜と、電極及び配線用導電膜
    と、透明導電膜の各薄膜を有するデバイスの製造方法に
    おいて、前記シリコン膜の形成が、液体材料を塗布して
    塗布膜を形成する工程と、次に該塗布膜をシリコン膜に
    する熱処理工程及び／または光照射工程と、を含み、前
    記液体材料として、光重合性を有するシラン化合物の溶
    液に、紫外線を照射することにより光重合してなる高次
    シランを含む高次シラン組成物を使用することを特徴と
    するデバイスの製造方法。
  3. 【請求項３】 絶縁基板または絶縁膜上に、液体材料を
    塗布して塗布膜を形成する工程と、該塗布膜をシリコン
    膜にする熱処理工程及び／または光照射工程と、該シリ
    コン膜をパターニングしてソース、ドレイン及びチャネ
    ルとなる島領域を形成する工程と、ゲート絶縁膜を形成
    する工程と、ゲート電極を形成する工程と、ソース、ド
    レイン領域となるドープシリコン膜を形成する工程と、
    層間絶縁膜を形成する工程と、層間絶縁膜にコンタクト
    ホールを開口する工程と、電極及び配線を形成する工程
    と、を備え、前記液体材料として、光重合性を有するシ
    ラン化合物の溶液に、紫外線を照射することにより光重
    合してなる高次シランを含む高次シラン組成物を使用す
    ることを特徴とするデバイスの製造方法。
  4. 【請求項４】 絶縁基板または絶縁膜上に、ソース、ド
    レイン領域となるドーパント含有の半導体層を形成する
    工程と、液体材料を基板に塗布して塗布膜を形成する工
    程と、該塗布膜をシリコン膜にする熱処理工程及び／ま
    たは光照射工程と、該シリコン膜をパターニングして前
    記ソース、ドレイン領域と接続するチャネル領域となる
    島領域を形成する工程と、ゲート絶縁膜を形成する工程
    と、ゲート電極を形成する工程と、次に層間絶縁膜を形
    成する工程と、層間絶縁膜にコンタクトホールを開口す
    る工程と、電極及び配線を形成する工程と、を備え、前
    記液体材料として、光重合性を有するシラン化合物の溶
    液に、紫外線を照射することにより光重合してなる高次
    シランを含む高次シラン組成物を使用することを特徴と
    するデバイスの製造方法。
  5. 【請求項５】 絶縁基板または絶縁膜上に、ゲート電極
    を形成する工程と、ゲート絶縁膜を形成する工程と、液
    体材料を基板に塗布して塗布膜を形成する工程と、該塗
    布膜をシリコン膜にする熱処理工程及び／または光照射
    工程と、ソース、ドレイン領域となるドーパント含有の
    半導体層を形成する工程と、電極及び配線を形成する工
    程と、を備え、前記液体材料として、光重合性を有する
    シラン化合物の溶液に、紫外線を照射することにより光
    重合してなる高次シランを含む高次シラン組成物を使用
    することを特徴とするデバイスの製造方法。
  6. 【請求項６】 前記熱処理工程は、前記塗布された液体
    材料を非晶質シリコン膜とする第1の熱処理工程及び／
    または光照射工程と、前記非晶質シリコン膜を多結晶シ
    リコン膜にする第２の熱処理工程からなることを特徴と
    する請求項１〜５のいずれかに記載のデバイスの製造方
    法。
  7. 【請求項７】 前記第１の熱処理及び／または光照射工
    程は、波長が１７０ｎｍ以上３８０ｎｍ以下の光照射工
    程を含むことを特徴とする請求項６記載のデバイスの製
    造方法。
  8. 【請求項８】 前記第1の熱処理工程は、前記液体材料
    により形成された塗布膜に含まれている溶媒を除去する
    工程と、次に前記溶媒を除去する工程より高い温度で熱
    処理して前記塗布膜を非晶質シリコン膜とする工程とか
    らなることを特徴とする請求項６記載のデバイスの製造
    方法。
  9. 【請求項９】 前記第２の熱処理工程は、ランプアニー
    ルまたはレーザアニールなどの強光による短時間で高温
    の熱処理工程を含むことを特徴とする請求項６記載のデ
    バイスの製造方法。
  10. 【請求項１０】 液体材料を塗布して塗布膜を形成する
    工程と、次に該塗布膜をシリコン膜にする熱処理工程及
    び／または光照射工程と、を含むシリコン膜の形成にお
    いて、総ての工程が酸素を含まない雰囲気下で行うこと
    を特徴とする請求項１〜６のいずれかに記載のデバイス
    の製造方法。
  11. 【請求項１１】 前記ランプアニールまたはレーザアニ
    ールなどの強光による短時間で高温の熱処理工程は、酸
    素を含まない雰囲気下で行うことを特徴とする請求項９
    記載のデバイスの製造方法。
  12. 【請求項１２】 前記酸素を含まない雰囲気は、酸素濃
    度が１０ｐｐｍ以下であることを特徴とする請求項１０
    又は１１記載のデバイスの製造方法。
  13. 【請求項１３】 前記ゲート絶縁膜の形成工程は、基板
    にポリペルヒドロシラザンを塗布する工程と、次に熱処
    理により塗布されたポリペルヒドロシラザンをＳｉＯ２
    膜とする工程と、を含むことを特徴とする請求項１〜５
    のいずれかに記載のデバイスの製造方法。
  14. 【請求項１４】 前記ゲート電極の形成工程は、金属含
    有の液体材料を基板に塗布して塗布膜を形成する工程
    と、次に熱処理により該塗布膜を金属膜とする工程と、
    を含むことを特徴とする請求項１〜５のいずれかに記載
    のデバイスの製造方法。
  15. 【請求項１５】 前記ゲート電極の形成工程は、メッキ
    法により基板に金属膜を形成する工程と、を含むことを
    特徴とする請求項１〜５のいずれかに記載のデバイスの
    製造方法。
  16. 【請求項１６】 前記ゲート電極の形成工程は、基板に
    インジウムとスズを含む有機化合物を塗布して塗布膜を
    形成する工程と、該塗布膜をＩＴＯ（Indium-Tin-Oxid
    e）膜にする熱処理工程と、を含むことを特徴とする請
    求項１〜５のいずれかに記載のデバイスの製造方法。
  17. 【請求項１７】 前記層間絶縁膜の形成工程は、基板に
    ポリペルヒドロシラザンを塗布する工程と、次に熱処理
    によりポリペルヒドロシラザンをＳｉＯ２膜とする工程
    と、を含むことを特徴とする請求項１〜５のいずれかに
    記載のデバイスの製造方法。
  18. 【請求項１８】 前記電極及び配線を形成する工程は、
    金属含有の液体材料を基板に塗布して塗布膜を形成する
    工程と、次に熱処理により該塗布膜を金属膜とする工程
    と、を含むことを特徴とする請求項１〜５のいずれかに
    記載のデバイスの製造方法。
  19. 【請求項１９】 前記電極及び配線を形成する工程は、
    メッキ法により基板に金属膜を形成する工程と、を含む
    ことを特徴とする請求項１〜５のいずれかに記載のデバ
    イスの製造方法。
  20. 【請求項２０】 前記電極及び配線を形成する工程は、
    基板にインジウムとスズを含む有機化合物を塗布して塗
    布膜を形成する工程と、該塗布膜をＩＴＯ（Indium-Tin
    -Oxide）膜にする熱処理工程からなることを特徴とする
    請求項１〜５のいずれかに記載のデバイスの製造方法。
  21. 【請求項２１】 前記透明導電膜を形成する工程は、基
    板にインジウムとスズを含む有機化合物を塗布して塗布
    膜を形成する工程と、該塗布膜をＩＴＯ（Indium-Tin-O
    xide）膜にする熱処理工程からなることを特徴とする請
    求項２記載のデバイスの製造方法。
  22. 【請求項２２】 前記液体材料としての前記高次シラン
    組成物は、沸点が分解点よりも高い高次シランを含んで
    いることを特徴とする請求項１〜５のいずれかに記載の
    デバイスの製造方法。
  23. 【請求項２３】 前記高次シラン組成物は、前記紫外線
    として、前記シラン化合物の溶液に用いる溶媒を分解し
    ない波長の紫外線を用いて形成される、請求項２２記載
    のデバイスの製造方法。
  24. 【請求項２４】 前記高次シラン組成物は、前記紫外線
    を０．１秒〜１２０分間照射することにより形成され
    る、請求項２２又は２３記載のデバイスの製造方法。
  25. 【請求項２５】 前記高次シラン組成物は、前記シラン
    化合物として分子内に少なくとも一つの環状構造を有す
    る化合物を用いて形成される、請求項２２〜２４の何れ
    かに記載のデバイスの製造方法。
  26. 【請求項２６】 前記高次シラン組成物は、前記シラン
    化合物として一般式ＳｉｎＸ２ｎ（式中、Ｘは水素原子
    及び／又はハロゲン原子を示し、ｎは３以上の整数を示
    す。）で表される化合物を用いて形成される、請求項２
    ２〜２５の何れかに記載のデバイスの製造方法。
  27. 【請求項２７】 前記高次シラン組成物は、前記紫外線
    を照射した後、更に、周期表の第３Ｂ族元素を含む物質
    若しくは周期表の第５Ｂ族元素を含む物質を添加してな
    るものであるか、又は前記紫外線を照射する前に、前記
    シラン化合物の溶液に、周期表の第３Ｂ族元素を含む物
    質若しくは周期表の第５Ｂ族元素を含む物質を添加して
    なるものである、請求項２２〜２６の何れかに記載のデ
    バイスの製造方法。
  28. 【請求項２８】 シリコン膜と、ゲート絶縁膜と、ゲー
    ト電極用導電膜と、層間絶縁膜と、電極及び配線用導電
    膜の各薄膜を有するデバイスの製造方法において、前記
    総ての薄膜は液体材料を用いて形成され、且つ該総ての
    薄膜の形成において真空装置を用いない方法で形成され
    ることを特徴とする、請求項１〜２７の何れかに記載の
    デバイスの製造方法。
  29. 【請求項２９】 シリコン膜と、ゲート絶縁膜と、ゲー
    ト電極用導電膜と、層間絶縁膜と、電極及び配線用導電
    膜の各薄膜を有するデバイスの製造方法において、前記
    総ての薄膜は液体材料を用いて形成され、且つ該総ての
    薄膜の形成が大気圧またはその近傍の圧力下で行われる
    ことを特徴とする、請求項１〜２７の何れかに記載のデ
    バイスの製造方法。
  30. 【請求項３０】 シリコン膜と、ゲート絶縁膜と、ゲー
    ト電極用導電膜と、層間絶縁膜と、電極及び配線用導電
    膜の各薄膜を有するデバイスの製造方法において、前記
    総ての薄膜は液体材料を用いて形成され、且つ少なくと
    もシリコン膜、ゲート電極用導電膜、電極及び配線用導
    電膜は、液滴吐出法により島状に形成されることを特徴
    とする、請求項１〜２７の何れかに記載のデバイスの製
    造方法。
  31. 【請求項３１】 シリコン膜、ゲート絶縁膜、ゲート電
    極用導電膜、層間絶縁膜、電極及び配線用導電膜、透明
    導電膜の各薄膜を有するデバイスの製造方法において、
    前記総ての薄膜は液体材料を用いて形成され、且つ該総
    ての薄膜の形成において真空装置を用いない方法で形成
    されることを特徴とする、請求項１〜２７の何れかに記
    載のデバイスの製造方法。
  32. 【請求項３２】 シリコン膜、ゲート絶縁膜、ゲート電
    極用導電膜、層間絶縁膜、電極及び配線用導電膜、透明
    導電膜の各薄膜を有するデバイスの製造方法において、
    前記総ての薄膜は液体材料を用いて形成され、且つ該総
    ての薄膜の形成が大気圧またはその近傍の圧力下で行わ
    れることを特徴とする、請求項１〜２７の何れかに記載
    のデバイスの製造方法。
  33. 【請求項３３】 シリコン膜、ゲート絶縁膜、ゲート電
    極用導電膜、層間絶縁膜、電極及び配線用導電膜、透明
    導電膜の各薄膜を有するデバイスの製造方法において、
    前記総ての薄膜は液体材料を用いて形成され、且つ少な
    くともシリコン膜、ゲート電極用導電膜、電極及び配線
    用導電膜、透明導電膜は、液滴吐出法により島状に形成
    されることを特徴とする、請求項１〜２７の何れかに記
    載のデバイスの製造方法。
  34. 【請求項３４】 請求項１〜３３の何れかに記載のデバ
    イスの製造方法によって製造されてなることを特徴とす
    るデバイス。
  35. 【請求項３５】 請求項３４記載のデバイスを備えてな
    ることを特徴とする電子機器。
JP2002119962A 2002-04-22 2002-04-22 トランジスタの製造方法 Expired - Fee Related JP3864413B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002119962A JP3864413B2 (ja) 2002-04-22 2002-04-22 トランジスタの製造方法
US10/420,525 US6884700B2 (en) 2002-04-22 2003-04-22 Method of manufacturing device, device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119962A JP3864413B2 (ja) 2002-04-22 2002-04-22 トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2003318120A true JP2003318120A (ja) 2003-11-07
JP3864413B2 JP3864413B2 (ja) 2006-12-27

Family

ID=29536316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119962A Expired - Fee Related JP3864413B2 (ja) 2002-04-22 2002-04-22 トランジスタの製造方法

Country Status (2)

Country Link
US (1) US6884700B2 (ja)
JP (1) JP3864413B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311335A (ja) * 2004-03-25 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2007059880A (ja) * 2005-07-08 2007-03-08 Kovio Inc Ｒｆｉｄタグを製造する方法およびｒｆｉｄタグを用いて形成される機構
US7223802B2 (en) 2002-04-22 2007-05-29 Seiko Epson Corporation High order silane composition, and method of forming silicon film using the composition
JP2008010860A (ja) * 2006-06-27 2008-01-17 Lg Philips Lcd Co Ltd 薄膜トランジスタ及びその製造方法
JP2008072105A (ja) * 2006-08-24 2008-03-27 Kovio Inc プリント不揮発性メモリ
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US7701011B2 (en) 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
JP2010209465A (ja) * 2009-02-20 2010-09-24 Asm Internatl Nv 堆積チャンバにおける酸化からの導電体の保護
JP2011096795A (ja) * 2009-10-29 2011-05-12 Kazufumi Ogawa Ｓｉ微粒子を用いたＴＦＴ及びその製造方法とそれらを用いたＴＦＴアレイと表示デバイス
JP2011205081A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US8092867B2 (en) 2006-10-06 2012-01-10 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
US8367488B2 (en) 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device
US8617943B2 (en) 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US8889565B2 (en) 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
KR20210068548A (ko) 2018-10-15 2021-06-09 도쿄엘렉트론가부시키가이샤 미세 패턴을 갖는 기판에 실리콘막을 형성하는 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US6858464B2 (en) * 2002-06-19 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
JP4588445B2 (ja) * 2002-11-11 2010-12-01 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101065600B1 (ko) * 2003-08-28 2011-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
JP2005223268A (ja) * 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
JP2005260040A (ja) * 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
US7498015B1 (en) 2004-02-27 2009-03-03 Kovio, Inc. Method of making silane compositions
US7476572B2 (en) * 2004-03-25 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US8211396B1 (en) 2004-09-24 2012-07-03 Kovio, Inc. Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US20060090973A1 (en) * 2004-10-28 2006-05-04 Michael Potas Valve system controlled by rate of pressure change
ATE555506T1 (de) * 2004-12-24 2012-05-15 Cdt Oxford Ltd Licht emittierende einrichtung
JP5888831B2 (ja) * 2005-10-05 2016-03-22 シン フィルム エレクトロニクス エーエスエー 架橋済みポリマー及びその製造方法
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
GB2442724B (en) * 2006-10-10 2009-10-21 Cdt Oxford Ltd Light emissive device
US7913381B2 (en) * 2006-10-26 2011-03-29 Carestream Health, Inc. Metal substrate having electronic devices formed thereon
US8460983B1 (en) 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
US9336925B1 (en) 2008-11-26 2016-05-10 Thin Film Electronics Asa Siloxanes, doped siloxanes, methods for their synthesis, compositions containing the same, and films formed therefrom
JP5472121B2 (ja) * 2009-01-28 2014-04-16 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、表示装置および照明装置、ならびに有機エレクトロルミネッセンス素子の製造方法
US8586290B2 (en) * 2009-10-23 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process and chemical amplified photoresist composition
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514801B1 (en) * 1999-03-30 2003-02-04 Seiko Epson Corporation Method for manufacturing thin-film transistor
DE60034406T2 (de) * 1999-03-30 2008-01-31 Seiko Epson Corp. Verfahren zur herstellung von einem dünnschichtfeldeffekttransistor
KR100412742B1 (ko) * 1999-03-30 2003-12-31 제이에스알 가부시끼가이샤 태양 전지의 제조 방법
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223802B2 (en) 2002-04-22 2007-05-29 Seiko Epson Corporation High order silane composition, and method of forming silicon film using the composition
JP2005311335A (ja) * 2004-03-25 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8242227B2 (en) 2004-10-08 2012-08-14 Kovio, Inc. Doped polysilanes, compositions containing the same, methods for making the same, and films formed therefrom
US8236916B1 (en) 2004-10-08 2012-08-07 Kovio, Inc. Polysilane compositions, methods for their synthesis and films formed therefrom
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US7491782B1 (en) 2004-10-08 2009-02-17 Kovio, Inc. Polysilane compositions, methods for their synthesis and films formed therefrom
US8057865B1 (en) 2004-10-08 2011-11-15 Kovio, Inc. Polysilane compositions, methods for their synthesis and films formed therefrom
US7951892B1 (en) 2004-10-08 2011-05-31 Kovio, Inc. Doped polysilanes, compositions containing the same, methods for making the same, and films formed therefrom
US7723457B1 (en) 2004-10-08 2010-05-25 Kovio, Inc. Polysilane compositions, methods for their synthesis and films formed therefrom
US8455604B1 (en) 2004-10-08 2013-06-04 Kovio, Inc. Polysilane compositions, methods for their synthesis and films formed therefrom
JP2007059880A (ja) * 2005-07-08 2007-03-08 Kovio Inc Ｒｆｉｄタグを製造する方法およびｒｆｉｄタグを用いて形成される機構
US9165238B2 (en) 2005-07-08 2015-10-20 Thin Film Electronics Asa Methods for manufacturing RFID tags and structures formed therefrom
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
JP2008010860A (ja) * 2006-06-27 2008-01-17 Lg Philips Lcd Co Ltd 薄膜トランジスタ及びその製造方法
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7701011B2 (en) 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US8304780B2 (en) 2006-08-15 2012-11-06 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7709307B2 (en) 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
US8796774B2 (en) 2006-08-24 2014-08-05 Thin Film Electronics Asa Printed non-volatile memory
JP2008072105A (ja) * 2006-08-24 2008-03-27 Kovio Inc プリント不揮発性メモリ
US8264027B2 (en) 2006-08-24 2012-09-11 Kovio, Inc. Printed non-volatile memory
US8846507B2 (en) 2006-10-06 2014-09-30 Thin Film Electronics Asa Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
US8461284B2 (en) 2006-10-06 2013-06-11 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
US8092867B2 (en) 2006-10-06 2012-01-10 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
US8617943B2 (en) 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
US8889565B2 (en) 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
JP2010209465A (ja) * 2009-02-20 2010-09-24 Asm Internatl Nv 堆積チャンバにおける酸化からの導電体の保護
US8367488B2 (en) 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device
JP2011096795A (ja) * 2009-10-29 2011-05-12 Kazufumi Ogawa Ｓｉ微粒子を用いたＴＦＴ及びその製造方法とそれらを用いたＴＦＴアレイと表示デバイス
JP2011205081A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US9496404B2 (en) 2010-03-05 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170040181A1 (en) 2010-03-05 2017-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10388538B2 (en) 2010-03-05 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210068548A (ko) 2018-10-15 2021-06-09 도쿄엘렉트론가부시키가이샤 미세 패턴을 갖는 기판에 실리콘막을 형성하는 방법

Also Published As

Publication number Publication date
JP3864413B2 (ja) 2006-12-27
US6884700B2 (en) 2005-04-26
US20040029364A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
JP3864413B2 (ja) トランジスタの製造方法
JP4042327B2 (ja) 薄膜トランジスタの製造方法
JP4075308B2 (ja) 薄膜トランジスタの製造方法
US7052980B2 (en) Transistor manufacturing method, electrooptical apparatus and electronic apparatus
CN1294626C (zh) 硅膜的形成方法和喷墨用油墨组合物
KR100553857B1 (ko) 고차 실란 조성물 및 그 조성물을 사용한 실리콘 막의형성 방법
US7485553B2 (en) Process for manufacturing a semiconductor device
KR100436319B1 (ko) 실리콘 막의 형성방법
US8394728B2 (en) Film deposition method and manufacturing method of semiconductor device
JP2005223268A (ja) 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
JP2001284274A (ja) シリコン膜パターンの形成方法
JP4725146B2 (ja) 高次シラン組成物、膜付基板の製造方法、電気光学装置および電子デバイス
JP2003318119A (ja) シリコン膜およびその形成方法、ならびに、液晶表示装置、有機ｅｌ表示装置、電子機器および機器
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
JP2005251982A (ja) シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法
JP2007165524A (ja) 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
JP2005228793A (ja) ドープシリコン膜からなるゲート電極の形成方法及びデバイスの製造方法
JP2005093611A (ja) 薄膜トランジスタの製造方法及びデバイスの製造方法、並びに薄膜トランジスタ及びデバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees