JP4042327B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4042327B2
JP4042327B2 JP2000608443A JP2000608443A JP4042327B2 JP 4042327 B2 JP4042327 B2 JP 4042327B2 JP 2000608443 A JP2000608443 A JP 2000608443A JP 2000608443 A JP2000608443 A JP 2000608443A JP 4042327 B2 JP4042327 B2 JP 4042327B2
Authority
JP
Japan
Prior art keywords
film
coating film
silicon
solvent
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000608443A
Other languages
English (en)
Inventor
一夫 湯田坂
達也 下田
関　　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP4042327B2 publication Critical patent/JP4042327B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Description

【０００１】
【発明の属する技術分野】
【０００２】
本発明は、液晶表示装置、自発光型の表示装置、及びＬＳＩなどに使用される薄膜トランジスタの製造方法に関し、より詳しくは薄膜トランジスタを構成する薄膜を液体材料を用いて形成することにより、薄膜トランジスタを製造する方法に関する。
【従来の技術】
【０００３】
通常、薄膜トランジスタは半導体膜、絶縁膜、導電膜などの薄膜で構成される。液晶表示装置などではこの外に透明導電膜が使用される。これらの薄膜を機能的に分類すると、絶縁膜にはゲート絶縁膜と層間絶縁膜があり、導電膜にはゲート電極、ソース・ドレイン電極、画素電極及び配線として用いられるものがある。これらの薄膜の形成には従来、主にＣＶＤ（Chemical Vapor Deposition）法やスパッタ法が用いられてきた。
半導体膜としては主にアモルファスシリコン膜やポリシリコン膜のシリコン膜が用いられている。従来、シリコン膜の形成方法としては、モノシランガスやジシランガスを用いた熱ＣＶＤ法やプラズマＣＶＤ、光ＣＶＤ等が利用されており、一般的にはポリシリコン膜の形成には熱ＣＶＤ（J.Vac.Sci.Technology.,14巻1082頁（１９７７年）参照）が、またアモルファスシリコンの形成にはプラズマＣＶＤ（Solid State Com.,17巻1193頁（１９７５年）参照）が広く用いられている。
しかしこれらのＣＶＤ法によるシリコン膜の形成においては、プロセス面では以下の点で更なる改良が待たれていた。（１）気相反応を用いるため気相でシリコンの粒子が発生するため、装置の汚染や異物の発生による生産歩留まりが低い。（２）原料がガス状であるため、表面に凹凸のある基板上には均一の膜厚のものが得られにくい。（３）基板加熱工程が必要であることと、膜の形成速度が遅いため生産性が低い。（４）プラズマＣＶＤ法においては複雑で高価な高周波発生装置や真空装置などが必要である。
また、材料面では毒性、反応性の高いガス状の水素化ケイ素を用いるため取り扱いに難点があるのみでなく、ガス状であるため密閉状の真空装置が必要であり、排気ガスの処理には除害装置が必要である。一般にこれらの装置は大掛かりなもので装置自体が高価であるのみでなく、真空系やプラズマ系に多大のエネルギーを消費するため製品のコスト高に繋がっている。
近年、これに対して真空系を使わずに液体状の水素化ケイ素を塗布する方法が提案されている。特開平１―２９６６１号公報にはガス状の原料を冷却した基板上に液体化して吸着させ、化学的に活性な原子状の水素と反応させてシリコン系の薄膜を形成する方法が開示されているが、以下のような問題点がある。（１）原料の水素化ケイ素を気化と冷却を続けて行うため複雑な装置が必要になるのみでなく、膜厚の制御が困難である。
また、特開平７―２６７６２１号公報には、低分子量の液体状の水素化ケイ素を基板に塗布する方法が開示されているが、この方法は系が不安定なために取り扱いに難点があり、大面積基板に応用する場合に均一膜厚を得るのが困難である。
一方、固体状の水素化ケイ素ポリマーの例が英国特許ＧＢ−２０７７７１０Ａに報告されているが、溶媒に不溶なためコーティングによる膜を形成することができない。
薄膜トランジスタに使用されるゲート絶縁膜や層間絶縁膜用の絶縁膜とゲート電極やソース、ドレインなどの電極用導電膜の形成にも、前述したシリコン膜の形成と同様の熱ＣＶＤ法やプラズマＣＶＤ法、スパッタ法が広く用いられている。薄膜トランジスタに使用される導電膜は、ゲート電極、ソース・ドレイン電極、それらの電極間を接続する配線や電源配線などに使われ、Al、Cu、Cr、Taなどの金属膜や金属シリサイド膜が導電膜として用いられる。前記金属膜やシリサイド膜の形成方法には従来スパッタ法が広く用いられている。液晶表示装置に使われる薄膜トランジスタには上記導電膜の外に透明導電膜が必要になるが、通常、透明導電膜としてはＩＴＯ膜が使用され、前記金属膜などと同様スパッタ法により形成される。
前述のＣＶＤ法には次の４つの特徴があり、これらの特徴は絶縁膜形成においてもシリコン膜の形成と同様である。（１）気相反応を用いるため気相でシリコンの粒子が発生するため、装置の汚染や異物の発生による生産歩留まりが低い。（２）原料がガス状であるため、表面に凹凸のある基板上には均一膜厚のものが得られにくい。（３）基板加熱工程が必要であることと、膜の形成速度が遅いため生産性が低い。（４）プラズマＣＶＤ法においては複雑で高価な高周波発生装置や真空装置などが必要である。
主に金属膜からなる導電膜と透明導電膜の形成に利用されるスパッタ法も、真空装置が必要であり、真空ポンプの外にターゲット材、スパッタ用の電源、基板加熱装置なども必要になる。スパッタ法はＣＶＤ法に比べて毒性や可燃性を有するガスを使用することは少ないが、成膜対象となる基板以外に基板がセットされるチャンバの内壁にも成膜され、内壁に付着した成膜物質が剥がれて成膜中での異物発生となり、製品の歩留まり低下の原因となる点はＣＶＤ法と同様である。また、スパッタ法でも基板表面の凹凸部での膜厚の不均一性、生産性の低さ、真空装置が必要なため装置が大がかりで高価であることなどＣＶＤ法と共通の特徴がある。
従って、従来のＣＶＤ法やスパッタ法で薄膜を形成する方法は、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部で膜厚が不均一となる、配線パタンでは段差部で断線する、などの課題があった。これらの課題は前記方法で製造される薄膜トランジスタのコストアップという課題となる。 ＣＶＤ法やスパッタ法におけるこれらの課題は、真空装置を用いること、基板加熱を必要とすること、プラズマなどの電源が必要なこと、基板以外の装置内壁など不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となることなど、これらの成膜方法が本質的に有する特徴に起因するものであった。また、それらの本質的な特徴は、装置が大がかりなものとなるため装置のコスト高い、装置のランニングコストが高いという課題も有している。
【発明が解決しようとする課題】
【０００４】
本発明では、従来の上記成膜法と本質的に異なる新しい方法により薄膜トランジスタを製造することを提案する。薄膜トランジスタはシリコン膜、絶縁膜及び導電膜などによる薄膜で形成されるが、これらの薄膜は従来ＣＶＤ法やスパッタ法で成膜されていたが、本発明では液体材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成する。
本発明は、従来の成膜方法が本質的に内在している前記課題を解決するものであり、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線がなどがなく、低コストで薄膜形成でき、従って低コストで薄膜トランジスタを製造する方法を提供することを課題とするものである。
本発明は、上記従来の課題を解決するために薄膜トランジスタを構成するシリコン膜、絶縁膜、導電膜などの薄膜の全部又は一部を液体材料を用いて形成する。その主たる方法は、液体材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成するものである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、シリコン膜と、ゲート絶縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及び配線用導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記シリコン膜の形成が一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を基板上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、シリコン膜と、ゲート絶縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及び配線用導電膜と、透明導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記シリコン膜の形成が一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を基板上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜を１００℃〜２００℃で加熱し、前記第１の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、該シリコン膜をパターニングしてソース、ドレイン及びチャネルとなる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、ソース、ドレイン領域となる領域に不純物を導入する工程と、層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極及び配線を形成する工程と、を備えることを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、ソース、ドレイン領域となる不純物含有の半導体層を形成する工程と、一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を前記絶縁基板または前記絶縁膜上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、該シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域となる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、次に層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極及び配線を形成する工程と、を備えることを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板また は絶縁膜上に、ゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を前記ゲート絶縁膜上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、前記シリコン膜上にソース、ドレイン領域となる不純物含有の半導体層を形成する工程と、電極及び配線を形成する工程と、を備えることを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、前記第２熱処理工程の後、前記シリコン膜にレーザーを照射し、多結晶シリコン膜に変換する工程をさらに備えることを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、前記光照射工程は、波長が１７０ｎｍ以上３８０ｎｍ以下の光を照射することを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、前記光照射工程で用いられる光は紫外線であることを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、前記レーザーの照射は、酸素濃度が１ｐｐｍ以下に保たれた雰囲気下で行うことを特徴とする。
また本発明の参考例に係る薄膜トランジスタの製造方法は、薄膜トランジスタを構成するシリコン膜の形成において、シリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をシリコン膜にする熱処理工程と、を備えることを特徴とする。
上記の構成の一態様において、前記熱処理工程は、前記塗布された液体材料を非晶質シリコン膜とする第1の熱処理工程と、該非晶質シリコン膜を多結晶シリコン膜にする第2の熱処理工程からなることが望ましい。
また、上記の構成において、前記シリコン原子を含む液体材料は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含有する溶液であることを特徴とする。
上記の構成の一態様において、前記一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物は、ｎが５以上で２０以下の整数であることが望ましい。
また、上記構成において、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する溶液は、溶質濃度が１〜８０重量％であることが望ましい。
また、上記構成において、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する溶液は、粘度が１〜１００ｍＰａ・ｓであることが望ましい。
また、上記構成において、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する溶液は、室温における蒸気圧が０．００１〜２００mmHgであることをが望ましい。
また、上記構成において、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する溶液は、溶媒が炭化水素系溶媒であることが望ましい。
本発明の参考例に係るの薄膜トランジスタの製造方法は、絶縁基板または絶縁膜上に形成される薄膜トランジスタの製造方法において、シリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をシリコン膜にする熱処理工程とを有し、且つゲート絶縁膜や層間絶縁膜の形成において、基板にポリシラザンを塗布する工程と、次に熱処理によりポリシラザンをSiO2膜とする工程と、を含むことを特徴とする。
本発明の参考例に係るの薄膜トランジスタの製造方法は、絶縁基板または絶縁膜上に形成される薄膜トランジスタの製造方法において、シリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をシリコン膜にする熱処理工程を有し、且つゲート電極乃至ソース・ドレイン電極の形成において、金属含有の液体材料を基板に塗布して塗布膜を形成する工程と、次に熱処理により該塗布膜を導電膜とする工程と、該導電膜をパターニングする工程と、を含むことを特徴とする。
上記の構成において、ゲート電極乃至ソース・ドレイン電極の形成は、基板上にメッキ法により導電膜を形成し、次に該導電膜をパターニングする工程と、を含むことが好ましい。
上記の構成において、ゲート電極乃至ソース・ドレイン電極の形成は、インジウムとスズを含む有機化合物を塗布して塗布膜を形成する工程と、該塗布膜をＩＴＯ（Indium-Tin-Oxide）膜にする熱処理工程からなることが好ましい。
本発明の参考例に係るの薄膜トランジスタの製造方法は、絶縁基板または絶縁膜上に形成される薄膜トランジスタの製造方法において、シリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をシリコン膜にする熱処理工程を有し、且つ透明導電膜の形成において、インジウムとスズを含む有機化合物を塗布して塗布膜を形成する工程と、該塗布膜をＩＴＯ（Indium-Tin-Oxide）膜にする熱処理工程からなることを特徴とする。
本発明の参考例に係るの薄膜トランジスタの製造方法は、絶縁基板または絶縁膜上に形成される薄膜トランジスタの製造方法において、絶縁基板または絶縁膜上にシリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、該塗布膜をシリコン膜にする熱処理工程と、次に該シリコン膜をパターニングしてソース、ドレイン及びチャネルとなる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、ソース、ドレイン領域に不純物を導入する工程と、層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極及び配線を形成する工程と、を備えることを特徴とする。
本発明の参考例に係るの薄膜トランジスタの製造方法は、絶縁基板または絶縁膜上に形成される薄膜トランジスタの製造方法において、絶縁基板または絶縁膜上に、ソース、ドレイン領域となる半導体層を形成する工程と、シリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、該塗布膜をシリコン膜にする熱処理工程と、該シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域となる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極及び配線を形成する工程と、を備えることを特徴とする。
本発明の参考例に係るの薄膜トランジスタの製造方法は、絶縁基板または絶縁膜上に形成される薄膜トランジスタの製造方法において、絶縁基板または絶縁膜上に、ゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、シリコン原子を含む液体材料を基板に塗布して塗布膜を形成する工程と、該塗布膜をシリコン膜にする熱処理工程と、ソース、ドレイン領域となる半導体層を形成する工程と、電極及び配線を形成する工程と、を備えることを特徴とする。
本発明の参考例に係るは、シリコン膜、絶縁膜および導電膜の各薄膜を有する薄膜トランジスタの製造方法において、該総ての薄膜は液体材料を用いて形成され、且つ該薄膜の形成において真空装置を用いない方法で形成されることを特徴とする方法である。
また、本発明の別の構成は、シリコン膜、ゲート絶縁膜、ゲート電極用導電膜、層間絶縁膜、電極及び配線用導電膜、透明導電膜の各薄膜を有する薄膜トランジスタの製造方法において、該総ての薄膜は液体材料を用いて形成され、且つ該薄膜の形成において真空装置を用いない方法で形成されることを特徴とする方法である。
【０００６】
薄膜トランジスタを構成する薄膜にはシリコン膜、絶縁膜、導電膜があり、液晶表示装置装置などに用いられる薄膜トランジスタには更に透明導電膜が薄膜として使用される。従来、これらの薄膜は主にＣＶＤ装置やスパッタ装置により形成されていた。従来のＣＶＤ法やスパッタ法で薄膜を形成する方法は、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部で膜厚が不均一となる、配線パタンでは段差部で断線する、という課題があった。これらの課題は前記方法で製造される薄膜トランジスタのコストアップという課題となる。 ＣＶＤ法やスパッタ法におけるこれらの課題は、真空装置を用いること、基板加熱を必要とすること、プラズマなどを発生させるための電源が必要なこと、基板以外の装置内壁など不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となることなど、これらの成膜方法が本質的に有する特徴に起因するものであった。また、それらの本質的な特徴は、装置が大がかりなものとなるため装置のコスト高い、装置のランニングコストが高いという課題も有している。
【０００７】
図３に従来の一般的なＣＶＤ法による成膜の標準的な工程を示す。ＣＶＤ装置にセットされた基板は、ロードロック室に移動された後真空引きされ、次に加熱チャンバに移動された後加熱され、次にプロセスチャンバに移動されて成膜される。プロセスチャンバには基板温度維持のための加熱機構があり、成膜に必要なプロセスガスの導入が行われ、圧力が安定した後に高周波が印加され導入したガスがプラズマ化され成膜される。成膜後は残留のプロセスガスがパージされ、基板がロードロック室に移動されベントされて大気中に取り出される。ＣＶＤ法で用いられるプロセスガスには毒性や可燃性を有するガスが多いため、ＣＶＤ装置には安全管理上それらのガスの漏洩検知器や排気ガスを無害化するための除害装置も必要になる。また、前記パージ工程においては、毒性や可燃性を有するガスを十分パージする必要があり、成膜工程を完了するのに時間がかかる。
スパッタ法においても図３に示すＣＶＤ法とほぼ同様な処理工程を経て成膜される。ＣＶＤ法と異なる点は、使用するガスが主にＡｒなどの不活性ガスで毒性や可燃性を有するガスを使うことが少ないことと、スパタリング用のプラズマ電源に高周波ではなくＤＣ電源が用いられることが多いことである。これらの相違は薄膜を形成する工程全体や装置構成の全体的比較でみると僅かな相違であり、装置が大がかりであり、生産性が低いことなどスパッタ法もＣＶＤ法と同様な課題を有している。
これに対し、本発明では、前記薄膜を液体材料により形成する。その主たる方法は、液体材料の基板上への塗布膜形成と、該塗布膜を所望の機能膜にするための熱処理工程からなる。塗布膜の形成には、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法などがあり、これらの方法に使用される塗布装置の基本構成は基板を保持するステージまたはホルダと該基板上に液体を塗布するための機構であるから、該塗布装置の構成はいたって簡単である。塗布膜を機能膜に変成するための熱処理工程及び／または光照射工程で使用される装置には、オーブン、ベーク炉、アニール炉などの熱処理装置やハロゲンランプやＵＶランプなどを光源とする光照射装置があるが、これらの装置も構造は簡単である。
【０００８】
図１は本発明における液体材料から薄膜を形成する方法の一態様を示す図である。塗布膜形成と薄膜形成において、使用する液体材料によっては雰囲気制御が必要になるが、基本的には大気圧下で行われる。図３に示す従来のＣＶＤ法やスパッタ法による成膜工程と比較すると、本発明による薄膜形成の方法が如何に工程が短いかが理解できるはずである。また、例えばスピンコート法による塗布膜の形成装置は図２に示すように、回転可能なステージ２０１と基板２０２上に液体材料２０３を滴下する機構があればよい。加熱装置は基板がセットされるステージやホルダと加熱機構から構成される。従って、本発明で使用される装置が従来のＣＶＤ装置やスパッタ装置に比べて、小型で安価な装置であることが分かるはずである。
このように本発明によれば、従来の成膜方法が本質的に内在している前記課題を解決するものであり、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部の被覆性がよく、低コストで薄膜形成でき、低コストで薄膜トランジスタを製造することが可能になる。
本発明における薄膜トランジスタの製造方法は、上述したように薄膜トランジスタを構成するシリコン膜、絶縁膜、導電膜の各薄膜の全部または一部の薄膜を液体材料を用いて形成する。基本的な形成工程は、液体材料を基板に塗布して塗布膜を形成する工程と、次に熱処理により該塗布膜を薄膜とする工程からなるが、液体材料中に基板を浸漬することにより、基板表面に所望の薄膜を形成する工程からなる方法も含まれる。基板上に塗布膜を形成する方法は、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法等の方法を用いることができる。
シリコン膜を形成するために本発明において使用する液体材料が含むケイ素化合物は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物である。
特に、上記一般式ＳｉｎＸｍのケイ素化合物として、ｎが５以上２０以下であるものが好ましく、ｎが５又は６であるものがより好ましい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またｎが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。
上記一般式のケイ素化合物の具体例としては、１個の環系を有するものとしてシクロペンタシラン、シリルシクロペンタシラン、シクロヘキサシラン、シリルシクロヘキサシラン、シクロヘプタシランが、具体的には２個の環系を有するものとして１、１’−ビスシクロブタシラン、１、１’−ビスシクロペンタシラン、１、１’−ビスシクロヘキサシラン、１、１’−ビスシクロヘプタシラン、１、１’−シクロブタシリルシクロペンタシラン、１、１’−シクロブタシリルシクロヘキサシラン、１、１’−シクロブタシリルシクロヘプタシラン、１、１’−シクロペンタシリルシクロヘキサシラン、１、１’−シクロペンタシリルシクロヘプタシラン、１、１’−シクロヘキサシリルシクロヘプタシラン、スピロ［２、２］ペンタシラン、スピロ［３、３］ヘプタタシラン、スピロ［４、４］ノナシラン、スピロ［４、５］デカシラン、スピロ［４、６］ウンデカシラン、スピロ［５、５］ウンデカシラン、スピロ［５、６］ドデカシラン、スピロ［６、６］トリデカシランが挙げられる。
また、多環系のものとして下記式の化合物１〜化合物５の水素化ケイ素化合物を挙げることができる。
Figure 0004042327
【０００９】
また、これらの水素化ケイ素化合物の他にこれらの骨格の水素原子を部分的にＳｉＨ3基やハロゲン原子に置換したケイ素化合物を挙げることができる。これらは２種以上を混合して使用することもできる。これらの内、溶媒への溶解性の点で１、１’−ビスシクロペンタシラン、１、１’−ビスシクロヘキサシラン、スピロ［４、４］ノナシラン、スピロ［４、５］デカシラン、スピロ［５、５］ウンデカシラン、スピロ［５、６］ドデカシランおよびこれらの骨格にＳｉＨ３基を有するケイ素化合物が特に好ましい。
また、本発明におけるシリコン膜形成において使用されるケイ素化合物は、 上記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を必須成分とする溶液を用いるが、当該溶液に、ｎ−ペンタシラン、ｎ−ヘキサシラン、ｎ−ヘプタシランなどのケイ素化合物が含まれていていてもよい。
また、本発明で使用する上記ケイ素化合物は、通常それぞれの構造単位を有するモノマ−を原料として、例えば、以下の方法により製造することができる。
（ａ）アルカリ金属の存在下にハロシラン類を脱ハロゲン縮重合させる方法（いわゆる「キッピング法」、J.Am.Chem.Soc.,110,124(1988)、Macromolecules,23,3423(1990)）；
（ｂ）電極還元によりハロシラン類を脱ハロゲン縮重合させる方法（J.Chem.Soc.,Chem.Commun.,1161(1990)、Chem.Soc.,Chem .Commun.,897(1992)）；
（ｃ）金属触媒の存在下にヒドロシラン類を脱水素縮重合させる方法（特開平４−３３４５５１号公報）：
（ｄ）ビフェニルなどで架橋されたジシレンのアニオン重合による方法（Macro molecules,23,4494(1990)）：
（ｅ）フェニル基やアルキル基で置換された環状ケイ素化合物を上記の方法で合成した後、公知の方法（例えば、Z.anorg.allg.Chem.,459,123-130 (1979)など）によりヒドロ置換体やハロゲン置換体などに誘導することもできる。これらのハロゲン化シクロシラン化合物は公知の方法（例えば、Ｅ．Ｈｅｎｇｇｅら Ｍｈ．Ｃｈｅｍ．第１０６巻、５０３頁、１９７５年参照）、（Ｅ．Ｈｅｎｇｇｅら Ｚ．Ａｎｏｒｇ．Ａｌｌｇ．Ｃｈｅｍ．第６２１巻、１５１７頁、１９９５年参照）、（Ｐ．Ｂｏｕｄｊｏｕｋら Ｊ．Ｃｈｅｍ．Ｓｏｃ．，Ｃｈｅｍ．Ｃｏｍｍｕｎ．７７７頁、１９８４年）で合成することができ、合成条件を最適化することによりクロル体、水素化体および部分クロル化体を使用することができる。
本発明の方法では、上記一般式ＳｉｎＸｍのケイ素化合物を溶媒に溶解した溶液を基板に塗布する。本発明で、上記溶液に使用する溶媒は通常、室温での蒸気圧が０．００１〜２００ｍｍＨｇのものを用いる。蒸気圧が２００ｍｍＨｇより高い場合には、コーティングで塗膜を形成する場合に溶媒が先に蒸発してしまい良好な塗膜を形成することが困難となることがある。一方、蒸気圧が０．００１ｍｍＨｇより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱および／または光処理後にも良質のシリコン膜が得られ難いことがある。
【００１０】
本発明で使用する溶媒としては、ケイ素化合物を溶解し溶媒と反応しないものであれば特に限定されないが、具体例として、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒の他、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系溶、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、クロロホルムなどの極性溶媒を挙げることができる。これらのうち、ケイ素化合物及び変性ケイ素化合物との溶解性と該溶液の安定性の点で炭化水素系溶媒、エーテル系溶媒が好ましく、さらに好ましい溶媒としては炭化水素系溶媒を挙げることができる。これらの溶媒は、単独でも、或いは２種以上の混合物としても使用できる。特に炭化水素系溶媒は、ケイ素化合物の溶解性を向上させ、後述する熱処理や光処理時のケイ素化合物の残留を抑制する観点好適である。
本発明におけるシリコン膜の形成は、一般に行われているＣＶＤ法のようにガスを供給するのではなく、かかるケイ素化合物を溶解した溶液を基板に塗布した後、溶媒を乾燥させケイ素化合物の膜を形成し、該ケイ素化合物の膜を熱分解および／または光分解して金属シリコン膜に変換するものである。ケイ素化合物を含有する溶液の塗布の方法としてはスピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法等の方法を用いることができる。塗布は一般には室温以上の温度で行われる。室温以下の温度ではケイ素化合物の溶解性が低下し一部析出する場合がある。また塗布する場合の雰囲気は、窒素、ヘリウム、アルゴンなどの不活性ガス中で行なうことが好ましい。さらに必要に応じて水素などの還元性ガスを混入したものが好ましい。
スピンコート法を用いる場合のスピナーの回転数は形成する薄膜の厚み、塗布溶液組成により決まるが一般には１００〜５０００ｒｐｍ、好ましくは３００〜３０００ｒｐｍが用いられる。塗布した後は溶媒を除去するために加熱処理を行う。加熱する温度は使用する溶媒の種類、沸点（蒸気圧）により異なるが通常１００℃〜２００℃である。雰囲気は上記塗布工程と同じ窒素、ヘリウム、アルゴンなどの不活性ガス中で行なうことが好ましい。
本発明では、上記ケイ素化合物を熱及び／又は光処理によってシリコン膜に変換する。本発明において得られるシリコン膜はアモルファス状あるいは多結晶状であるが、熱処理の場合には一般に到達温度が約５５０℃以下の温度ではアモルファス状、それ以上の温度では多結晶状のシリコン膜が得られる。アモルファス状のシリコン膜を得たい場合は、好ましくは３００℃〜５５０℃、より好ましくは３５０℃〜５００℃で熱処理がなされる。到達温度が３００℃未満の場合は、ケイ素化合物の熱分解が十分に進行せず、十分な厚さのシリコン膜を形成できない場合がある。上記熱処理を行う場合の雰囲気は窒素、ヘリウム、アルゴンなどの不活性ガス、もしくは水素などの還元性ガスを混入したものが好ましい。多結晶状のシリコン膜を得たい場合は、上記で得られたアモルファス状シリコン膜にレーザーを照射して多結晶シリコン膜に変換することができる。上記レーザーを照射する場合の雰囲気は窒素、ヘリウム、アルゴンなどの不活性ガス、もしくはこれらの不活性ガスに水素などの還元性ガスを混入したもの等酸素を含まない雰囲気とすることが好ましい。一方、光処理については、ケイ素化合物溶液の塗膜に対し、その溶媒除去する前及び／又は溶媒除去後に、不活性ガス雰囲気中で行うことができる。溶媒に可溶なケイ素化合物は当該光処理による反応により溶媒不溶性の強靭な塗膜に変化するだけではなく、光処理後、又はそれと同時に熱処理を行うことにより光学的電気特性に優れたシリコン膜に変換される。
本発明において、ケイ素化合物をシリコン膜に変換する際の光処理に使用する光源としては、低圧あるいは高圧の水銀ランプ、重水素ランプあるいはアルゴン、クリプトン、キセノン等の希ガスの放電光の他、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、１０〜５０００Ｗの出力のものが用いられるが、通常１００〜１０００Ｗで十分である。これらの光源の波長はケイ素化合物が多少でも吸収するものであれば特に限定されないが通常１７０ｎｍ〜６００ｎｍであり、特に吸収効率の点から１７０ｎｍ〜３８０ｎｍが特に好ましい。また多結晶シリコン膜への変換効率の点でレーザー光の使用が特に好ましい。これらの光処理時の温度は通常室温〜５００℃であり、得られるシリコン膜の半導体特性に応じて適宜選ぶことができる。
本発明の上記ケイ素化合物溶液の濃度は１〜８０重量％程度であり、所望のシリコン膜厚に応じて調製することができる。８０％を超えると析出しやすく均一な塗布膜が得られない。
これらの溶液は目的の機能を損なわない範囲で必要に応じてフッ素系、シリコーン系、ノニオン系などの表面張力調節材を微量添加することができる。このノニオン系表面張力調節材は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などを防止に役立つものである。
【００１１】
かかる非イオン性界面活性剤としては、フッ化アルキル基もしくはパーフルオロアルキル基を有するフッ素系界面活性剤、又はオキシアルキル基を有するポリエーテルアルキル系界面活性剤を挙げることができる。前記フッ素系界面活性剤としては、Ｃ９Ｆ１９ＣＯＮＨＣ１２Ｈ２５、Ｃ８Ｆ１７ＳＯ２ＮＨ−（Ｃ２Ｈ４Ｏ）６Ｈ、Ｃ９Ｆ１７Ｏ（プルロニックＬ−３５）Ｃ９Ｆ１７、Ｃ９Ｆ１７Ｏ（プルロニックＰ−８４）Ｃ９Ｆ１７、Ｃ９Ｆ７Ｏ（テトロニック−７０４）（Ｃ９Ｆ１７）２などを挙げることができる。（ここで、プルロニックＬ−３５：旭電化工業（株）製、ポリオキシプロピレン−ポリオキシエチレンブロック共重合体、平均分子量１，９００；プルロニックＰ−８４：旭電化工業（株）製、ポリオキシプロピレン−ポリオキシエチレンブロック共重合体、平均分子量４，２００；テトロニック−７０４：旭電化工業（株）製、Ｎ，Ｎ，Ｎ′，Ｎ′−テトラキス（ポリオキシプロピレン−ポリオキシエチレンブロック共重合体）、平均分子量５，０００）などを挙げることができる。
【００１２】
これらのフッ素系界面活性剤の具体例としては、エフトップＥＦ３０１、同ＥＦ３０３、同ＥＦ３５２（新秋田化成（株）製）、メガファックＦ１７１、同Ｆ１７３（大日本インキ（株）製）、アサヒガードＡＧ７１０（旭硝子（株）製）、フロラードＦＣ−１７０Ｃ、同ＦＣ４３０、同ＦＣ４３１（住友スリーエム（株）製）、サーフロンＳ−３８２、同ＳＣ１０１、同ＳＣ１０２、同ＳＣ１０３、同ＳＣ１０４、同ＳＣ１０５、同ＳＣ１０６（旭硝子（株）製）、ＢＭ−１０００、同１１００（Ｂ．Ｍ−Ｃｈｅｍｉｅ社製）、Ｓｃｈｓｅｇｏ−Ｆｌｕｏｒ（Ｓｃｈｗｅｇｍａｎｎ社製）などを挙げることがでる。
【００１３】
又ポリエーテルアルキル系界面活性剤としては、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアリルエーテル、ポリオキシエチレンアルキルフェノールエーテル、ポリオキシエチレン脂肪酸エステル、ソルビタン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、オキシエチレンオキシプロピレンブロックポリマーなどを挙げることができる。
【００１４】
これらのポリエーテルアルキル系界面活性剤の具体例としては、エマルゲン１０５、同４３０、同８１０、同９２０、レオドールＳＰ−４０Ｓ、同ＴＷ−Ｌ１２０、エマノール３１９９、同４１１０、エキセルＰ−４０Ｓ、ブリッジ３０、同５２、同７２、同９２、アラッセル２０、エマゾール３２０、ツィーン２０、同６０、マージ４５（いずれも（株）花王製）、ノニボール５５（三洋化成（株）製）などを挙げることができる。上記以外の非イオン性界面活性剤としては、例えばポリオキシエチレン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、ポリアルキレンオキサイドブロック共重合体などがあり、具体的にはケミスタット２５００（三洋化成工業（株）製）、ＳＮ−ＥＸ９２２８（サンノプコ（株）製）、ノナール５３０（東邦化学工業（株）製）などを挙げることができる。この非イオン性界面活性剤の使用量は、（ａ）＋（ｂ）成分１００重量部に対して、好ましくは０．０１〜１０重量部、特に好ましくは０．１〜５重量部である。０．０１重量部未満では非イオン性界面活性剤の効果を発揮できず、一方、１０重量部を超えると得られる組成物が発泡し易くなると共に、熱変色を起こす場合があり好ましくない。
【００１５】
かくして調製したケイ素化合物溶液の粘度は通常１〜１００ｍＰａ・ｓの範囲のものであり塗布装置や目的の塗布膜厚に応じて適宜選択することができる。１００ｍＰａ・ｓを超えると均一な塗布膜を得ることが困難になる。
【００１６】
使用する基板については特に限定されないが、通常の石英、ホウ珪酸ガラス、ソーダガラスの他、ＩＴＯなどの透明電極、金、銀、銅、ニッケル、チタン、アルミニウム、タングステンなどの金属基板、さらにこれらの金属を表面に有するガラス、プラスチック基板などを使用することができる。
本発明では絶縁膜の形成をできるだけ液体材料を用いる方法で行う。絶縁膜の形成に使用される液体材料としては、ポリシラザンやＳＯＧがある。ポリシラザンはSi-N-Si結合を有し、ＳＯＧはSi-O-Si結合を有し、両者とも常温で液体であり、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法等の方法で基板上に塗布膜を形成することができる。塗布膜の形成方法は絶縁膜の厚さや膜厚の均一性、基板のサイズや形状などによって選択できる。また、塗布膜を形成した後の熱処理温度は、一般的には高い程良い膜質の絶縁膜が得られるが、使用する基板の耐熱性や半導体装置のプロセス条件を考慮して適当な温度で行われる。熱処理温度が３００乃至５００℃程度の比較的低温の場合は、ポリシラザンを用いた方がＳＯＧより膜質のよい絶縁膜を形成することができる。また、液体材料中に基板を浸漬することにより基板表面に絶縁膜を形成する方法もある。例えば、特開平５−２５９１５４に開示されているようにケイ弗化水素酸の水溶液中に基板を浸漬し、該水溶液にホウ酸を添加することにより、基板上にＳｉＯ２膜を形成することもできる。前記熱処理温度は薄膜半導体装置の製造において、ゲート絶縁膜のようにその膜質が薄膜トランジスタの性能を著しく左右する場合には、従来の真空装置を用いた成膜方法や熱酸化により形成することもできる。
本発明では導電膜の形成をできるだけ液体材料を用いる方法で行う。液体材料を用いた導電膜の形成には、液体材料をスピンコート法などにより基板上に塗布膜を形成知る工程と、該塗布膜を熱処理して導電膜とする工程からなる方法と、液体材料中に基板を浸漬して基板表面に導電膜を形成する方法がある。前記塗布膜を用いる方法で使用される液体材料には、金属微粒子を有機溶液中に分散した懸濁液や金属を含む有機酸を溶剤に溶かした溶液が利用できる。懸濁液では貴金属の微粒子を用いたものが知られており、ＡｕやＡｇなどの金属膜を形成できる。金属を含む有機酸溶液にはＩｎとＳｎを含むものがあり、ＩＴＯ膜を形成することができる。また、浸漬法による成膜では所謂メッキ法が利用でき、Ｎｉ、Ｃｕ、Ａｕなどの金属膜を形成することができる。導電膜の形成において、下層の配線や電極あるいは薄膜トランジスタのソース・ドレイン領域との接触抵抗を確保するために、従来の形成方法であるスパッタ法を用いたり、スパッタ法と前記液体材料を用いる方法と組み合わせて導電膜を形成することもできる。
以下、本発明を実施例に沿って詳細に説明する。
【実施例１】
【００１７】
本発明の第１の実施例を図４に示す。図４は本発明によるコプレナ型薄膜トランジスタの製造方法をその工程に沿って示す。
図４においてガラス基板４０１上にケイ素化合物としてシクロペンタシランとシクロヘキサシランの混合物をベンゼンを溶媒とする５％溶液を用いて、回転数５００ｒｐｍで塗布膜を形成した。次に１００℃３０分の熱処理を行い塗布膜中の溶剤を除去したのち、４００℃３０分の熱処理を行いシリコンを含有した膜厚５０nmの薄膜を形成する。次に、前記薄膜にエネルギー密度２５０mJ／cm2でレーザ照射を行い、多結晶シリコン膜を形成した。前記塗布膜の形成からレーザ照射までの工程は、酸素濃度が１ｐｐｍ以下に保たれたＡｒガス雰囲気で行った。前記塗布膜の形成及び熱処理は雰囲気制御されたグローブボックス内で行い、前記レーザ照射は、前記グローブボックスと同じ雰囲気を有し石英ガラスの窓を具備する密閉容器に入れられたガラス基板に対して、該石英ガラスの窓を通して行った。ガラス基板はレーザ照射後大気中に取り出し、次にフォトエッチングによりソース、ドレイン及びチャネル領域となる島領域４０２を形成した。
次にゲート絶縁膜４０３を液体材料を用いて形成した。本実施例では先ずキシレンを溶剤とする５％濃度のポリシラザンを回転数２０００ｒｐｍで基板に塗布し、膜厚約１２００Åの塗布膜を形成した。次に前記塗布膜を８０℃３０分のベークを行い溶剤を除去し、次に３５０℃で６０分の熱処理を行いＳｉＯ２膜に変成しゲート絶縁膜４０３を形成した。前記３５０℃の熱処理は大気中で行ったが、酸素と水蒸気を含む雰囲気中で行うと、ゲート絶縁膜の電気特性やＭＯＳ界面特性が向上し薄膜トランジスタとしての信頼性も向上する。
次に液体材料を用いてゲート電極４０４を形成した。本実施例ではインジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成し、次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚２０００ÅのＩＴＯ膜を形成した。次にフォトエッチングにより図４（ｃ）に示すようにゲート電極４０４を得た。
次にイオン打込み法によりゲート電極４０４をマスクとしてソース・ドレイン領域４０５及び４０６を形成した。イオン打込みの条件はリンイオンを打込みエネルギ７０ＫｅＶ、打込み量1×1015／cm2とした。尚、前記イオン打込みは前記ゲート電極の形成に用いたフォトレジストをＩＴＯ膜に残した状態で行った。
前記ソース・ドレイン領域の形成はイオン打込み法を使用しないで形成することもできる。先ず、図４（ｃ）の構造において、ゲート電極４０４をマスクにしてソース・ドレイン領域上のゲート絶縁膜を除去する。次にＳＯＧ−ＰＳＧ膜を塗布形成し、熱処理によりＳＯＧ−ＰＳＧ膜中の溶媒の除去と該膜の緻密化をした後レーザアニールを行う。このときＰＳＧ膜中のリンが下層のシリコン膜に拡散しソース・ドレイン領域が形成される。その後は前記ＳＯＧ−ＰＳＧ膜は除去してもよいしそのまま残して層間絶縁膜の一部として利用してもよい。
次にポリシラザンを用いて図４（ｄ）に示す層間絶縁膜４０７を形成した。濃度１０％のポリシラザン溶液を回転数１０００ｒｐｍで基板上に塗布して塗布膜を形成する。次に８０℃のベークを行い溶剤であるキシレンを除去し、次に３５０℃の熱処理を行い膜厚約５０００ÅのＳｉＯ２膜を形成した。前記３５０℃の熱処理は酸素含有の雰囲気で行ったが、酸素と水蒸気を含む雰囲気中で行うと、絶縁膜としての電気特性や信頼性をより向上させることが出来る。
次に前記層間絶縁膜４０７にコンタクトホールを開口した後、図４（ｅ）に示すように液体材料を用いて電極層を形成した。本実施例では粒径数十Åの金微粒子を有機溶剤に分散させた懸濁液を用いた。該懸濁液を基板上に塗布して塗布膜を形成し、溶剤を除去した後２００℃の熱処理を行い導電膜とし、次に図４（ｅ）に示すようにパターニングして電極４０８及び電極４０８’を形成した。
【実施例２】
【００１８】
本発明の第２の実施例を図５に示す。図５は本発明によるスタガ型薄膜トランジスタの製造工程の1例を示すものである。
図５（ａ）において、５０１はガラス基板、５０２及び５０２’はソース・ドレイン領域となる不純物をドープしたシリコン膜である。先ず、１、１’−ビス（シクロヘキサシラン）２ｇをトルエン１０ｇに溶かした粘度８ｍＰａ・ｓの溶液をアルゴン雰囲気下でガラス基板４０１上にスピンコートし、１５０℃で乾燥した後、アルゴン中で４５０℃の熱処理を行い、膜厚６５ｎｍの金属シリコン膜を形成した。次に、エネルギー密度３００mJ／cm2でレーザアニールを行い、多結晶シリコン膜を形成する。次にイオン打込みによりリンイオンを該多結晶シリコン膜に導入し、パターニングしてソース・ドレイン領域５０２及び５０２’を形成した。
【００１９】
尚、前記レーザアニールとイオン打込みの工程は、工程順序を逆にし、先にリンのイオン打込みを行い、次にレーザアニールを行っても良い。この順序で行うと打ち込まれたイオンの活性化とシリコン膜の結晶化を同時に行うことができる。
また、ソース・ドレイン領域となる不純物をドープしたシリコン膜の形成において、イオン打込み法を使用しない方法としてＰＳＧ膜を利用する方法がある。前述のようにケイ素化合物の塗布膜から多結晶シリコン膜を形成した後、ＳＯＧ−ＰＳＧ膜を塗布形成し、熱処理でＳＯＧ−ＰＳＧ膜中の溶媒を除去し、レーザアニールを行う。このときＰＳＧ膜中のリンが下層のシリコン膜に拡散し、不純物ドープのシリコン膜を形成することができる。その後は不要となったＳＯＧ−ＰＳＧ膜を除去して図５（ａ）の構造を得る。尚、レーザアニール工程は、前記ケイ素化合物の塗布膜を形成し溶媒を除去した後、ＳＯＧ−ＰＳＧ膜を形成してから行ってもよい。
次に図５（ｂ）に示すようにチャネル領域となるシリコン膜５０３を形成する。先ず、シリルシクロペンタシラン２ｇをトルエン１０ｇに溶かし粘度７ｍＰａ・ｓ塗布溶液を調製し、次にこの溶液をアルゴン雰囲気下で基板上にスピンコートし１５０℃で乾燥した後、水素３％含有アルゴン中で４５０℃で熱分解を行い、膜厚５０ｎｍの金属シリコン膜を形成する。次にエネルギー密度２５０mJ／cm2でレーザアニールを行い、多結晶シリコン膜を形成した。次に図５（ｂ）に示すようにフォトエッチングによりソース・ドレインと接続するようにチャネル領域となる島領域５０３を形成した。
次に図５（ｃ）に示すように液体材料によりゲート絶縁膜５０４を形成する。先ず、５％濃度のポリシラザンを回転数２０００ｒｐｍで基板に塗布し、膜厚約１２００Åの塗布膜を形成する。次に前記塗布膜を３５０℃で３０分の熱処理を行いＳｉＯ２膜に変成しゲート絶縁膜５０４を形成した。
次に図５（ｄ）に示すように液体材料によりゲート電極５０５を形成する。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚２０００ÅのＩＴＯ膜を形成した。次にフォトエッチングにより図５（ｃ）に示すようにゲート電極５０４を形成した。尚、前記３００℃の熱処理において、３００℃で３０分の熱処理を行った後、引き続き水素含有の還元雰囲気で基板を２００℃まで冷却した後大気中に取り出し、抵抗の低いＩＴＯ膜を形成するようにした。
次に図５（ｅ）に示すように液体材料を用いて層間絶縁膜５０６を形成する。先ず濃度１０％の溶液を回転数１０００ｒｐｍで基板上に塗布して塗布膜を形成する。次に８０℃のベークを行い溶剤であるキシレンを除去し、次に３５０℃の熱処理を行い膜厚約５０００ÅのＳｉＯ２膜を形成した。
次に図５（ｆ）に示すように前記層間絶縁膜５０６にコンタクトホールを開口した後、液体材料を用いて電極５０７及び５０７’を形成した。本実施例ではＩＴＯ膜により電極を形成した。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚約２０００ÅのＩＴＯ膜を形成した。次にフォトエッチングにより図５（ｆ）に示すように電極５０７及５０７’を形成した。
【実施例３】
【００２０】
本発明の第３の実施例を図６に示す。図６は本発明による逆スタガ型薄膜トランジスタの製造工程の1例である。先ず、図６（ａ）に示すようにガラス基板６０１上にゲート電極６０２を形成する。本実施例では無電解メッキ法によりゲート電極を形成した。メッキ液にはナトリウムフリーのニッケルメッキ液を用いて、膜厚約４０００Åのニッケル膜を基板上に形成した。ニッケル膜の成長はメッキ液に基板を浸漬してニッケルを析出させることにより行われるが、その前処理工程として基板の表面洗浄やアクチベータ処理がある。前記前工程処理では通常ナトリウムが含有された溶液を用いるが、本発明ではこれらの前工程処理にナトリウムフリーの溶液を用いて行った。ニッケル膜のパターニングは通常のフォトエッチング法により行い、ニッケルのエッチング液は硝酸と氷酢酸の混酸を用いて行った。
次に図６（ｂ）に示すように液体材料を用いてゲート絶縁膜６０３を形成した。先ず、５％濃度のポリシラザンを回転数２０００ｒｐｍで基板に塗布し、膜厚約１２００Åの塗布膜を形成する。次に前記塗布膜中の溶剤を除去する熱処理を８０℃で行い、次に３５０℃で３０分の熱処理を行いＳｉＯ２膜に変成しゲート絶縁膜６０３とした。
次に図６（ｃ）に示すように液体材料を用いてチャネル層となるシリコン膜６０４を形成する。先ず、ヘキサシラプリズマン（化合物１）２ｇをトルエン１０ｇに溶かし粘度１０ｍＰａ・ｓの塗布溶液を調製し、この溶液を３％水素含有アルゴン雰囲気下で基板上にスピンコートし塗布膜を形成した。次に、基板温度は室温のまま５００Ｗの高圧水銀ランプで紫外線を５分間照射し、前記塗布膜をポリヒドロシランからなる固層膜とし、この固層膜を引き続き水素３％含有アルゴン中で５００℃で加熱し、膜厚５０ｎｍの金属シリコン膜を形成した。次に、エネルギー密度２５０mJ／cm2でレーザアニールを行い前記シリコン膜を結晶化し多結晶シリコン膜を形成した。
次に図６（ｄ）に示すように、液体材料を用いてチャネル保護膜となる絶縁膜６０５とソース・ドレイン領域となる不純物ドープのシリコン膜６０６および６０６’を形成する。チャネル保護膜は例えば前記ゲート電極と同様にポリシラザンを用いて形成することが出来る。ソース・ドレイン領域となる不純物ドープのシリコン膜の形成は、図５（ａ）に示したソース・ドレイン領域の形成と同じ方法が採用できる。本実施例ではイオン打込みを使用しない方法で形成した。即ち、ケイ素化合物の塗布膜からシリコン膜を形成した後、ＳＯＧ−ＰＳＧ膜を塗布形成し、熱処理で溶媒を除去し、レーザアニールを行う。このときＰＳＧ膜中のリンが下層のシリコン膜に拡散する。その後は不要となったＳＯＧ−ＰＳＧ膜を除去して図６（ｄ）の構造を得る。尚、レーザアニール工程は、前記ケイ素化合物の塗布膜を形成し溶媒を除去した後、ＳＯＧ−ＰＳＧ膜を形成してから行ってもよい。
次に図６（ｅ）に示すように液体材料により電極６０７および６０７’を形成する。本実施例ではＩＴＯ膜を電極として形成した。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚約２０００ÅのＩＴＯ膜を形成した。次にフォトエッチングにより図６（ｅ）に示すように電極６０７及び６０７’を得た。尚、前記熱処理において、３００℃で３０分乃至６０分程度の熱処理を行った後、引き続き水素含有の還元雰囲気で基板を１５０℃程度まで冷却した後大気中に取り出し、ＩＴＯ膜の抵抗をより低減するようにした。また、ＩＴＯで形成した電極は透明電極であり液晶表示装置などで必要となる画素電極としても利用できる。
本発明における薄膜トランジスタの製造方法は、薄膜トランジスタを構成するシリコン膜、絶縁膜、導電膜の各薄膜の全部または一部の薄膜を液体材料を用いて形成する。その主たる方法は、液体材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成するものである。従って、従来のＣＶＤ法やスパッタ法による成膜方法が本質的に内在している様々な課題を解決するものであり、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部の被覆性がよく、低コストで薄膜形成ができ、従って低コストで薄膜トランジスタを製造することができる。
【図面の簡単な説明】
【００２１】
【図１】液体材料を用いた薄膜形成工程を示す図である。
【図２】液体材料を用いた塗布膜の形成を示す図である。
【図３】従来のＣＶＤ法による薄膜形成の工程を示す図である。
【図４】本発明の第１の実施例にかかるコプレナ型薄膜トランジスタの製造工程を示す断面図である。
【図５】本発明の第２の実施例にかかるスタガ型薄膜トランジスタの製造工程を示す断面図である。
【図６】本発明の第３の実施例にかかる逆スタガ型薄膜トランジスタの製造工程を示す断面図である。

Claims (13)

  1. シリコン膜と、ゲート絶縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及び配線用導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記シリコン膜の形成が一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を基板上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
  2. シリコン膜と、ゲート絶縁膜と、ゲート電極用導電膜と、層間絶縁膜と、電極及び配線用導電膜と、透明導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記シリコン膜の形成が一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を基板上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜を１００℃〜２００℃で加熱し、前記第１の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
  3. 絶縁基板または絶縁膜上に、一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、該シリコン膜をパターニングしてソース、ドレイン及びチャネルとなる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、ソース、ドレイン領域となる領域に不純物を導入する工程と、層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極及び配線を形成する工程と、を備えることを特徴とする薄膜トランジスタの製造方法。
  4. 絶縁基板または絶縁膜上に、ソース、ドレイン領域となる不純物含有の半導体層を形成する工程と、一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を前記絶縁基板または前記絶縁膜上に塗布して第１の塗布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、該シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域となる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、次に層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極及び配線を形成する工程と、を備えることを特徴とする薄膜トランジスタの製造方法。
  5. 絶縁基板または絶縁膜上に、ゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、一般式Ｓｉ ｎ Ｘ ｍ （ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液を前記ゲート絶縁膜上に塗布して第１の塗 布膜を形成する工程と、前記第１の塗布膜に１７０〜６００ｎｍの波長を有する光を照射し、前記第１の塗布膜に比べて溶媒不溶性の第２の塗布膜に変換する光照射工程と、前記第２の塗布膜を１００℃〜２００℃で加熱し、前記第２の塗布膜から溶媒を除去する第１熱処理工程と、前記溶媒が除去された第２の塗布膜を３００℃〜５５０℃で加熱しシリコン膜に変換する第２熱処理工程と、前記シリコン膜上にソース、ドレイン領域となる不純物含有の半導体層を形成する工程と、電極及び配線を形成する工程と、を備えることを特徴とする薄膜トランジスタの製造方法。
  6. 前記第２熱処理工程の後、前記シリコン膜にレーザーを照射し、多結晶シリコン膜に変換する工程をさらに備えることを特徴とする請求項１項乃至５のいずれか１項に記載の薄膜トランジスタの製造方法。
  7. 前記光照射工程は、波長が１７０ｎｍ以上３８０ｎｍ以下の光を照射することを特徴とする請求項１乃至５のいずれか１項に記載の薄膜トランジスタの製造方法。
  8. 前記光照射工程で用いられる光は紫外線であることを特徴とする請求項１乃至７のいずれか１項に記載の薄膜トランジスタの製造方法。
  9. 前記レーザーの照射は、酸素濃度が１ｐｐｍ以下に保たれた雰囲気下で行うことを特徴とする請求項６記載の薄膜トランジスタの製造方法。
  10. 前記一般式Ｓｉ ｎ Ｘ ｍ で表される環系を有するケイ素化合物を含有する溶液は、溶質濃度が１〜８０重量％であることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタの製造方法。
  11. 前記一般式Ｓｉ ｎ Ｘ ｍ で表される環系を有するケイ素化合物を含有する溶液は、粘度が１〜１００ｍＰａ・ｓであることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタの製造方法。
  12. 前記一般式Ｓｉ ｎ Ｘ ｍ で表される環系を有するケイ素化合物を含有する溶液は、室温における蒸気圧が０．００１〜１００ mmHg であることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタの製造方法。
  13. 前記一般式Ｓｉ ｎ Ｘ ｍ で表される環系を有するケイ素化合物を含有する溶液は、溶媒が炭化水素系溶媒であることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2000608443A 1999-03-30 2000-03-29 薄膜トランジスタの製造方法 Expired - Fee Related JP4042327B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9031099 1999-03-30
PCT/JP2000/001985 WO2000059040A1 (en) 1999-03-30 2000-03-29 Method of manufacturing thin-film transistor

Publications (1)

Publication Number Publication Date
JP4042327B2 true JP4042327B2 (ja) 2008-02-06

Family

ID=13994971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000608443A Expired - Fee Related JP4042327B2 (ja) 1999-03-30 2000-03-29 薄膜トランジスタの製造方法

Country Status (8)

Country Link
US (1) US6514801B1 (ja)
EP (1) EP1113502B1 (ja)
JP (1) JP4042327B2 (ja)
KR (1) KR100412743B1 (ja)
CN (1) CN100385682C (ja)
DE (1) DE60036449T2 (ja)
TW (1) TW475269B (ja)
WO (1) WO2000059040A1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60128611T2 (de) * 2000-03-13 2008-01-31 Jsr Corp. Cyclosilan, eine flüssige Zusammensetzung und ein Verfahren zur Bildung eines Silicium-Films
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
EP1284306B1 (en) * 2001-08-14 2011-08-03 JSR Corporation Silane composition, silicon film forming method and solar cell production method
JP4548567B2 (ja) * 2001-09-19 2010-09-22 Ｊｓｒ株式会社 シリコン酸化膜の形成方法
US7148148B2 (en) * 2001-12-06 2006-12-12 Seiko Epson Corporation Mask forming and removing method, and semiconductor device, an electric circuit, a display module, a color filter and an emissive device manufactured by the same method
JP2003313299A (ja) * 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
JP4543617B2 (ja) * 2002-04-22 2010-09-15 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
US7118943B2 (en) 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
EP1361619A3 (en) * 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
JP2004128438A (ja) * 2002-08-01 2004-04-22 Sharp Corp 半導体デバイスおよびその製造方法
US7078276B1 (en) * 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
JP4042685B2 (ja) * 2003-03-26 2008-02-06 セイコーエプソン株式会社 トランジスタの製造方法
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US7879696B2 (en) 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP4046029B2 (ja) * 2003-07-09 2008-02-13 セイコーエプソン株式会社 トランジスタの製造方法
US7354808B2 (en) * 2003-08-15 2008-04-08 Semiconductor Energy Laboratory Co., Ltd. Resist composition and method for manufacturing semiconductor device using the same
DE10339036A1 (de) * 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340643B4 (de) 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
JP2005108949A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP3923462B2 (ja) 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4610173B2 (ja) * 2003-10-10 2011-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101064799B1 (ko) 2003-10-16 2011-09-14 제이에스알 가부시끼가이샤 규소-코발트 막 형성용 조성물, 규소-코발트 막 및 상기막의 형성 방법
WO2005041280A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2005048222A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2005209696A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 半導体装置の製造方法
TWI288428B (en) 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
JP2005223268A (ja) * 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
US7498015B1 (en) 2004-02-27 2009-03-03 Kovio, Inc. Method of making silane compositions
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
DE102004040831A1 (de) 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
US7485691B1 (en) * 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
DE102004059465A1 (de) 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059464A1 (de) 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
JP4686232B2 (ja) * 2005-03-30 2011-05-25 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
DE102005017655B4 (de) 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
DE102005034414B4 (de) * 2005-07-22 2007-11-15 Siemens Ag Verwendung eines lösungsprozessierbaren Materials als aktive halbleitende Schicht in einem n-Typ-Transistor
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
JP4799974B2 (ja) * 2005-09-16 2011-10-26 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法
DE102005044306A1 (de) 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
JP2007095883A (ja) * 2005-09-28 2007-04-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法及びシートフィルム
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7754548B2 (en) * 2006-06-27 2010-07-13 Lg Display Co., Ltd. Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
US7701011B2 (en) 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7709307B2 (en) 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
JP2010506001A (ja) 2006-10-06 2010-02-25 コヴィオ インコーポレイテッド シリコンポリマー、シリコン化合物の重合方法、及びそのようなシリコンポリマーから薄膜を形成する方法
WO2008117450A1 (ja) * 2007-03-27 2008-10-02 Pioneer Corporation 有機トランジスタの製造方法及び有機トランジスタ
US20090053507A1 (en) * 2007-08-17 2009-02-26 Ndsu Research Foundation Convergent-divergent-convergent nozzle focusing of aerosol particles for micron-scale direct writing
JP4844510B2 (ja) * 2007-09-04 2011-12-28 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
JP5332030B2 (ja) * 2007-12-28 2013-11-06 大日本印刷株式会社 薄膜トランジスタ基板及びその製造方法
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
KR101648867B1 (ko) 2009-06-02 2016-08-17 삼성전자주식회사 실리콘 용액 프로세스를 이용한 실리콘막 제조 방법
DE102009053805A1 (de) * 2009-11-18 2011-05-26 Evonik Degussa Gmbh Siliziumschichten aus polymermodifizierten Flüssigsilan-Formulierungen
JP5524776B2 (ja) * 2010-09-10 2014-06-18 日本電信電話株式会社 薄膜形成方法及びシートフィルム
DE102011006307A1 (de) 2011-03-29 2012-10-04 Evonik Degussa Gmbh Verfahren zum Herstellen von amorphen Halbleiterschichten
CN103503125A (zh) * 2012-01-20 2014-01-08 松下电器产业株式会社 薄膜晶体管
JP6119740B2 (ja) * 2012-04-19 2017-04-26 コニカミノルタ株式会社 透明導電性フィルムの製造方法、透明導電性フィルム、及び、電子デバイス
TWI527129B (zh) * 2013-03-26 2016-03-21 Hitachi Int Electric Inc Semiconductor device manufacturing method, program and substrate processing device
KR102352232B1 (ko) * 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2077710B (en) 1980-06-11 1983-10-12 Nat Res Dev Synthesising a polysilane
JPS6343323A (ja) 1986-08-08 1988-02-24 Nec Kansai Ltd 半導体装置の製造方法
JPS6429661A (en) 1987-07-24 1989-01-31 Mikuni Kogyo Kk Air-fuel mixture feeder
SG108807A1 (en) * 1989-02-14 2005-02-28 Seiko Epson Corp A semiconductor device and its manufacturing method
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH03102324A (ja) 1989-09-18 1991-04-26 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP2959014B2 (ja) 1990-01-24 1999-10-06 松下電器産業株式会社 透明電極基板の製造方法
JP2921004B2 (ja) 1990-03-19 1999-07-19 富士通株式会社 半導体装置の製造方法
JPH0481820A (ja) 1990-07-25 1992-03-16 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示素子
JPH04106954A (ja) 1990-08-24 1992-04-08 Sony Corp 液相ｃｖｄ法を用いた半導体装置の製造方法
JPH04334551A (ja) 1991-05-10 1992-11-20 Tonen Corp ヒドロシランの重合触媒
JPH05116941A (ja) 1991-10-30 1993-05-14 Matsushita Electric Ind Co Ltd 透明導電膜の製造方法
JPH05144741A (ja) * 1991-11-21 1993-06-11 Showa Denko Kk アモルフアスシリコン膜の形成方法
JP3217821B2 (ja) 1991-12-16 2001-10-15 マツダ株式会社 車両用空調装置
JP2981944B2 (ja) 1992-02-19 1999-11-22 松下電器産業株式会社 パターン化した透明導電膜の形成方法
JPH05259154A (ja) 1992-03-04 1993-10-08 Nec Corp 半導体装置の製造方法
JP3000796B2 (ja) 1992-09-08 2000-01-17 住友金属工業株式会社 半導体基板への可溶性金属塩の塗布量制御方法
JP3003422B2 (ja) 1992-10-01 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP2773578B2 (ja) 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
JPH06175144A (ja) 1992-12-07 1994-06-24 Tanaka Kikinzoku Kogyo Kk 透明導電膜形成用インク前駆体及びｉｔｏ透明導電膜形成方法
KR940016744A (ko) * 1992-12-21 1994-07-25 이헌조 박막트랜지스터의 제조방법
JPH06281958A (ja) * 1993-03-25 1994-10-07 Sony Corp 液晶表示装置
JP2921814B2 (ja) 1993-05-17 1999-07-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2950156B2 (ja) 1993-12-24 1999-09-20 日本板硝子株式会社 液晶表示装置用基板の製造方法
JP3009581B2 (ja) 1993-12-27 2000-02-14 富士チタン工業株式会社 導電性塗料
JP2929260B2 (ja) 1993-12-31 1999-08-03 東京エレクトロン株式会社 塗布膜形成方法及びその装置
JP3517934B2 (ja) 1994-03-24 2004-04-12 昭和電工株式会社 シリコン膜の形成方法
JP3484815B2 (ja) * 1994-05-09 2004-01-06 昭和電工株式会社 薄膜トランジスタの製造方法
TW280943B (ja) * 1994-07-15 1996-07-11 Sharp Kk
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP2907318B2 (ja) 1994-09-09 1999-06-21 日本板硝子株式会社 電極埋設基板及びその製造方法
JPH0945922A (ja) * 1995-07-27 1997-02-14 Showa Denko Kk 多結晶シリコン膜の形成方法
JP3102324B2 (ja) 1995-11-14 2000-10-23 富士ゼロックス株式会社 インクジェットプリントヘッド、インクジェットプリンタおよびインクジェットプリントヘッドのメンテナンス方法
WO1997043689A1 (en) 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
JP3268426B2 (ja) 1996-05-27 2002-03-25 矢崎総業株式会社 吸収冷温水機の溶液循環ポンプの故障予知制御方法
JP2988399B2 (ja) 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
KR20010043933A (ko) 2001-05-25
US6514801B1 (en) 2003-02-04
WO2000059040A1 (en) 2000-10-05
CN1297581A (zh) 2001-05-30
CN100385682C (zh) 2008-04-30
EP1113502B1 (en) 2007-09-19
TW475269B (en) 2002-02-01
DE60036449T2 (de) 2008-06-19
KR100412743B1 (ko) 2003-12-31
EP1113502A1 (en) 2001-07-04
DE60036449D1 (de) 2007-10-31
EP1113502A4 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
JP4042327B2 (ja) 薄膜トランジスタの製造方法
JP4075308B2 (ja) 薄膜トランジスタの製造方法
JP3864413B2 (ja) トランジスタの製造方法
JP3926987B2 (ja) シリコン膜の形成方法
JP3981528B2 (ja) 太陽電池の製造方法
JP3872294B2 (ja) シリコン膜形成方法およびインクジェット用インク組成物
US7067069B2 (en) Silane composition, silicon film forming method and solar cell production method
US6517911B1 (en) Process for the formation of silicon oxide films
JP3865106B2 (ja) シリコン膜パターンの形成方法
JP2003171556A (ja) シリコン膜の形成方法およびそのための組成物
JP4419357B2 (ja) シラン組成物及びそれを用いた太陽電池の製造方法
JP2002246384A (ja) シリコン酸化膜の形成方法および形成用組成物
KR101064799B1 (ko) 규소-코발트 막 형성용 조성물, 규소-코발트 막 및 상기막의 형성 방법
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
JP4548567B2 (ja) シリコン酸化膜の形成方法
JP2002338891A (ja) アルミニウム膜の形成方法およびアルミニウム膜形成用組成物
JP2005251982A (ja) シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法
JP2002339076A (ja) 金属銅薄膜の形成方法および銅薄膜形成用組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees