JP7213726B2 - 成膜方法及び熱処理装置 - Google Patents

成膜方法及び熱処理装置 Download PDF

Info

Publication number
JP7213726B2
JP7213726B2 JP2019046357A JP2019046357A JP7213726B2 JP 7213726 B2 JP7213726 B2 JP 7213726B2 JP 2019046357 A JP2019046357 A JP 2019046357A JP 2019046357 A JP2019046357 A JP 2019046357A JP 7213726 B2 JP7213726 B2 JP 7213726B2
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor film
silicon film
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019046357A
Other languages
English (en)
Other versions
JP2020150134A (ja
Inventor
豊 本山
寛之 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019046357A priority Critical patent/JP7213726B2/ja
Priority to CN202010130587.3A priority patent/CN111696851B/zh
Priority to KR1020200027489A priority patent/KR102696238B1/ko
Priority to US16/815,682 priority patent/US11239076B2/en
Publication of JP2020150134A publication Critical patent/JP2020150134A/ja
Application granted granted Critical
Publication of JP7213726B2 publication Critical patent/JP7213726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、成膜方法及び熱処理装置に関する。
ホールやトレンチ等の溝に成膜とエッチングとを交互に繰り返し、溝にシリコン膜を埋め込むように成膜する技術が知られている（例えば、特許文献１参照）。
特開２０１３－２３９７１７号公報
本開示は、基板の反りを低減しつつ、埋め込み特性が良好な半導体膜を形成できる技術を提供する。
本開示の一態様による成膜方法は、凹部に非晶質半導体膜を成膜する工程と、前記非晶質半導体膜を熱処理して多結晶半導体膜を形成する工程と、前記熱処理により形成された前記多結晶半導体膜の上に、多結晶半導体膜を成膜する工程と、前記非晶質半導体膜を成膜する工程と前記熱処理する工程との間に行われ、前記凹部の上部よりも下部の膜厚が厚くなるように前記非晶質半導体膜をエッチングする工程と、を有する。
本開示によれば、基板の反りを低減しつつ、埋め込み特性が良好な半導体膜を形成できる。
第１の実施形態の成膜方法を示す工程断面図 第１の実施形態の成膜方法の効果を説明するための図（１） 第１の実施形態の成膜方法の効果を説明するための図（２） 第２の実施形態の成膜方法を示す工程断面図 第３の実施形態の成膜方法を示す工程断面図 第４の実施形態の成膜方法を示す工程断面図 一実施形態の成膜方法を実施するための熱処理装置の一例を示す図 図７の熱処理装置の処理容器を説明するための図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
〔成膜方法〕
（第１の実施形態）
図１を参照し、第１の実施形態の成膜方法について説明する。図１は、第１の実施形態の成膜方法を示す工程断面図である。
最初に、表面に凹部１０２が形成された基板１０１を準備する（図１（ａ）参照）。基板１０１は、例えばシリコン基板等の半導体基板であってよい。凹部１０２は、例えばトレンチ、ホールであってよい。また、凹部１０２の表面には、例えばシリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）等の絶縁膜が形成されていてもよい。
続いて、基板１０１にシード層用のシリコン原料ガスを供給して基板１０１の上にシード層１０３を成膜する（図１（ｂ）参照）。一実施形態では、シード層１０３は、シード層用のシリコン原料ガスとしてアミノシラン系ガスを用いて成膜される。アミノシラン系ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）が挙げられる。また、シード層１０３は、シード層用のシリコン原料ガスとして一分子中に２つ以上のシリコン（Ｓｉ）を含む高次シラン系ガスを用いて成膜されてもよい。高次シラン系ガスとしては、例えばＳｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０が挙げられる。また、シード層１０３は、シード層用のシリコン原料ガスとして水素化シリコンガス及びハロゲン含有シリコンガスを用いて成膜されてもよい。水素化シリコンガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８が挙げられる。ハロゲン含有シリコンガスとしては、例えばＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ等のフッ素含有シリコンガス、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ３Ｃｌ等の塩素含有シリコンガス、ＳｉＢｒ４、ＳｉＨＢｒ３、ＳｉＨ２Ｂｒ２、ＳｉＨ３Ｂｒ等の臭素含有シリコンガスが挙げられる。さらに、シード層１０３は、上記のいずれかの単層膜に限定されず、上記の組合せにより成膜される積層膜であってもよい。シード層１０３の成膜方法は、例えば化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法を利用できる。また、シード層用のシリコン原料ガスとしてアミノシラン系ガスを用いる場合には、熱分解が起こらない温度とすることが好ましい。このように基板１０１の上にシード層１０３を成膜することにより、シード層１０３の上に成膜される非晶質シリコン膜１０４のラフネスを低減できる。なお、基板１０１の上にシード層１０３を成膜することなく後述の非晶質シリコン膜１０４を成膜してもよい。
続いて、基板１０１にシリコン原料ガスを供給してシード層１０３の上に非晶質シリコン膜１０４を成膜する（図１（ｃ）参照）。一実施形態では、例えばＣＶＤ法により、基板１０１を所定温度（例えば、５５０℃以下）に加熱した状態でシリコン原料ガスを供給してシード層１０３の上に非晶質シリコン膜１０４をコンフォーマルに成膜する。非晶質シリコン膜１０４は、ノンドープシリコン膜であってもよく、不純物をドープしたシリコン膜であってもよい。不純物としては、例えばボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、酸素（Ｏ）、炭素（Ｃ）が挙げられる。シリコン原料ガスとしては、ＣＶＤ法に適用可能であればよく、例えば水素化シリコンガス、ハロゲン含有シリコンガス、アミノシラン系ガスのうちの１つ又は複数を組み合わせて利用できる。水素化シリコンガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８が挙げられる。ハロゲン含有シリコンガスとしては、例えばＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ等のフッ素含有シリコンガス、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ３Ｃｌ等の塩素含有シリコンガス、ＳｉＢｒ４、ＳｉＨＢｒ３、ＳｉＨ２Ｂｒ２、ＳｉＨ３Ｂｒ等の臭素含有ガスが挙げられる。アミノシラン系ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）が挙げられる。また、不純物をドープする場合の不純物含有ガスとしては、例えばＢ２Ｈ６、ＢＣｌ３、ＰＨ３、ＡｓＨ３が挙げられる。
続いて、基板１０１を所定温度（例えば、６００℃以上）に加熱して非晶質シリコン膜１０４を熱処理することにより、非晶質シリコン膜１０４を多結晶化させて多結晶シリコン膜１０５を形成する（図１（ｄ）参照）。熱処理は、例えば真空雰囲気で行ってもよく、不活性ガス雰囲気で行ってもよいが、シリコン膜のラフネスを悪化させないように水素雰囲気で行うことが好ましい。所定温度は、非晶質シリコン膜１０４が多結晶化する温度であればよく、例えば非晶質シリコン膜１０４を成膜する工程の温度以上であってよい。また、所定温度は、後述する多結晶シリコン膜１０５を成膜する工程と略同じ温度であることが好ましい。これにより、後述する多結晶シリコン膜１０５を形成する工程に移行する際に温度を変更する必要がないため、温度の変更に要する時間を削減でき、生産性が向上する。
続いて、基板１０１にシリコン原料ガスを供給して熱処理により多結晶化した多結晶シリコン膜１０５の上に、凹部１０２を埋め込むように多結晶シリコン膜１０５を成膜する（図１（ｅ）参照）。一実施形態では、例えばＣＶＤ法により、非晶質シリコン膜１０４を成膜する工程における温度よりも高い温度（例えば、６００℃以上）に基板１０１を加熱した状態で、シリコン原料ガスを供給して凹部１０２を埋め込むように多結晶シリコン膜１０５を成膜する。
以上に説明した第１の実施形態の成膜方法によれば、凹部１０２に非晶質シリコン膜１０４を成膜し、熱処理して多結晶シリコン膜１０５を形成した後に、凹部１０２に多結晶シリコン膜１０５を成膜して凹部１０２を埋め込む。これにより、非晶質シリコン膜１０４を熱処理する際に凹部１０２が埋め込まれていないため、非晶質シリコン膜１０４が熱処理されることで膜中から水素が脱離して膜収縮が生じても、凹部１０２の幅が縮まる方向にはほとんど力が働かない。そのため、基板１０１の反りを抑制できる。また、凹部１０２に埋め込まれたシリコン膜が多結晶化しているので、例えば後の工程において、基板１０１が高温（例えば７００℃以上）に曝されても、膜中からの水素の脱離は生じにくい。そのため、後の工程における基板１０１の反りを抑制できる。
これに対し、例えば図２（ａ）に示されるように、基板１０１の凹部１０２に非晶質シリコン膜１０４を埋め込んだ場合、埋め込み特性は良好だが、図２（ｂ）に示されるように、基板１０１には非晶質シリコン膜１０４が成膜された側の面が凸となる反りが生じる。そして、例えば後の工程において、基板１０１が高温（例えば７００℃以上）に曝されると、非晶質シリコン膜１０４が多結晶化して多結晶シリコン膜１０５が形成される。このとき、図３（ａ）の矢印で示されるように、膜中から水素（Ｈ２）が脱離して凹部１０２の幅が縮まる方向に力が働く。そのため、図３（ｂ）に示されるように、基板１０１には凹部１０２に多結晶シリコン膜１０５が形成された側の面が凹となる大きな反りが生じる。このように基板１０１に大きな反りが生じると、基板１０１の移載が困難となる。なお、凹部１０２の表面積に占める割合が多いほど、またアスペクト比が大きくなるほど、基板１０１の反りは大きくなる。
一方、基板１０１の反り低減という点だけで言えば、凹部１０２に直接多結晶シリコン膜を形成することが考えられる。しかし、例えば、多結晶シリコン膜を形成する基板表面が絶縁膜である場合、直接多結晶シリコン膜を形成すると非常に表面ラフネスが大きい膜となり、その結果、埋め込み特性が悪化する。そのため、反りと埋め込みの両立は難しい。これに対し、第１の実施形態の成膜方法のように、表面ラフネスの小さい非晶質シリコン膜を形成した後、熱処理により多結晶化した多結晶シリコン膜はラフネスが小さい状態を維持できる。そして、ラフネスが小さい多結晶シリコン膜上に形成する多結晶シリコンも小さいラフネスを維持して成膜できる。このため、埋め込み特性が良好なシリコン膜の形成が可能となる。
また、上記の例では、凹部１０２にシリコン膜を埋め込む場合を説明したが、これに限定されない。例えば、凹部１０２にゲルマニウム膜、シリコンゲルマニウム膜を埋め込む場合にも上記の成膜方法が適用できる。ゲルマニウム膜及びシリコンゲルマニウム膜は、例えばノンドープ膜であってもよく、ドープ膜であってもよい。
ゲルマニウム膜を埋め込む場合、シリコン原料ガスに代えて、例えばゲルマニウム原料ガスを利用できる。また、ハロゲン含有シリコンガスに代えて、例えばハロゲン含有ゲルマニウムガスを利用できる。また、水素化シリコンガスに代えて、例えば水素化ゲルマニウムガスを利用できる。また、アミノシラン系ガスに代えて、例えばアミノゲルマン系ガスを利用できる。
ハロゲン含有ゲルマニウムガスは、例えばＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ等のフッ素含有ゲルマニウムガス、ＧｅＣｌ４、ＧｅＨＣｌ３、ＧｅＨ２Ｃｌ２、ＧｅＨ３Ｃｌ等の塩素含有ゲルマニウムガス、ＧｅＢｒ４、ＧｅＨＢｒ３、ＧｅＨ２Ｂｒ２、ＧｅＨ３Ｂｒ等の臭素含有ガスであってよい。水素化ゲルマニウムガスは、例えばＧｅＨ４、Ｇｅ２Ｈ６、Ｇｅ３Ｈ８であってよい。アミノゲルマン系ガスは、例えばＤＭＡＧ（ジメチルアミノゲルマン）、ＤＥＡＧ（ジエチルアミノゲルマン）、ＢＤＭＡＧ（ビスジメチルアミノゲルマン）、ＢＤＥＡＧ（ビスジエチルアミノゲルマン）、３ＤＭＡＧ（トリスジメチルアミノゲルマン）であってよい。
シリコンゲルマニウム膜を埋め込む場合、シリコン原料ガスに代えて、例えばシリコン原料ガス及びゲルマニウム原料ガスを利用できる。また、ハロゲン含有シリコンに代えて、例えハロゲン含有シリコンガス及びハロゲン含有ゲルマニウムガスを利用できる。また、水素化シリコンガスに代えて、例えば水素化シリコンガス及び水素化ゲルマニウムガスを利用できる。また、アミノシラン系ガスに代えて、例えばアミノシラン系ガス及びアミノゲルマン系ガスを利用できる。
（第２の実施形態）
図４を参照し、第２の実施形態の成膜方法について説明する。図４は、第２の実施形態の成膜方法を示す工程断面図である。
最初に、表面に凹部２０２が形成された基板２０１を準備する（図４（ａ）参照）。基板２０１及び凹部２０２は、第１の実施形態における基板１０１及び凹部１０２と同様であってよい。また、凹部２０２の表面には、例えばシリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）等の絶縁膜が形成されていてもよい。
続いて、基板２０１にシード層用のシリコン原料ガスを供給して基板２０１の上にシード層２０３を成膜する（図４（ｂ）参照）。シード層２０３を成膜する方法は、第１の実施形態におけるシード層１０３を成膜する方法と同様であってよい。なお、基板２０１の上にシード層２０３を成膜することなく後述の非晶質シリコン膜２０４を成膜してもよい。
続いて、基板２０１にシリコン原料ガスを供給してシード層２０３の上に非晶質シリコン膜２０４を成膜する。非晶質シリコン膜２０４を成膜する方法は、第１の実施形態における非晶質シリコン膜１０４を成膜する方法と同様であってよい。
続いて、基板２０１にハロゲン含有エッチングガスを供給して凹部２０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜２０４をエッチングする（図４（ｃ）参照）。これにより、凹部２０２の上部の開口が拡がる。なお、図４（ｃ）では、凹部２０２の上面に非晶質シリコン膜２０４が残存する場合を示しているが、凹部２０２の上面を露出させてもよい。ハロゲン含有エッチングガスは、例えばＣｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、ＨＢｒ、ＨＩであってよく、これらの混合ガスであってもよい。
続いて、基板２０１を所定温度に加熱して非晶質シリコン膜２０４を熱処理することにより、非晶質シリコン膜２０４を多結晶化させて多結晶シリコン膜２０５を形成する（図４（ｄ）参照）。熱処理の条件は、第１の実施形態の熱処理の条件と同様であってよい。
続いて、基板２０１にシリコン原料ガスを供給して熱処理により多結晶化した多結晶シリコン膜２０５の上に、凹部２０２を埋め込むように多結晶シリコン膜２０５を成膜する（図４（ｅ）参照）。多結晶シリコン膜２０５を成膜する方法は、第１の実施形態における多結晶シリコン膜１０５を成膜する方法と同様であってよい。
以上に説明した第２の実施形態の成膜方法によれば、凹部２０２に非晶質シリコン膜２０４を成膜し、熱処理して多結晶シリコン膜２０５を形成した後に、凹部２０２に多結晶シリコン膜２０５を成膜して凹部２０２を埋め込む。これにより、非晶質シリコン膜２０４を熱処理する際に凹部２０２が埋め込まれていないため、非晶質シリコン膜２０４が熱処理されることで膜中から水素が脱離して膜収縮が生じても、凹部２０２の幅が縮まる方向にはほとんど力が働かない。そのため、基板２０１の反りを抑制できる。また、凹部２０２に埋め込まれたシリコン膜が多結晶化しているので、例えば後の工程において、基板２０１が高温（例えば７００℃以上）に曝されても、膜中からの水素の脱離は生じにくい。そのため、後の工程における基板２０１の反りを抑制できる。
また、第２の実施形態では、凹部２０２に非晶質シリコン膜２０４を成膜する工程と、非晶質シリコン膜２０４を熱処理する工程との間に、凹部２０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜２０４をエッチングする工程が行われる。これにより、非晶質シリコン膜２０４をエッチングする工程を行わない場合と比較して、凹部２０２の上部の開口が拡がる。そのため、凹部２０２に多結晶シリコン膜２０５を埋め込む際に、凹部２０２内にボイド（空隙）やシーム（継ぎ目）が生じることを抑制できる。
（第３の実施形態）
図５を参照し、第３の実施形態の成膜方法について説明する。図５は、第３の実施形態の成膜方法を示す工程断面図である。
最初に、表面に凹部３０２が形成された基板３０１を準備する（図５（ａ）参照）。基板３０１及び凹部３０２は、第１の実施形態における基板１０１及び凹部１０２と同様であってよい。また、凹部３０２の表面には、例えばシリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）等の絶縁膜が形成されていてもよい。
続いて、基板３０１にシード層用のシリコン原料ガスを供給して基板３０１の上にシード層３０３を成膜する（図５（ｂ）参照）。シード層３０３を成膜する方法は、第１の実施形態におけるシード層１０３を成膜する方法と同様であってよい。なお、基板３０１の上にシード層３０３を成膜することなく後述の非晶質シリコン膜３０４を成膜してもよい。
続いて、基板３０１にシリコン原料ガスを供給してシード層３０３の上に非晶質シリコン膜３０４を成膜する。非晶質シリコン膜３０４を成膜する方法は、第１の実施形態における非晶質シリコン膜１０４を成膜する方法と同様であってよい。
続いて、基板３０１にハロゲン含有エッチングガスを供給して凹部３０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜３０４をエッチングする（図５（ｃ）参照）。これにより、凹部３０２の上部の開口が拡がる。非晶質シリコン膜３０４をエッチングする方法は、第２の実施形態における非晶質シリコン膜２０４をエッチングする方法と同様であってよい。
続いて、基板３０１を所定温度に加熱して非晶質シリコン膜３０４を熱処理することにより、非晶質シリコン膜３０４を多結晶化させて多結晶シリコン膜３０５を形成する（図５（ｄ）参照）。熱処理の条件は、第１の実施形態の熱処理の条件と同様であってよい。
続いて、基板３０１にシリコン原料ガスを供給して多結晶シリコン膜３０５の上に非晶質シリコン膜３０４を成膜する。非晶質シリコン膜３０４を成膜する方法は、第１の実施形態における非晶質シリコン膜１０４を成膜する方法と同様であってよい。
続いて、基板３０１にハロゲン含有エッチングガスを供給して凹部３０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜３０４をエッチングする（図５（ｅ）参照）。これにより、凹部３０２の上部の開口が広く、凹部３０２の下部が埋め込まれたＶ形状が形成される。非晶質シリコン膜３０４をエッチングする方法は、第２の実施形態における非晶質シリコン膜２０４をエッチングする方法と同様であってよい。
続いて、基板３０１を所定温度に加熱して非晶質シリコン膜３０４を熱処理することにより、非晶質シリコン膜３０４を多結晶化させて多結晶シリコン膜３０５を形成する（図５（ｆ）参照）。熱処理の条件は、第１の実施形態の熱処理の条件と同様であってよい。
続いて、基板３０１にシリコン原料ガスを供給して熱処理により多結晶化した多結晶シリコン膜３０５の上に、凹部３０２を埋め込むように多結晶シリコン膜３０５を成膜する（図５（ｇ）参照）。多結晶シリコン膜３０５を成膜する方法は、第１の実施形態における多結晶シリコン膜１０５を成膜する方法と同様であってよい。
以上に説明した第３の実施形態の成膜方法によれば、凹部３０２に非晶質シリコン膜３０４を成膜し、熱処理して多結晶シリコン膜３０５を形成した後に、凹部３０２に多結晶シリコン膜３０５を成膜して凹部３０２を埋め込む。これにより、非晶質シリコン膜３０４を熱処理する際に凹部３０２が埋め込まれていないため、非晶質シリコン膜３０４が熱処理されることで膜中から水素が脱離して膜収縮が生じても、凹部３０２の幅が縮まる方向にはほとんど力が働かない。そのため、基板３０１の反りを抑制できる。また、凹部３０２に埋め込まれたシリコン膜が多結晶化しているので、例えば後の工程において、基板３０１が高温（例えば７００℃以上）に曝されても、膜中からの水素の脱離は生じにくい。そのため、後の工程における基板３０１の反りを抑制できる。
また、第３の実施形態では、凹部３０２に非晶質シリコン膜３０４を成膜する工程、凹部３０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜３０４をエッチングする工程及び非晶質シリコン膜３０４を熱処理する工程をこの順序で２回行う。これにより、凹部３０２に多結晶シリコン膜３０５を埋め込む際に、凹部３０２内にボイドやシームが生じることを特に抑制できる。また、後の工程における基板３０１の反りを特に抑制できる。
なお、上記の例では、非晶質シリコン膜３０４を成膜する工程、非晶質シリコン膜３０４をエッチングする工程及び非晶質シリコン膜３０４を熱処理する工程をこの順序で行うサイクルを２回繰り返す場合を説明したが、これに限定されない。例えば、上記サイクルを３回以上行ってもよい。上記サイクルの回数は、例えば凹部３０２の形状に応じて定めることができる。例えば、凹部３０２の開口が狭い場合や、凹部３０２が樽型の断面形状を有する場合等、凹部３０２の形状が複雑な場合には、上記サイクルを複数回繰り返すことが好ましい。これにより、凹部３０２にボイドやシームが形成されることを抑制できる。
（第４の実施形態）
図６を参照し、第４の実施形態の成膜方法について説明する。図６は、第４の実施形態の成膜方法を示す工程断面図である。
最初に、表面に凹部４０２が形成された基板４０１を準備する（図６（ａ）参照）。基板４０１及び凹部４０２は、第１の実施形態における基板１０１及び凹部１０２と同様であってよい。また、凹部４０２の表面には、例えばシリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）等の絶縁膜が形成されていてもよい。
続いて、基板４０１にシード層用のシリコン原料ガスを供給して基板４０１の上にシード層４０３を成膜する（図６（ｂ）参照）。シード層４０３を成膜する方法は、第１の実施形態におけるシード層１０３を成膜する方法と同様であってよい。なお、基板４０１の上にシード層４０３を成膜することなく後述の非晶質シリコン膜４０４を成膜してもよい。
続いて、基板４０１にシリコン原料ガスを供給してシード層４０３の上に非晶質シリコン膜４０４を成膜する。非晶質シリコン膜４０４を成膜する方法は、第１の実施形態における非晶質シリコン膜１０４を成膜する方法と同様であってよい。
続いて、基板４０１にハロゲン含有エッチングガスを供給して凹部４０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜４０４をエッチングする（図６（ｃ）参照）。これにより、凹部４０２の上部の開口が拡がる。非晶質シリコン膜４０４をエッチングする方法は、第２の実施形態における非晶質シリコン膜２０４をエッチングする方法と同様であってよい。
続いて、基板４０１を所定温度に加熱して非晶質シリコン膜４０４を熱処理することにより、非晶質シリコン膜４０４を多結晶化させて多結晶シリコン膜４０５を形成する（図６（ｄ）参照）。熱処理の条件は、第１の実施形態の熱処理の条件と同様であってよい。
続いて、多結晶シリコン膜４０５の表面に結晶成長を阻害する阻害層４０６を形成する（図６（ｅ）参照）。阻害層４０６は、例えば多結晶シリコン膜４０５の表面を改質する処理を行うことにより形成される。改質する処理は、例えば基板４０１に酸化剤を供給して多結晶シリコン膜４０５の表面を酸化する処理であってもよく、基板４０１にドーパントを供給して多結晶シリコン膜４０５の表面にドープ層を形成する処理であってもよい。酸化剤としては、例えば酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）等の酸化ガスを利用できる。ドーパントとしては、例えばジボラン（Ｂ２Ｈ６）、ホスフィン（ＰＨ３）等のドーパントガスを利用できる。また、阻害層４０６は、例えば多結晶シリコン膜４０５の表面に結晶成長を阻害する膜を成膜することにより形成されてもよい。結晶成長を阻害する膜を成膜する方法は、例えば前述の非晶質シリコン膜４０４を成膜する工程よりも膜中水素濃度が高くなる条件で多結晶シリコン膜４０５の表面に非晶質シリコン膜を成膜する工程であってよい。例えば、シリコン原料ガスとして非晶質シリコン膜４０４を成膜する工程より多くの水素を含有する高次水素化シリコンガスを用いる。また、非晶質シリコン膜４０４を成膜する工程より低い温度で成膜する方法もある。シリコン原料ガスと同時に水素含有ガスを供給することでも良い。
続いて、基板４０１にシリコン原料ガスを供給して阻害層４０６の上に非晶質シリコン膜４０４を成膜する。非晶質シリコン膜４０４を成膜する方法は、第１の実施形態における非晶質シリコン膜１０４を成膜する方法と同様であってよい。
続いて、基板４０１にハロゲン含有エッチングガスを供給して凹部４０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜４０４をエッチングする（図６（ｆ）参照）。これにより、凹部４０２の上部の開口が広く、凹部４０２の下部が埋め込まれたＶ形状が形成される。非晶質シリコン膜４０４をエッチングする方法は、第２の実施形態における非晶質シリコン膜２０４をエッチングする方法と同様であってよい。
続いて、基板４０１を所定温度に加熱して非晶質シリコン膜４０４を熱処理することにより、非晶質シリコン膜４０４を多結晶化させて多結晶シリコン膜４０５を形成する（図６（ｇ）参照）。熱処理の条件は、第１の実施形態の熱処理の条件と同様であってよい。
続いて、基板４０１にシリコン原料ガスを供給して熱処理により多結晶化した多結晶シリコン膜４０５の上に、凹部４０２を埋め込むように多結晶シリコン膜４０５を成膜する（図６（ｈ）参照）。多結晶シリコン膜４０５を成膜する方法は、第１の実施形態における多結晶シリコン膜１０５を成膜する方法と同様であってよい。
以上に説明した第４の実施形態の成膜方法によれば、凹部４０２に非晶質シリコン膜４０４を成膜し、熱処理して多結晶シリコン膜４０５を形成した後に、凹部４０２に多結晶シリコン膜４０５を成膜して凹部４０２を埋め込む。これにより、非晶質シリコン膜４０４を熱処理する際に凹部４０２が埋め込まれていないため、非晶質シリコン膜４０４が熱処理されることで膜中から水素が脱離して膜収縮が生じても、凹部４０２の幅が縮まる方向にはほとんど力が働かない。そのため、基板４０１の反りを抑制できる。また、凹部４０２に埋め込まれたシリコン膜が多結晶化しているので、例えば後の工程において、基板４０１が高温（例えば７００℃以上）に曝されても、膜中からの水素の脱離は生じにくい。そのため、後の工程における基板４０１の反りを抑制できる。
また、第４の実施形態では、凹部４０２に非晶質シリコン膜４０４を成膜する工程、凹部４０２の上部よりも下部の膜厚が厚くなるように非晶質シリコン膜４０４をエッチングする工程及び非晶質シリコン膜４０４を熱処理する工程をこの順序で２回行う。これにより、凹部４０２に多結晶シリコン膜４０５を埋め込む際に、凹部４０２内にボイドやシームが生じることを特に抑制できる。
また、第４の実施形態では、１回目の非晶質シリコン膜４０４を熱処理する工程と２回目の非晶質シリコン膜４０４を成膜する工程との間に、熱処理により形成された多結晶シリコン膜４０５の表面に結晶成長を阻害する阻害層４０６を形成する工程を行う。これにより、熱処理により形成された多結晶シリコン膜４０５の上であっても容易に非晶質シリコン膜４０４を成膜できる。これにより、エッチングする工程でエッチングするシリコン膜が非晶質であるためラフネス良くエッチングすることができ、その結果、より良好な埋め込みを行うことができる。
なお、上記の例では、非晶質シリコン膜４０４を成膜する工程、非晶質シリコン膜４０４をエッチングする工程及び非晶質シリコン膜４０４を熱処理する工程をこの順序で行うサイクルを２回繰り返す場合を説明したが、これに限定されない。例えば、上記サイクルを３回以上行ってもよい。上記サイクルの回数は、例えば凹部４０２の形状に応じて定めることができる。例えば、凹部４０２の開口が狭い場合や、凹部４０２が樽型の断面形状を有する場合等、凹部４０２の形状が複雑な場合には、上記サイクルを複数回繰り返すことが好ましい。これにより、凹部４０２にボイドやシームが形成されることを抑制できる。
〔熱処理装置〕
上記の成膜方法を実施できる熱処理装置について、多数枚の基板に対して一括で熱処理を行うバッチ式の装置を例に挙げて説明する。但し、熱処理装置は、バッチ式の装置に限定されるものではない。例えば、基板を１枚ずつ処理する枚葉式の装置であってもよい。また、例えば処理容器内の回転テーブルの上に配置した複数のウエハを回転テーブルにより公転させ、原料ガスが供給される領域と、原料ガスと反応する反応ガスが供給される領域とを順番に通過させて基板の上に成膜するセミバッチ式の装置であってもよい。
図７は、一実施形態の成膜方法を実施するための熱処理装置の一例を示す図である。図８は、図７の熱処理装置の処理容器を説明するための図である。
図７に示されるように、熱処理装置１は、処理容器３４と、蓋体３６と、ウエハボート３８と、ガス供給部４０と、排気部４１と、加熱部４２とを有する。
処理容器３４は、ウエハボート３８を収容する処理容器である。ウエハボート３８は、多数枚の半導体ウエハ（以下「ウエハＷ」という。）を所定の間隔で保持する基板保持具である。処理容器３４は、下端が開放された有天井の円筒形状の内管４４と、下端が開放されて内管４４の外側を覆う有天井の円筒形状の外管４６とを有する。内管４４及び外管４６は、石英等の耐熱性材料により形成されており、同軸状に配置されて二重管構造となっている。
内管４４の天井部４４Ａは、例えば平坦になっている。内管４４の一側には、その長手方向（上下方向）に沿ってガス供給管を収容するノズル収容部４８が形成されている。例えば図８に示されるように、内管４４の側壁の一部を外側へ向けて突出させて凸部５０を形成し、凸部５０内をノズル収容部４８として形成している。ノズル収容部４８に対向させて内管４４の反対側の側壁には、その長手方向（上下方向）に沿って幅Ｌ１の矩形状の開口５２が形成されている。
開口５２は、内管４４内のガスを排気できるように形成されたガス排気口である。開口５２の長さは、ウエハボート３８の長さと同じであるか、又は、ウエハボート３８の長さよりも長く上下方向へそれぞれ延びるようにして形成されている。即ち、開口５２の上端は、ウエハボート３８の上端に対応する位置以上の高さに延びて位置され、開口５２の下端は、ウエハボート３８の下端に対応する位置以下の高さに延びて位置されている。具体的には、図７に示されるように、ウエハボート３８の上端と開口５２の上端との間の高さ方向の距離Ｌ２は０ｍｍ～５ｍｍ程度の範囲内である。また、ウエハボート３８の下端と開口５２の下端との間の高さ方向の距離Ｌ３は０ｍｍ～３５０ｍｍ程度の範囲内である。
処理容器３４の下端は、例えばステンレス鋼により形成される円筒形状のマニホールド５４によって支持されている。マニホールド５４の上端にはフランジ部５６が形成されており、フランジ部５６上に外管４６の下端を設置して支持するようになっている。フランジ部５６と外管４６との下端との間にはＯリング等のシール部材５８を介在させて外管４６内を気密状態にしている。
マニホールド５４の上部の内壁には、円環状の支持部６０が設けられており、支持部６０上に内管４４の下端を設置してこれを支持するようになっている。マニホールド５４の下端の開口には、蓋体３６がＯリング等のシール部材６２を介して気密に取り付けられており、処理容器３４の下端の開口、即ち、マニホールド５４の開口を気密に塞ぐようになっている。蓋体３６は、例えばステンレス鋼により形成される。
蓋体３６の中央部には、磁性流体シール部６４を介して回転軸６６が貫通させて設けられている。回転軸６６の下部は、ボートエレベータよりなる昇降部６８のアーム６８Ａに回転自在に支持されている。
回転軸６６の上端には回転プレート７０が設けられており、回転プレート７０上に石英製の保温台７２を介してウエハＷを保持するウエハボート３８が載置されるようになっている。従って、昇降部６８を昇降させることによって蓋体３６とウエハボート３８とは一体として上下動し、ウエハボート３８を処理容器３４内に対して挿脱できるようになっている。
ガス供給部４０は、マニホールド５４に設けられており、内管４４内へ成膜ガス、エッチングガス等の処理ガスや、パージガスを導入する。ガス供給部４０は、複数（例えば３本）の石英製のガス供給管７６，７８，８０を有している。各ガス供給管７６，７８，８０は、内管４４内にその長手方向に沿って設けられると共に、その基端がＬ字状に屈曲されてマニホールド５４を貫通するようにして支持されている。
ガス供給管７６，７８，８０は、図８に示されるように、内管４４のノズル収容部４８内に周方向に沿って一列になるように設置されている。各ガス供給管７６，７８，８０には、その長手方向に沿って所定の間隔で複数のガス孔７６Ａ，７８Ａ，８０Ａが形成されており、各ガス孔７６Ａ，７８Ａ，８０Ａより水平方向に向けて各ガスを放出できるようになっている。所定の間隔は、例えばウエハボート３８に支持されるウエハＷの間隔と同じになるように設定される。また、高さ方向の位置は、各ガス孔７６Ａ，７８Ａ，８０Ａが上下方向に隣り合うウエハＷ間の中間に位置するように設定されており、各ガスをウエハＷ間の空間部に効率的に供給できるようになっている。ガスの種類としては、成膜ガス、エッチングガス、及びパージガスが用いられ、各ガスを流量制御しながら必要に応じて各ガス供給管７６，７８，８０を介して供給できるようになっている。
マニホールド５４の上部の側壁であって、支持部６０の上方には、ガス出口８２が形成されており、内管４４と外管４６との間の空間部８４を介して開口５２より排出される内管４４内のガスを排気できるようになっている。ガス出口８２には、排気部４１が設けられる。排気部４１は、ガス出口８２に接続された排気通路８６を有しており、排気通路８６には、圧力調整弁８８及び真空ポンプ９０が順次介設されて、処理容器３４内を真空引きできるようになっている。
外管４６の外周側には、外管４６を覆うように円筒形状の加熱部４２が設けられている。加熱部４２は、処理容器３４内に収容されるウエハＷを加熱する。
熱処理装置１の全体の動作は、制御部９５により制御される。制御部９５は、例えばコンピュータ等であってよい。また、熱処理装置１の全体の動作を行うコンピュータのプログラムは、記憶媒体９６に記憶されている。記憶媒体９６は、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、フラッシュメモリ、ＤＶＤ等であってよい。
係る熱処理装置１により、表面に凹部を有するウエハＷに半導体膜を埋め込む方法の一例を説明する。まず、昇降部６８により多数枚のウエハＷを保持したウエハボート３８を処理容器３４の内部に搬入し、蓋体３６により処理容器３４の下端の開口を気密に塞ぎ密閉する。続いて、制御部９５により、前述の第１の実施形態から第４の実施形態の成膜方法を実行するように、ガス供給部４０、排気部４１、加熱部４２等の動作が制御される。これにより、ウエハＷの反りを低減しつつ、埋め込み特性が良好な半導体膜を形成できる。
なお、上記の実施形態において、非晶質シリコン膜１０４，２０４，３０４，４０４は非晶質半導体膜の一例であり、多結晶シリコン膜１０５，２０５，３０５，４０５は多結晶半導体膜の一例である。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
上記の実施形態では、基板が半導体基板である場合を例に挙げて説明したが、これに限定されない。例えば、基板はフラットパネルディスプレイ（ＦＰＤ：Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
１ 熱処理装置
３４ 処理容器
４０ ガス供給部
４２ 加熱部
９５ 制御部

Claims (12)

  1. 凹部に非晶質半導体膜を成膜する工程と、
    前記非晶質半導体膜を熱処理して多結晶半導体膜を形成する工程と、
    前記熱処理により形成された前記多結晶半導体膜の上に、多結晶半導体膜を成膜する工程と、
    前記非晶質半導体膜を成膜する工程と前記熱処理する工程との間に行われ、前記凹部の上部よりも下部の膜厚が厚くなるように前記非晶質半導体膜をエッチングする工程と、
    を有する、
    成膜方法。
  2. 前記非晶質半導体膜を成膜する工程は、前記非晶質半導体膜をコンフォーマルに形成する工程である、
    請求項１に記載の成膜方法。
  3. 前記非晶質半導体膜を成膜する工程、前記エッチングする工程及び前記熱処理する工程を複数回繰り返す、
    請求項１又は２に記載の成膜方法。
  4. 前記熱処理により形成された前記多結晶半導体膜の表面に結晶成長を阻害する阻害層を形成する工程を有する、
    請求項３に記載の成膜方法。
  5. 前記阻害層を形成する工程は、前記熱処理により形成された前記多結晶半導体膜の表面を改質する工程である、
    請求項４に記載の成膜方法。
  6. 前記阻害層を形成する工程は、前記熱処理により形成された前記多結晶半導体膜の表面を酸化する工程である、
    請求項４に記載の成膜方法。
  7. 前記阻害層を形成する工程は、前記非晶質半導体膜を成膜する工程よりも膜中水素濃度が高くなる条件で前記熱処理により形成された多結晶半導体膜の表面に膜を形成する工程である、
    請求項４に記載の成膜方法。
  8. 前記非晶質半導体膜を成膜する工程の前に行われ、前記凹部にシード層を形成する工程を有する、
    請求項１乃至７のいずれか一項に記載の成膜方法。
  9. 前記熱処理する工程は、前記非晶質半導体膜を成膜する工程の温度以上で行われる、
    請求項１乃至８のいずれか一項に記載の成膜方法。
  10. 前記熱処理する工程は、前記多結晶半導体膜を成膜する工程と略同じ温度で行われる、
    請求項１乃至８のいずれか一項に記載の成膜方法。
  11. 前記非晶質半導体膜は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）の少なくとも１つを含む膜である、
    請求項１乃至１０のいずれか一項に記載の成膜方法。
  12. 表面に凹部を有する基板を収容する処理容器と、
    前記処理容器内に処理ガスを供給するガス供給部と、
    前記基板を加熱する加熱部と、
    制御部と、
    を備え、
    前記制御部は、
    凹部に非晶質半導体膜を成膜する工程と、
    前記非晶質半導体膜を熱処理して多結晶半導体膜を形成する工程と、
    前記熱処理により形成された前記多結晶半導体膜の上に、多結晶半導体膜を成膜する工程と、
    前記非晶質半導体膜を成膜する工程と前記熱処理する工程との間に行われ、前記凹部の上部よりも下部の膜厚が厚くなるように前記非晶質半導体膜をエッチングする工程と、
    を実行するように前記ガス供給部及び前記加熱部を制御する、
    熱処理装置。
JP2019046357A 2019-03-13 2019-03-13 成膜方法及び熱処理装置 Active JP7213726B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019046357A JP7213726B2 (ja) 2019-03-13 2019-03-13 成膜方法及び熱処理装置
CN202010130587.3A CN111696851B (zh) 2019-03-13 2020-02-28 成膜方法和热处理装置
KR1020200027489A KR102696238B1 (ko) 2019-03-13 2020-03-05 성막 방법 및 열처리 장치
US16/815,682 US11239076B2 (en) 2019-03-13 2020-03-11 Film forming method and heat treatment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046357A JP7213726B2 (ja) 2019-03-13 2019-03-13 成膜方法及び熱処理装置

Publications (2)

Publication Number Publication Date
JP2020150134A JP2020150134A (ja) 2020-09-17
JP7213726B2 true JP7213726B2 (ja) 2023-01-27

Family

ID=72424689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019046357A Active JP7213726B2 (ja) 2019-03-13 2019-03-13 成膜方法及び熱処理装置

Country Status (4)

Country Link
US (1) US11239076B2 (ja)
JP (1) JP7213726B2 (ja)
KR (1) KR102696238B1 (ja)
CN (1) CN111696851B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269462A (ja) 1999-03-19 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2008091917A (ja) 2006-09-29 2008-04-17 Hynix Semiconductor Inc バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法
JP2014229857A (ja) 2013-05-27 2014-12-08 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP2016039315A (ja) 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
JP2018533219A (ja) 2015-10-22 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 共形及び間隙充填型のアモルファスシリコン薄膜の堆積

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6293954A (ja) * 1985-10-21 1987-04-30 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
JPS63313847A (ja) * 1987-06-17 1988-12-21 Hitachi Ltd 半導体装置
JP3192544B2 (ja) * 1994-04-06 2001-07-30 シャープ株式会社 半導体基板の製造方法および半導体装置の製造方法
JP3195157B2 (ja) * 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JP4489201B2 (ja) * 1998-02-18 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20000026143A (ko) * 1998-10-17 2000-05-15 윤종용 다결정실리콘 박막의 형성 방법
KR100412743B1 (ko) * 1999-03-30 2003-12-31 세이코 엡슨 가부시키가이샤 박막 트랜지스터의 제조 방법
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
JP4057215B2 (ja) * 2000-03-07 2008-03-05 三菱電機株式会社 半導体装置の製造方法および液晶表示装置の製造方法
JP2003243303A (ja) * 2002-02-19 2003-08-29 Sharp Corp 半導体装置およびその製造方法
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
US7432141B2 (en) * 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
US20090065816A1 (en) * 2007-09-11 2009-03-12 Applied Materials, Inc. Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
JP5692763B2 (ja) 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5396493B2 (ja) * 2012-01-13 2014-01-22 パナソニック株式会社 固体撮像装置及びその製造方法
JP6247181B2 (ja) * 2014-09-05 2017-12-13 東京エレクトロン株式会社 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
JP6397307B2 (ja) * 2014-10-29 2018-09-26 東京エレクトロン株式会社 凹部を充填する方法
CN104465319B (zh) * 2014-10-30 2017-07-28 深圳市华星光电技术有限公司 低温多晶硅的制作方法及tft基板的制作方法
CN105226066B (zh) * 2015-08-20 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
JP6541591B2 (ja) * 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
JP6559902B2 (ja) * 2016-09-20 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6777624B2 (ja) * 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7018849B2 (ja) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269462A (ja) 1999-03-19 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2008091917A (ja) 2006-09-29 2008-04-17 Hynix Semiconductor Inc バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法
JP2014229857A (ja) 2013-05-27 2014-12-08 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP2016039315A (ja) 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
JP2018533219A (ja) 2015-10-22 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 共形及び間隙充填型のアモルファスシリコン薄膜の堆積

Also Published As

Publication number Publication date
KR20200110195A (ko) 2020-09-23
CN111696851A (zh) 2020-09-22
US20200294800A1 (en) 2020-09-17
CN111696851B (zh) 2024-07-09
JP2020150134A (ja) 2020-09-17
US11239076B2 (en) 2022-02-01
KR102696238B1 (ko) 2024-08-20

Similar Documents

Publication Publication Date Title
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
JP7190875B2 (ja) ポリシリコン膜の形成方法及び成膜装置
CN102237267B (zh) 薄膜的形成方法及成膜装置
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP2011023576A (ja) 半導体装置の製造方法及び基板処理装置
TW202101649A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201828365A (zh) 硬式遮罩及其製造方法
JP7018849B2 (ja) 成膜方法及び成膜装置
JP7213726B2 (ja) 成膜方法及び熱処理装置
US20220301854A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
JP7190880B2 (ja) 半導体膜の形成方法及び成膜装置
JP7341052B2 (ja) 膜形成方法及び膜形成装置
US11410847B2 (en) Film forming method and film forming apparatus
KR102512325B1 (ko) 막 형성 방법 및 기판 처리 장치
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2022095463A (ja) 半導体装置の製造方法及び基板処理装置
KR20200115171A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7213726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150