JP6397307B2 - 凹部を充填する方法 - Google Patents

凹部を充填する方法 Download PDF

Info

Publication number
JP6397307B2
JP6397307B2 JP2014220542A JP2014220542A JP6397307B2 JP 6397307 B2 JP6397307 B2 JP 6397307B2 JP 2014220542 A JP2014220542 A JP 2014220542A JP 2014220542 A JP2014220542 A JP 2014220542A JP 6397307 B2 JP6397307 B2 JP 6397307B2
Authority
JP
Japan
Prior art keywords
gas
thin film
container
pressure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014220542A
Other languages
English (en)
Other versions
JP2016092029A (ja
Inventor
鈴木　大介
大介 鈴木
洋一郎 千葉
洋一郎 千葉
匠 山田
匠 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014220542A priority Critical patent/JP6397307B2/ja
Priority to US14/919,381 priority patent/US9865467B2/en
Priority to TW104135018A priority patent/TWI622125B/zh
Priority to KR1020150149333A priority patent/KR101877102B1/ko
Publication of JP2016092029A publication Critical patent/JP2016092029A/ja
Application granted granted Critical
Publication of JP6397307B2 publication Critical patent/JP6397307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Description

本発明の実施形態は、凹部を充填する方法及び処理装置に関するものである。
半導体装置といったデバイスの製造においては、スルーホール又はコンタクトホールといった凹部内に、シリコンを充填する処理が行われることがある。凹部内に充填されたシリコンは、例えば、電極として利用され得る。このような処理は、例えば、特許文献１に記載されている。
具体的に、特許文献１に記載された処理では、被処理体においてトレンチを画成する壁面上に多結晶シリコン膜が形成される。次いで、多結晶シリコン膜上にアモルファスシリコン膜が形成される。その後、被処理体がアニールされる。特許文献１に記載された処理では、被処理体のアニールにより、アモルファスシリコンをトレンチの底部に向かって移動させ、当該アモルファスシリコンによってトレンチを充填することが意図されている。
特開平１０−５６１５４号公報
上述した凹部は、絶縁膜を貫通し、当該絶縁膜の下地である半導体基板の内部まで延在するように形成されることがある。このような凹部は、絶縁膜及び半導体基板のエッチングによって形成される。本願発明者は、かかる凹部の底部に向けて半導体材料を移動させて、当該半導体材料から半導体基板の結晶に応じたエピタキシャル領域を形成することにより、当該凹部を充填する技術の研究を行っている。
この研究において、本願発明者は、凹部を画成する半導体基板の表面にエッチングによるダメージが加わった領域（以下、「ダメージ領域」という）が形成されることがあり、当該ダメージ領域からエピタキシャル成長を行うことができない結果、凹部にボイドといった空洞が生じ得ることを見出している。
したがって、半導体材料のエピタキシャル成長によって凹部を充填する技術において、ボイドの発生を抑制することが必要となっている。
一態様においては、被処理体の凹部を充填する方法が提供される。被処理体は、半導体基板、及び該半導体基板上に設けられた絶縁膜を有する。凹部は、絶縁膜を貫通して半導体基板の内部まで延在している。この方法は、（ａ）凹部を画成する壁面に沿って半導体材料の第１の薄膜を形成する工程（以下、「第１工程」という）と、（ｂ）被処理体を第１の圧力に設定された容器内においてアニールすることにより、第１の薄膜を移動させず、該第１の薄膜の半導体材料から、凹部を画成する半導体基板の面に沿って半導体基板の結晶に応じたエピタキシャル領域を形成する工程（以下、「第２工程」という）と、（ｃ）凹部を画成する壁面に沿って半導体材料の第２の薄膜を形成する工程（以下、「第３工程」という）と、（ｄ）被処理体を第１の圧力よりも低い第２の圧力に設定された容器内においてアニールすることにより、凹部の底に向けて移動させた第２の薄膜の半導体材料から、エピタキシャル領域を更に形成する工程（以下、「第４工程」という）と、を含む。
一実施形態において、第１の圧力は１Ｔｏｒｒ（１３３．３Ｐａ）より高い圧力であり、第２の圧力は、１Ｔｏｒｒ（１３３．３Ｐａ）以下の圧力であり得る。また、一実施形態において、第３工程及び第４工程を含むシーケンスが繰り返し実行されてもよい。また、一実施形態において、第１の薄膜を構成する半導体材料及び第２の薄膜を構成する半導体材料は、シリコン、ゲルマニウム、又はシリコンゲルマニウムであってもよい。また、一実施形態において、第１の薄膜及び第２の薄膜は、アモルファス半導体膜、例えば、アモルファス状態のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であり、半導体基板は、単結晶半導体基板又は多結晶半導体基板、例えば、単結晶シリコン基板又は多結晶シリコン基板であってもよい。また、一実施形態においては、第１の薄膜及び第２の薄膜は、多結晶半導体膜、例えば、多結晶のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であり、半導体基板は、単結晶半導体基板、例えば、単結晶シリコン基板であってもよい。
上記方法によれば、第２工程のアニールの実行時に、第１の薄膜を構成する半導体材料が、実質的に移動せずに、結晶化する。したがって、ダメージ領域の有無に依存せずに、凹部を画成する壁面に沿ってエピタキシャル領域が形成される。その結果、凹部に充填されたエピタキシャル領域に空洞が発生することが抑制される。
一実施形態の方法は、第１工程の前及び／又は第３工程の前に、アモルファス半導体層であるライナー層を形成する工程を更に含んでいてもよい。この実施形態では、ライナー層により、第１の薄膜及び／又は第２の薄膜と、下地との間の応力差が緩和される。また、ライナー層が不純物（ドーパント）を含有している場合には、比較的平坦な表面が提供される。また、不純物を含有するライナー層は、低温での成長が可能であるので、被処理体に加わる熱履歴を低減させて、当該ライナー層の応力を低減させることが可能である。したがって、この実施形態の方法によれば、半導体材料の凝集に起因する空洞の発生を抑制することが可能となる。また、ライナー層がアンドープの層であり、第１の薄膜及び／又は第２の薄膜が不純物（ドーパント）を含有する場合には、アニールによるマイグレーションを抑制することが可能である。
一実施形態の方法は、ライナー層を形成する前記工程の前に、アミノシラン系ガス又は高次シランガスからシード層を形成する工程を更に含んでいてもよい。この実施形態では、シード層は凹部を画成する壁面上に形成され、ライナー層はシード層上に形成される。このシード層により、ライナー層とその下地の間の界面における表面エネルギーが低減される。これにより、ライナー層の平坦性が更に向上される。
一実施形態の方法は、第２工程と第３工程との間に、第１の薄膜をエッチングする工程を更に含んでいてもよい。この実施形態によれば、エピタキシャル成長に寄与せずに残された第１の薄膜が、第２工程の実行後、第３工程の実行前に除去される。また、一実施形態の方法は、第４工程の後に、第２の薄膜をエッチングする工程を更に含んでいてもよい。この実施形態によれば、エピタキシャル成長に寄与せずに残された第２の薄膜が、第４の工程の実行後に除去される。この実施形態では、第２の薄膜のエッチング後に第３の工程及び第４の工程が更に実行され得る。
別の一態様においては、上述した方法の実施に用いることが可能な処理装置が提供される。この処理装置は、ガス供給部、加熱装置、排気装置、及び、制御部を備える。ガス供給部は、半導体材料の第１の薄膜を形成するための第１のガス、半導体材料の第２の薄膜を形成するための第２のガスを前記容器内に供給するよう構成されている。加熱装置は、容器内の空間を加熱するよう構成されている。排気装置は、容器内の空間を減圧するよう構成されている。制御部は、ガス供給部、加熱装置、及び排気装置を制御するよう構成されている。制御部は、ガス供給部に第１のガスを容器内に供給させる第１の制御を実行し、第１の制御の実行後に、排気装置に容器内の空間の圧力を第１の圧力に設定させ、且つ、加熱装置に容器内の空間を加熱させる第２の制御を実行し、第２の制御の実行後に、ガス供給部に第２のガスを容器内に供給させる第３の制御を実行し、第３の制御の実行後に、排気装置に容器内の空間の圧力を第１の圧力よりも低い第２の圧力に設定させ、且つ、加熱装置に容器内の空間を加熱させる第４の制御を実行する。
一実施形態において、第１の圧力は１Ｔｏｒｒ（１３３．３Ｐａ）より高い圧力であり、第２の圧力は１Ｔｏｒｒ（１３３．３Ｐａ）以下の圧力であり得る。一実施形態において、制御部は、第３の制御及び第４の制御を含むシーケンスを繰り返し実行してもよい。また、一実施形態においては、第１のガス及び第２のガスは、シリコン含有ガス、ゲルマン含有ガス、及びこれらの双方を含むガスであってもよい。
一実施形態において、ガス供給部は、アモルファス半導体層を形成するための第３のガスを前記容器内に更に供給するよう構成されていてもよく、制御部は、第１の制御及び／又は第３の制御を実行する前に、ガス供給部に第３のガスを容器内に供給させる第５の制御を更に実行してもよい。
一実施形態において、ガス供給部は、アミノシラン系ガス又は高次シランガスを前記容器内に更に供給するよう構成されていてもよく、制御部は、第５の制御の実行前に、ガス供給部にアミノシラン系ガス又は高次シランガスを容器内に供給させる第６の制御を更に実行してもよい。
一実施形態において、ガス供給部は、第１の薄膜をエッチングするための第４のガスを容器内に更に供給するよう構成されていてもよく、制御部は、第２の制御の実行と第３の制御の実行との間に、ガス供給部に第４のガスを容器内に供給させる第７の制御を更に実行してもよい。なお、第４のガスは、ハロゲンガス、又は、ハロゲン元素を含むガスであり得る。
一実施形態においては、ガス供給部は、第２の薄膜をエッチングするための第５のガスを容器内に更に供給するよう構成されていてもよく、制御部は、第４の制御の実行の後に、ガス供給部に第５のガスを容器内に供給させる第８の制御を更に実行してもよい。なお、第４のガスは、ハロゲンガス、又は、ハロゲン元素を含むガスであり得る。
以上説明したように、半導体材料のエピタキシャル成長によって凹部を充填する技術において、ボイドの発生を抑制することが可能となる。
一実施形態に係る凹部を充填する方法を示す流れ図である。 図１に示す方法の実施前の初期状態、及び、当該方法の各工程の実行後の被処理体を例示する断面図である。 図１に示す方法の各工程の実行後の被処理体を例示する断面図である。 図１に示す方法の各工程の実行後の被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能な処理装置を概略的に示す図である。 図５に示す処理装置の制御部の構成を示す例示的な図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る凹部を充填する方法を示す流れ図である。また、図２は、図１に示す方法の実施前の初期状態、及び、当該方法の各工程の実行後の被処理体を例示する断面図であり、図３及び図４は、図１に示す方法の各工程の実行後の被処理体を例示する断面図である。図１に示す方法ＭＴは、被処理体の凹部内において半導体材料をエピタキシャル成長させることによって、当該凹部を充填するものである。
方法ＭＴの適用前の初期状態において、被処理体（以下、「ウエハＷ」ということがある）は、図２の（ａ）に示す構成を有している。即ち、ウエハＷは、半導体基板ＳＢ、及び絶縁膜ＩＦを有している。半導体基板ＳＢは、単結晶半導体基板、又は多結晶半導体基板であり、例えば、単結晶シリコン基板、又は多結晶シリコン基板である。絶縁膜ＩＦは、半導体基板ＳＢ上に設けられている。絶縁膜ＩＦは、例えば、酸化シリコン（ＳｉＯ２）、又は窒化シリコン（Ｓｉ３Ｎ４）から構成されている。
ウエハＷには、トレンチ又はホールといった凹部ＤＲが形成されている。凹部ＤＲは、絶縁膜ＩＦを膜厚方向に貫通しており、更に半導体基板ＳＢの内部まで延在している。凹部ＤＲは、例えば、２００ｎｍの深さ、４０ｎｍ〜５０ｎｍの幅を有し得る。この凹部ＤＲは、絶縁膜ＩＦ上にマスクを形成し、当該絶縁膜ＩＦ及び半導体基板ＳＢをエッチングすることによって、形成することができる。かかるエッチングによって、半導体基板ＳＢの凹部ＤＲを画成する面ＤＳには、ダメージを有する領域、即ちダメージ領域が発生し得る。なお、ダメージ領域は、面ＤＳにおける他の領域とは異なる状態を有する領域であり、例えば、エッチングガスに含まれる成分（例えば、カーボン）が除去されずに残されることによって形成され得る。
図２の（ａ）に示すウエハに対して、方法ＭＴでは、工程ＳＴ３、工程ＳＴ４、工程ＳＴ８及び工程ＳＴ９が実行される。また、一実施形態では、工程ＳＴ８及び工程ＳＴ９を含むシーケンスＳＱが繰り返されてもよい。また、一実施形態では、工程ＳＴ１、工程ＳＴ２、工程ＳＴ５、工程ＳＴ６、工程ＳＴ７、及び工程ＳＴ１０のうち一以上の工程が実行されてもよい。これら工程ＳＴ６、工程ＳＴ７、工程ＳＴ１０はシーケンスＳＱに含まれる。
ここで、方法ＭＴの実施に用いることが可能な処理装置の実施形態について説明する。図５は、図１に示す方法の実施に用いることが可能な処理装置を概略的に示す図である。図５に示す処理装置１０は、容器１２を備えている。容器１２は、略円筒形状を有する反応管であり、当該容器１２の長手方向は垂直方向に向いている。容器１２は、二重管構造を有しており、内管１４及び外管１６を含んでいる。内管１４及び外管１６は、耐熱性及び耐腐食性に優れた材料、例えば、石英により形成されている。
内管１４は、略円筒形状を有しており、上端及び下端を含んでいる。内管１４の上端及び下端は開放されている。外管１６は、当該内管１４を覆うように当該内管１４と略同軸に設けられている。外管１６と内管１４との間には一定の間隔が設けられている。外管１６の上端は閉塞されており、当該外管１６の下端は開放されている。
外管１６の下方には、マニホールド１８が設けられている。マニホールド１８は、筒状に形成されており、例えば、ステンレス鋼（ＳＵＳ）から構成されている。マニホールド１８は、外管１６の下端と気密に接続されている。また、マニホールド１８の内壁には、支持リング２０が一体に形成されている。支持リング２０は、マニホールド１８の内壁から内側に突出している。この支持リング２０は、内管１４を支持している。
マニホールド１８の下方には、蓋体２２が設けられている。蓋体２２は、ボートエレベータ２４に接続されており、当該ボートエレベータによって上下動可能に構成されている。ボートエレベータ２４によって蓋体２２が上昇すると、マニホールド１８の下方側（即ち、炉口部分）が閉鎖される。一方、ボートエレベータ２４によって蓋体２２が下降すると、マニホールド１８の下方側（即ち、炉口部分）が開口される。
蓋体２２上には、ウエハボート２６が載置されている。ウエハボート２６は、例えば、石英から構成される。ウエハボート２６は、複数のウエハＷを垂直方向に所定の間隔をおいて支持するよう構成されている。
容器１２の周囲には、当該容器１２を取り囲むように、断熱体２８が設けられている。断熱体２８の内壁面には、ヒータ３０（加熱装置）が設けられている。ヒータ３０は、例えば、抵抗発熱体から構成されている。このヒータ３０により、容器１２の内部の空間が所定の温度に加熱される。これにより、ウエハＷが加熱される。
マニホールド１８の側面には、一以上のガス導入管３２が接続されている。ガス導入管３２は、例えば、支持リング２０より下方においてマニホールド１８の側面に接続されている。このガス導入管３２によって構成されるガスラインは、容器１２の内部に連通している。
ガス導入管３２には、ガス供給部ＧＦが接続されている。ガス供給部ＧＦは、一実施形態においては、ガスソースＧＳ１，ＧＳ２，ＧＳ３，ＧＳ４，ＧＳ５，ＧＳ６、バルブＶ１１，Ｖ２１，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２，Ｖ５１，Ｖ５２、Ｖ６１，Ｖ６２、及び、マスフローコントローラといった流量制御器ＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４，ＦＣ５、ＦＣ６を含んでいる。ガスソースＧＳ１は、バルブＶ１１、流量制御器ＦＣ１、及びバルブＶ１２を介して、ガス導入管３２に接続されている。ガスソースＧＳ２は、バルブＶ２１、流量制御器ＦＣ２、及びバルブＶ２２を介して、ガス導入管３２に接続されている。ガスソースＧＳ３は、バルブＶ３１、流量制御器ＦＣ３、及びバルブＶ３２を介して、ガス導入管３２に接続されている。ガスソースＧＳ４は、バルブＶ４１、流量制御器ＦＣ４、及びバルブＶ４２を介して、ガス導入管３２に接続されている。ガスソースＧＳ５は、バルブＶ５１、流量制御器ＦＣ５、及びバルブＶ５２を介して、ガス導入管３２に接続されている。ガスソースＧＳ６は、バルブＶ６１、流量制御器ＦＣ６、及びバルブＶ６２を介して、ガス導入管３２に接続されている。
ガスソースＧＳ１は、シード層を形成するための原料ガスのソースである。ガスソースＧＳ１は、例えば、アミノシラン系ガスのソースであることができる。アミノシラン系ガスとしては、例えば、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＴＤＭＡＳ（トリジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）を用いることが可能である。また、アミノシラン系ガスとして、アミノジシランガスを用いることが可能である。例えば、アミノシラン系ガスとして、ジイソプロピルアミノジシラン（Ｓｉ２Ｈ５Ｎ（ｉＰｒ）２）ジイソプロピルアミノトリシラン（Ｓｉ３Ｈ７Ｎ（ｉＰｒ）２）、ジイソプロピルアミノジクロロシラン（Ｓｉ２Ｈ４ＣｌＮ（ｉＰｒ）２）、ジイソプロピルアミノトリクロロシラン（Ｓｉ３Ｈ６ＣｌＮ（ｉＰｒ）２）といったガスを用いることも可能である。なお、ガスソースＧＳ１は、ジシランガス、トリシランガス、テトラシランガスといった高次シランガスのソースであってもよい。
ガスソースＧＳ２は、後述する工程ＳＴ２及び工程ＳＴ７において利用される第３のガスに含まれる原料ガスのソースである。また、ガスソースＧＳ２は、工程ＳＴ３において利用される第１のガス、及び工程ＳＴ８において利用される第２のガスに含まれる原料ガスのソースである。ガスソースＧＳ２は、シリコン含有ガス、ゲルマン含有ガス、又は、シリコン含有ガスとゲルマン含有ガスの混合ガスのソースであり得る。具体的には、ガスソースＧＳ２は、工程ＳＴ２、工程ＳＴ３、工程ＳＴ７、及び工程ＳＴ８において形成されるライナー層及び薄膜がシリコンから構成される場合には、シリコン含有ガスのソースである。シリコン含有ガスは、モノシランガス、ジシランガス、又は上述のアミノシラン系ガスであり得る。また、工程ＳＴ２、工程ＳＴ３、工程ＳＴ７、及び工程ＳＴ８において形成されるライナー層及び薄膜がゲルマニウムから構成される場合には、ガスソースＧＳ２は、モノゲルマンといったゲルマン含有ガスのソースである。また、工程ＳＴ２、工程ＳＴ３、工程ＳＴ７、及び工程ＳＴ８において形成されるライナー層及び薄膜がシリコンゲルマニウムから構成される場合には、ガスソースＧＳ２は、上述したシリコン含有ガス及びゲルマン含有ガスの混合ガスのソースであり得る。
ガスソースＧＳ３は、不純物源のガスのソースである。不純物としては、例えば、ヒ素（Ａｓ）、ボロン（Ｂ）、又は、Ｐ（リン）が例示される。不純物源のガスとしては、例えば、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、又はアルシン（ＡｓＨ３）が用いられ得る。
ガスソースＧＳ４は、添加ガスのソースである。このような添加ガスとしては、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、又はＮＨ３ガスが例示される。なお、添加ガスには、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、及びＮＨ３ガスのうち一以上のガスを用いることが可能である。
ガスソースＧＳ５は、アニールにおいて用いられ得る不活性ガスのソースである。このような不活性ガスとしては、水素ガス（Ｈ２ガス）又は窒素ガス（Ｎ２ガス）等が例示され得る。
ガスソースＧＳ６は、工程ＳＴ５において用いられる第４のガス、及び工程ＳＴ１０において用いられる第５のガスに含まれるエッチングガスのソースである。このようなエッチングガスとしては、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及び、ＨＢｒのうち一種以上を含有するガスを用いることが可能である。なお、エッチングガスには、絶縁膜ＩＦ及びエピタキシャル領域に対して、後述するシード層、ライナー層、第１の薄膜、及び第２の薄膜を選択的にエッチングすることが可能なガスであれば、任意のガスを用いることが可能である。
図５に示すように、マニホールド１８の側面には容器１２内のガスを排気するための排気口３４が設けられている。排気口３４は、支持リング２０より上方に設けられており、容器１２内の内管１４と外管１６との間に形成された空間に連通している。よって、内管１４で発生した排ガス等は、内管１４と外管１６との間の空間を通って排気口３４に流れるようになっている。
また、マニホールド１８には、パージガス供給管３６が接続されている。パージガス供給管３６は、排気口３４の下方において、マニホールド１８に接続されている。パージガス供給管３６には、パージガス供給源が接続されており、パージガス供給源からパージガス供給管３６を介してパージガス、例えば、窒素ガスが容器１２内に供給される。
排気口３４には、排気管３８が気密に接続されている。排気管３８には、その上流側から、バルブ４０、及び、真空ポンプといった排気装置４２が介設されている。バルブ４０は、排気管３８の開度を調整して、容器１２内の圧力を所定の圧力に制御する。排気装置４２は、排気管３８を介して容器１２内のガスを排気するとともに、容器１２内の圧力を調整する。なお、排気管３８には、トラップ、スクラバー等が介設されていてもよく、処理装置１０は、容器１２から排気された排ガスを、無害化した後、当該処理装置１０外に排気するように構成されていてもよい。
また、処理装置１０は、当該処理装置１０の各部の制御を実行する制御部１００を備えている。図６に制御部１００の構成を示す。図６に示すように、制御部１００は、主制御部１１０を備えている。主制御部１１０には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、流量制御部１２５、バルブ制御部１２６等が接続されている。
操作パネル１２１は、表示画面及び操作ボタンを備え、オペレータの操作指示を主制御部１１０に伝達する。また、操作パネル１２１は、主制御部１１０からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、容器１２内、ガス導入管３２内、排気管３８内等の各部の温度を測定し、その測定値を主制御部１１０に通知する。圧力計（群）１２３は、容器１２内、ガス導入管３２内、排気管３８内等の各部の圧力を測定し、その測定値を主制御部１１０に通知する。
ヒータコントローラ１２４は、ヒータ３０を個別に制御するためのものであり、主制御部１１０からの指示に応答して、ヒータ３０に通電して当該ヒータ３０を加熱する。また、ヒータコントローラ１２４は、ヒータ３０の消費電力を個別に測定して、主制御部１１０に通知する。
流量制御部１２５は、ガス供給部ＧＦの流量制御器ＦＣ１〜ＦＣ６を制御して、ガス導入管３２に流すガスの流量を主制御部１１０から指示された量に設定する。また、流量制御部１２５は、実際に流れたガスの流量を測定して、主制御部１１０に通知する。バルブ制御部１２６は、各バルブの開度を主制御部１１０から指示された値に制御する。
主制御部１１０は、レシピ記憶部１１１と、ＲＯＭ１１２と、ＲＡＭ１１３と、Ｉ／Ｏポート１１４と、ＣＰＵ１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。処理装置１０の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行うプロセス毎に用意されるレシピであり、例えば容器１２へのウエハＷのロードから、処理済みのウエハＷをアンロードするまでの、各部の温度の変化、容器１２内の圧力変化、ガスの供給の開始及び停止のタイミングと供給量等を規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。ＲＡＭ１１３は、ＣＰＵ１１５のワークエリア等として機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、流量制御部１２５、バルブ制御部１２６等に接続され、データや信号の入出力を制御する。
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ)１１５は、主制御部１１０の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、処理装置１０の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、流量制御部１２５等に容器１２内、ガス導入管３２内、及び、排気管３８内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、流量制御部１２５、バルブ制御部１２６等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。バス１１６は、各部の間で情報を伝達する。
以下、このような処理装置１０を用いて実施することが可能な上述の方法ＭＴを、再び図１〜図４を参照して説明する。
一実施形態の方法ＭＴでは、まず、図１に示すように、工程ＳＴ１が実行される。工程ＳＴ１では、シード層ＳＦが形成される。シード層ＳＦは、図２の（ｂ）に示すように、凹部ＤＲを画成する壁面上に形成される。シード層ＳＦは、凹部ＤＲを閉塞しないよう、例えば、０．１ｎｍの厚さで形成される。シード層ＳＦが形成される壁面は、凹部ＤＲを側方から画成する側壁面ＳＷ、及び、凹部ＤＲを下方から画成する底面ＢＷを含む。また、工程ＳＴ１では、絶縁膜ＩＦの上面ＴＷ上にもシード層ＳＦが形成される。
工程ＳＴ１では、シード層ＳＦの形成のために、ウエハＷを収容した容器内にアミノシラン系ガス又は高次シランガスといった原料ガスが所定の流量で供給され、当該容器内の圧力が所定の圧力に設定され、また、当該容器内の温度が所定の温度に設定される。工程ＳＴ１では、原料ガスの流量は、例えば、１０ｓｃｃｍ〜５００ｓｃｃｍの範囲内の流量に設定される。また、容器内の圧力は、例えば、０．１Ｔｏｒｒ（１３．３３Ｐａ）〜１０Ｔｏｒｒ（１３３３Ｐａ）の範囲内の圧力に設定される。また、容器内の温度は、例えば、３００℃〜６００℃の範囲内の温度に設定される。
この工程ＳＴ１を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第６の制御）を実行する。即ち、この制御において、制御部１００は、ガスソースＧＳ１から容器１２内に所定流量の原料ガスが供給されるよう、バルブＶ１１、流量制御器ＦＣ１、バルブＶ１２を制御し、容器１２内の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。
なお、シード層ＳＦは、アミノシラン系ガス又は高次シランガスから形成される単層に限定されるものではない。例えば、シード層ＳＦは、アミノシラン系ガスの吸着又は堆積によるシリコンを含む第１層の形成後、当該第１層上にシリコンを含む第２層を高次シランガスを用いて形成することにより、作成されてもよい。
続く、工程ＳＴ２では、図２の（ｃ）に示すように、ライナー層ＬＦが形成される。ライナー層ＬＦは、アモルファス半導体層であり、例えば、アモルファス状態のシリコン層、ゲルマニウム層、又はシリコンゲルマニウム層である。ライナー層ＬＦは、側壁面ＳＷ、底面ＢＷ、及び、上面ＴＷに沿って形成される。また、ライナー層ＬＦは、凹部ＤＲを閉塞しないよう、例えば、０．５ｎｍ〜１０ｎｍの厚さで形成される。一実施形態において、ライナー層ＬＦは、不純物を含有していてもよい。不純物は、例えば、Ｂ、Ｐ、Ａｓといった原子である。また、一実施形態において、ライナー層ＬＦは、アンドープのアモルファス半導体層であってもよい。なお、図２の（ｃ）では、ライナー層ＬＦはシード層ＳＦ上に形成されているが、当該ライナー層ＬＦは、側壁面ＳＷ、底面ＢＷ、及び上面ＴＷ上に直接形成されてもよい。即ち、工程ＳＴ１は方法ＭＴから省かれてもよい。
工程ＳＴ２では、ウエハＷを収容した容器内に第３のガスが供給される。第３のガスは、原料ガス、即ち、上述したシリコン含有ガス、ゲルマン含有ガス、又は、シリコン含有ガスとゲルマン含有ガスの混合ガスを含む。この原料ガスは、例えば、５０ｓｃｃｍ〜５０００ｓｃｃｍの流量で容器内に供給される。また、工程ＳＴ２では、容器内の圧力が所定の圧力に設定され、当該容器内の温度が所定の温度に設定される。容器内の圧力は、例えば、０．１Ｔｏｒｒ（１３．３３Ｐａ）〜１０Ｔｏｒｒ（１３３３Ｐａ）の範囲内の圧力に設定され、容器内の温度は、例えば、３００℃〜６００℃の範囲内の温度に設定される。
一実施形態では、第３のガスは、不純物源のガスを更に含んでいてもよい。不純物源のガスは、例えば、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、又はアルシン（ＡｓＨ３）である。不純物源のガスは、例えば、１ｓｃｃｍ〜１０００ｓｃｃｍの範囲内の流量で容器内に供給される。
なお、第３のガスは、添加ガスを更に含んでいてもよい。添加ガスは、例えば、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、及びＮＨ３ガスのうち一以上のガスを含み得る。工程ＳＴ２では、添加ガスの流量は、例えば、５ｓｃｃｍ〜１０００ｓｃｃｍの範囲内の流量に設定される。
この工程ＳＴ２を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第５の制御）を実行する。即ち、この制御において、制御部１００は、ガスソースＧＳ２から容器１２内に所定流量の原料ガスが供給されるよう、バルブＶ２１、流量制御器ＦＣ２、バルブＶ２２を制御し、容器１２内の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。また、第３のガスが不純物源のガスを更に含む場合には、制御部１００は、ガスソースＧＳ３から容器１２内に所定流量の不純物源のガスが供給されるよう、バルブＶ３１、流量制御器ＦＣ３、バルブＶ３２を制御する。また、第３のガスが添加ガスを更に含む場合には、制御部１００は、ガスソースＧＳ４から容器１２内に所定流量の添加ガスが供給されるよう、バルブＶ４１、流量制御器ＦＣ４、バルブＶ４２を制御する。
続く工程ＳＴ３では、図３の（ａ）に示すように、第１の薄膜ＴＦ１が形成される。第１の薄膜ＴＦ１は、半導体基板ＳＢが単結晶半導体基板である場合には、多結晶半導体層又はアモルファス半導体層であり、半導体基板ＳＢが多結晶半導体基板である場合には、アモルファス半導体層である。第１の薄膜ＴＦ１は、凹部ＤＲを閉塞しないように、凹部ＤＲを画成する壁面に沿って形成される。例えば、第１の薄膜ＴＦ１は、側壁面ＳＷ、底面ＢＷ、及び、上面ＴＷに沿って形成される。一実施形態においては、第１の薄膜ＴＦ１は、ライナー層ＬＦ上に形成されるが、別の実施形態においては、第１の薄膜ＴＦ１は、側壁面ＳＷ、底面ＢＷ、及び、上面ＴＷ上に直接的に形成されてもよい。即ち、方法ＭＴから、工程ＳＴ１及び工程ＳＴ２が省かれてもよい。第１の薄膜ＴＦ１の膜厚は、例えば、１２．５ｎｍの膜厚に設定される。また、一実施形態において、第１の薄膜ＴＦ１は、不純物を含有していてもよい。第１の薄膜ＴＦ１に含有させ得る不純物としては、ライナー層ＬＦが含有する不純物と同様の不純物を用いることができる。
工程ＳＴ３では、第１の薄膜ＴＦ１の形成のために、ウエハＷを収容した容器内に第１のガスが供給される。第１のガスは、原料ガス、即ち、上述したシリコン含有ガス、ゲルマン含有ガス、又は、シリコン含有ガスとゲルマン含有ガスの混合ガスを含む。また、工程ＳＴ３では、容器内の圧力が所定の圧力に設定され、また、当該容器内の温度が所定の温度に設定される。工程ＳＴ３では、原料ガスは、例えば、５０ｓｃｃｍ〜５０００ｓｃｃｍの範囲内の流量で容器内に供給される。また、工程ＳＴ３では、容器内の圧力は、例えば、０．１Ｔｏｒｒ（１３．３３Ｐａ）〜１０Ｔｏｒｒ（１３３３Ｐａ）の範囲内の圧力に設定され、容器内の温度は、例えば、３００℃〜７００℃の範囲内の温度に設定される。また、第１の薄膜ＴＦ１に不純物を含有させる場合には、工程ＳＴ３に用いられる第１のガス中の不純物源のガスの流量は、５ｓｃｃｍ〜１０００ｓｃｃｍの範囲内の流量に設定される。
なお、第１のガスは、添加ガスを更に含んでいてもよい。添加ガスは、例えば、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、及びＮＨ３ガスのうち一以上のガスを含み得る。工程ＳＴ３では、添加ガスの流量は、例えば、５ｓｃｃｍ〜１０００ｓｃｃｍの範囲内の流量に設定される。
この工程ＳＴ３を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第１の制御）を実行する。この制御において、制御部１００は、ガスソースＧＳ２から容器１２内に所定流量の原料ガスが供給されるよう、バルブＶ２１、流量制御器ＦＣ２、バルブＶ２２を制御し、容器１２内の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。なお、第１の薄膜ＴＦ１に不純物を含有させる場合には、制御部１００は、ガスソースＧＳ３から容器１２内に所定流量の不純物源のガスが供給されるよう、バルブＶ３１、流量制御器ＦＣ３、バルブＶ３２を制御することができる。また、工程ＳＴ３において、添加ガスを更に用いる場合には、制御部１００は、ガスソースＧＳ４から容器１２内に所定流量の添加ガスが供給されるよう、バルブＶ４１、流量制御器ＦＣ４、バルブＶ４２を制御することができる。
続く工程ＳＴ４では、図３の（ｂ）に示すように、第１の薄膜ＴＦ１の一部分からエピタキシャル領域ＥＰＲが形成される。具体的には、第１の薄膜ＴＦ１を実質的に移動させずに、第１の薄膜ＴＦ１の半導体材料から半導体基板ＳＢの結晶に応じたエピタキシャル領域ＥＰＲが形成される。即ち、第１の薄膜ＴＦ１の半導体材料から、半導体基板ＳＢの結晶構造と同じ結晶構造を有するエピタキシャル領域ＥＰＲが形成される。このエピタキシャル領域ＥＰＲは、凹部ＤＲを画成する半導体基板ＳＢの面に沿って延在する。このエピタキシャル領域ＥＰＲの形成のために、工程ＳＴ４では、第１の圧力に設定された容器内においてウエハＷがアニールされる。
具体的には、工程ＳＴ４において、ウエハＷを収容した容器内の温度が所定温度に設定される。例えば、容器内の温度は３００〜６００℃の範囲内の温度に設定される。また、工程ＳＴ４では、容器内の圧力が第１の圧力に設定される。第１の圧力は、１Ｔｏｒｒ（１３３．３Ｐａ）より高い圧力である。また、第１の圧力は、７６０Ｔｏｒｒ（１０１３００Ｐａ）以下の圧力であり得る。なお、工程ＳＴ４においては、水素ガス又は窒素ガス等の不活性ガスが容器内に供給されてもよい。
この工程ＳＴ４を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第２の制御）を実行する。即ち、この制御において、制御部１００は、容器１２内の圧力が第１の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。また、不活性ガスを用いる場合には、制御部１００は、ガスソースＧＳ５から容器１２内に所定流量の不活性ガスが供給されるよう、バルブＶ５１、流量制御器ＦＣ５、バルブＶ５２を制御する。
続く工程ＳＴ５では、エピタキシャル領域ＥＰＲを構成せずに残された第１の薄膜ＴＦ１の残部がエッチングされる。工程ＳＴ５では、ウエハＷを収容した容器内に第４のガスが所定の流量で供給される。この第４のガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及び、ＨＢｒのうち一種以上を含有し得る。第４のガスの流量は、例えば、１０ｓｃｃｍ〜５０００ｓｃｃｍの範囲内の流量である。また、工程ＳＴ５では、容器内の圧力が所定の圧力に設定され、容器内の温度が所定の温度に設定される。工程ＳＴ５における容器内の圧力は、例えば、１×１０−１０Ｔｏｒｒ（１．３３３×１０−７Ｐａ）〜１００Ｔｏｒｒ（１３３．３×１０２Ｐａ）の範囲内の圧力であり、工程ＳＴ５における容器内の温度は、例えば、２００℃〜７００℃の範囲内の温度である。上述した第４のガスによる第１の薄膜ＴＦ１のエッチングレートは、当該第４のガスによるエピタキシャル領域ＥＰＲのエッチングレートよりも高い。したがって、工程ＳＴ５の結果、図３の（ｃ）に示すように、エピタキシャル領域ＥＰＲを残したまま、第１の薄膜ＴＦ１を除去することが可能となる。なお、シード層ＳＦ及びライナー層ＬＦが設けられている場合には、工程ＳＴ５により、シード層ＳＦ及びライナー層ＬＦも除去される。
この工程ＳＴ５を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第７の制御）を実行する。この制御において、制御部１００は、ガスソースＧＳ６から容器１２内に所定流量の第４のガスが供給されるよう、バルブＶ６１、流量制御器ＦＣ６、バルブＶ６２を制御し、容器１２内の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。
続く工程ＳＴ６では、シード層ＳＦが更に形成される。工程ＳＴ６におけるシード層ＳＦの形成のための処理は、工程ＳＴ１におけるシード層ＳＦの形成のための処理と同様の処理である。続く工程ＳＴ７では、ライナー層ＬＦが更に形成される。工程ＳＴ７におけるライナー層ＬＦの形成のための処理は、工程ＳＴ２におけるライナー層ＬＦの形成のための処理と同様の処理である。
続く工程ＳＴ８では、第２の薄膜ＴＦ２が形成される。第２の薄膜ＴＦ２は、凹部ＤＲを閉塞しないよう、当該凹部ＤＲを画成する面に沿って形成される。この工程ＳＴ８における第２の薄膜ＴＦ２の形成のための処理は、工程ＳＴ３における第１の薄膜ＴＦ１の形成のための処理と同様の処理であり、当該工程ＳＴ８では、第１のガスと同様の第２のガスが用いられる。また、工程ＳＴ８を処理装置１０を用いて実行する場合には、上述した第１の制御と同様の第３の制御が、制御部１００によって実行される。
これら工程ＳＴ６、工程ＳＴ７、及び工程ＳＴ８の実行により、図４の（ａ）に示すように、凹部ＤＲを画成する壁面上、及び、絶縁膜ＩＦの上面上にシード層ＳＦ、ライナー層ＬＦ、及び第２の薄膜ＴＦ２が順に形成される。ここでは、凹部ＤＲを画成する壁面は、凹部ＤＲを画成する側壁面、及びエピタキシャル領域ＥＰＲの表面を含む。なお、工程ＳＴ６及び工程ＳＴ７のうち一方、又は双方が、方法ＭＴから省かれてもよい。工程ＳＴ６及び工程ＳＴ７のうち一方が省かれる場合には、第２の薄膜ＴＦ２は、シード層ＳＦ又はライナー層ＬＦ上に形成される。工程ＳＴ６及び工程ＳＴ７の双方が省かれる場合には、第２の薄膜ＴＦ２は、凹部ＤＲを画成する壁面上、及び、絶縁膜ＩＦの上面上に直接形成される。
続く工程ＳＴ９では、図４の（ｂ）に示すように、第２の薄膜ＴＦ２の半導体材料からエピタキシャル領域ＥＰＲが更に形成される。具体的に、工程ＳＴ９では、第２の薄膜ＴＦ２の半導体材料が凹部ＤＲの底に向けて移動され、移動した半導体材料が既に存在しているエピタキシャル領域ＥＰＲの結晶構造と同じ結晶構造を有するよう、固相エピタキシャル成長によって成長する。これにより、凹部ＤＲ内においてエピタキシャル領域ＥＰＲが拡大される。このため、工程ＳＴ４では、第２の圧力に設定された容器内においてウエハＷがアニールされる。第２の圧力は、第１の圧力よりも低い圧力である。
具体的には、工程ＳＴ９において、ウエハＷを収容した容器内の温度が所定温度に設定される。例えば、容器内の温度は３００〜６００℃の範囲内の温度に設定される。また、工程ＳＴ４では、容器内の圧力が第２の圧力に設定される。第２の圧力は、１Ｔｏｒｒ（１３３．３Ｐａ）以下の圧力である。また、第２の圧力は、１．０×１０−１０Ｔｏｒｒ（１．３３３×１０−７Ｐａ）以上の圧力である。なお、工程ＳＴ９においては、水素ガス又は窒素ガス等の不活性ガスが容器内に供給されてもよい。
この工程ＳＴ９を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第４の制御）を実行する。即ち、この制御において、制御部１００は、容器１２内の圧力が第２の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。また、不活性ガスを用いる場合には、制御部１００は、ガスソースＧＳ５から容器１２内に所定流量の不活性ガスが供給されるよう、バルブＶ５１、流量制御器ＦＣ５、バルブＶ５２を制御する。
続く工程ＳＴ１０では、エピタキシャル領域ＥＰＲを構成せずに残された第２の薄膜ＴＦ２の残部がエッチングされる。工程ＳＴ１０では、ウエハＷを収容した容器内に第５のガスが所定の流量で供給される。この第５のガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及び、ＨＢｒのうち一種以上を含有し得る。第５のガスの流量は、例えば、１０ｓｃｃｍ〜５０００ｓｃｃｍの範囲内の流量である。また、工程ＳＴ１０では、容器内の圧力が所定の圧力に設定され、容器内の温度が所定の温度に設定される。工程ＳＴ１０における容器内の圧力は、例えば、１×１０−１０Ｔｏｒｒ（１．３３３×１０−７Ｐａ）〜１００Ｔｏｒｒ（１３３．３×１０２Ｐａ）の範囲内の圧力であり、工程ＳＴ１０における容器内の温度は、例えば、２００℃〜７００℃の範囲内の温度である。上述した第５のガスによる第２の薄膜ＴＦ２のエッチングレートは、当該第５のガスによるエピタキシャル領域ＥＰＲのエッチングレートよりも高い。したがって、工程ＳＴ１０の結果、図４の（ｃ）に示すように、エピタキシャル領域ＥＰＲを残したまま、第２の薄膜ＴＦ２を除去することが可能となる。なお、シード層ＳＦ及びライナー層ＬＦが設けられている場合には、工程ＳＴ１０により、シード層ＳＦ及びライナー層ＬＦも除去される。
この工程ＳＴ１０を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第８の制御）を実行する。即ち、この制御において、制御部１００は、ガスソースＧＳ６から容器１２内に所定流量の第５のガスが供給されるよう、バルブＶ６１、流量制御器ＦＣ６、バルブＶ６２を制御し、容器１２内の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２内の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。
続く工程ＳＴａでは、終了条件が満たされるか否かが判定される。終了条件は、工程ＳＴ８及び工程ＳＴ９を含むシーケンスＳＱの繰り返しが所定回数に至っているときに満たされるものと判定される。なお、所定回数は１回以上の回数である。工程ＳＴａにおいて、終了条件が満たされないと判定されると、シーケンスＳＱが再び実行される。一方、工程ＳＴａにおいて終了条件が満たされると判定されると、方法ＭＴは終了する。
かかる方法ＭＴでは、工程ＳＴ４のアニールの実行時に、第１の薄膜ＴＦ１を構成する半導体材料が、実質的に移動せずに、結晶化する。したがって、ダメージ領域の有無に依存せずに、凹部ＤＲを画成する壁面に沿ってエピタキシャル領域ＥＰＲが形成される。その結果、凹部ＤＲに充填されたエピタキシャル領域に空洞が発生することが抑制される。
また、上述したように、一実施形態においては、ライナー層ＬＦが第１の薄膜ＴＦ１及び／又は第２の薄膜ＴＦ２と下地（シード層ＳＦ、又は絶縁膜ＩＦ及び半導体基板ＳＢ）との間に形成される。これにより、第１の薄膜ＴＦ１及び／又は第２の薄膜ＴＦ２と、下地との間の応力差が緩和される。また、ライナー層ＬＦが不純物を含有している場合には、比較的平坦な表面が提供される。また、不純物を含有するライナー層ＬＦは、低温での成長が可能であるので、ウエハＷに加わる熱履歴を低減させて、当該ライナー層ＬＦの応力を低減させることが可能である。したがって、半導体材料の凝集に起因する空洞の発生を抑制することが可能となる。また、ライナー層ＬＦがアンドープの層であり、第１の薄膜ＴＦ１及び／又は第２の薄膜ＴＦ２が不純物（ドーパント）を含有する場合には、アニールによるマイグレーションを抑制することが可能である。
また、上述したように、一実施形態においては、シード層ＳＦが形成される。このシード層ＳＦにより、当該シード層ＳＦ上に形成される層、例えば、ライナー層ＬＦ、又は第１の薄膜ＴＦ１及び第２の薄膜ＴＦ２と下地との間の界面における表面エネルギーが低減される。これにより、シード層ＳＦ上に形成される層の平坦性が向上される。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、工程ＳＴ５、及び当該工程ＳＴ５に続く工程ＳＴ６、工程ＳＴ７、及び工程ＳＴ９を実行せずに、工程ＳＴ４の直後に工程ＳＴ９が実行されてもよい。即ち、初回のシーケンスＳＱの実行時には、工程ＳＴ４のエピタキシャル領域ＥＰＲの形成に利用されず残された第１の薄膜ＴＦ１を用いて、工程ＳＴ９のアニールによりエピタキシャル領域ＥＰＲを拡大させてもよい。
１０…処理装置、１２…容器、３０…ヒータ、４２…排気装置、ＧＦ…ガス供給部、１００…制御部、Ｗ…ウエハ、ＳＢ…半導体基板、ＩＦ…絶縁膜、ＤＲ…凹部、ＳＦ…シード層、ＬＦ…ライナー層、ＴＦ１…第１の薄膜、ＴＦ２…第２の薄膜、ＥＰＲ…エピタキシャル領域。

Claims (6)

  1. 被処理体の凹部を充填する方法であって、該被処理体は、半導体基板及び該半導体基板上に設けられた絶縁膜を有し、前記凹部は、前記絶縁膜を貫通して前記半導体基板の内部まで延在しており、該方法は、
    前記凹部を画成する壁面に沿って半導体材料の第１の薄膜を形成する工程と、
    前記第１の薄膜の半導体材料から、前記凹部を画成する前記半導体基板の面に沿って該半導体基板の結晶に応じたエピタキシャル領域を形成する工程であり、前記第１の薄膜を移動させずに該エピタキシャル領域を形成するように前記被処理体が第１の圧力に設定された容器内においてアニールされる、該工程と、
    前記凹部を画成する壁面に沿って半導体材料の第２の薄膜を形成する工程と、
    前記第２の薄膜の半導体材料から、エピタキシャル領域を更に形成する工程であり、前記凹部の底に向けて移動させた前記第２の薄膜の前記半導体材料から該エピタキシャル領域を更に形成するように前記被処理体が前記第１の圧力よりも低い第２の圧力に設定された容器内においてアニールされる、該工程と、
    を含む、方法。
  2. 前記第１の圧力は１３３．３Ｐａより高い圧力であり、前記第２の圧力は１３３．３Ｐａ以下の圧力である、請求項１に記載の方法。
  3. 前記第１の薄膜を形成する前記工程の前及び／又は前記第２の薄膜を形成する前記工程の前に、アモルファス半導体層であるライナー層を形成する工程を更に含む、請求項１又は２に記載の方法。
  4. 前記ライナー層を形成する前記工程の前に、アミノシラン系ガス又は高次シランガスからシード層を形成する工程を更に含む、請求項３に記載の方法。
  5. 前記エピタキシャル領域を形成する前記工程と前記第２の薄膜を形成する前記工程との間に、前記第１の薄膜をエッチングする工程を更に含む、請求項１〜４の何れか一項に記載の方法。
  6. 前記エピタキシャル領域を更に形成する前記工程の後に、前記第２の薄膜をエッチングする工程を更に含む、請求項１〜５の何れか一項に記載の方法。
JP2014220542A 2014-10-29 2014-10-29 凹部を充填する方法 Active JP6397307B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014220542A JP6397307B2 (ja) 2014-10-29 2014-10-29 凹部を充填する方法
US14/919,381 US9865467B2 (en) 2014-10-29 2015-10-21 Recess filling method and processing apparatus
TW104135018A TWI622125B (zh) 2014-10-29 2015-10-26 凹部之充填方法
KR1020150149333A KR101877102B1 (ko) 2014-10-29 2015-10-27 오목부를 충전하는 방법 및 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220542A JP6397307B2 (ja) 2014-10-29 2014-10-29 凹部を充填する方法

Publications (2)

Publication Number Publication Date
JP2016092029A JP2016092029A (ja) 2016-05-23
JP6397307B2 true JP6397307B2 (ja) 2018-09-26

Family

ID=55853463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220542A Active JP6397307B2 (ja) 2014-10-29 2014-10-29 凹部を充填する方法

Country Status (4)

Country Link
US (1) US9865467B2 (ja)
JP (1) JP6397307B2 (ja)
KR (1) KR101877102B1 (ja)
TW (1) TWI622125B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
KR102540252B1 (ko) * 2018-07-10 2023-06-07 주식회사 원익아이피에스 반도체 소자의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116722A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 半導体装置の製造方法
JPS6477924A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
US5888876A (en) * 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
JPH1131659A (ja) * 1997-07-10 1999-02-02 Toshiba Corp 半導体装置の製造方法
JP2000269462A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6410455B1 (en) * 1999-11-30 2002-06-25 Wafermasters, Inc. Wafer processing system
GB0101528D0 (en) * 2001-01-20 2001-03-07 Trikon Holdings Ltd A method of filling trenches
US7344979B2 (en) * 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置

Also Published As

Publication number Publication date
KR101877102B1 (ko) 2018-07-10
US9865467B2 (en) 2018-01-09
TWI622125B (zh) 2018-04-21
TW201628126A (zh) 2016-08-01
KR20160052345A (ko) 2016-05-12
US20160126103A1 (en) 2016-05-05
JP2016092029A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6150724B2 (ja) 凹部を充填する方法
JP6059085B2 (ja) トレンチを充填する方法及び処理装置
JP6174943B2 (ja) 凹部を充填する方法
JP6367734B2 (ja) 凹部を充填する方法及び処理装置
JP6397307B2 (ja) 凹部を充填する方法
JP6392683B2 (ja) 凹部を充填する方法及び処理装置
JP2016092051A (ja) 凹部を充填する方法及び処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180831

R150 Certificate of patent or registration of utility model

Ref document number: 6397307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250