TW201628126A - 凹部之充填方法及處理裝置 - Google Patents

凹部之充填方法及處理裝置 Download PDF

Info

Publication number
TW201628126A
TW201628126A TW104135018A TW104135018A TW201628126A TW 201628126 A TW201628126 A TW 201628126A TW 104135018 A TW104135018 A TW 104135018A TW 104135018 A TW104135018 A TW 104135018A TW 201628126 A TW201628126 A TW 201628126A
Authority
TW
Taiwan
Prior art keywords
gas
container
pressure
film
control
Prior art date
Application number
TW104135018A
Other languages
English (en)
Other versions
TWI622125B (zh
Inventor
鈴木大介
千葉洋一郎
山田匠
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201628126A publication Critical patent/TW201628126A/zh
Application granted granted Critical
Publication of TWI622125B publication Critical patent/TWI622125B/zh

Links

Classifications

    • H10D64/0113—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H10P14/24—
    • H10P14/2925—
    • H10P14/3211—
    • H10P14/3411—
    • H10P14/3442—
    • H10P14/3444—
    • H10P14/43—
    • H10P95/90—
    • H10W20/021—
    • H10W20/033—
    • H10W20/045—
    • H10W20/057—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

於一實施形態之方法，係沿著半導體基板中界定有凹部之壁面，形成半導體材料之第1薄膜。接著，藉由在設定為第1壓力之容器內將被處理體退火，而在不移動第1薄膜的情況下，沿著半導體基板中界定有凹部之壁面，形成使第1薄膜之半導體材料結晶化而設置之磊晶區域。接著，沿著界定有該凹部之壁面，形成半導體材料之第2薄膜。接著，藉由在設定為低於第1壓力之第2壓力的容器內將被處理體退火，進一步地形成使朝向凹部之底部移動之第2薄膜之該半導體材料結晶化而設置之磊晶區域。

Description

凹部之充填方法及處理裝置
根據以2014年10月29日提出申請之日本專利申請第2014－220542號所主張之優先權，本案將該日本申請案之內容的全部，作為參考文獻援用至此。
本發明之實施形態，係有關於凹部之充填方法及處理裝置。
於半導體裝置這類裝置之製造，有時會進行對通孔或接觸窗這樣的凹部內充填矽的處理。充填至凹部內的矽，可用作為例如電極。
具體而言，於這樣的處理，係在被處理體中界定有溝槽的壁面上，形成多結晶矽膜。接著，於多結晶矽膜上形成非晶矽膜。之後，將被處理體退火。又，於上述處理，藉由被處理體之退火，使非晶矽朝向溝槽之底部移動，其用意是藉由該非晶矽以充填溝槽。
［發明所欲解決的問題］ 上述凹部，有時係貫通絶緣膜，並延伸至作為該絶緣膜之基底的半導體基板之內部以形成。此種凹部，係藉由絶緣膜及半導體基板之蝕刻以形成。本案發明人，針對藉由使半導體材料朝向該凹部之底部移動，而由該半導體材料形成對應半導體基板之結晶的磊晶區域，以充填該凹部之技術，進行著研究。
在此研究中，本案發明人發現，有時會在界定有凹部之半導體基板的表面，形成蝕刻所造成之損傷的區域（以下稱為「損傷區域」），由於無法自該損傷區域進行磊晶成長，結果就可能在凹部產生孔洞（void）這樣的空洞。
因此，在藉由半導體材料之磊晶成長以充填凹部之技術，有必要抑制孔洞之產生。 ［解決問題之技術手段］
於一態樣，係提供被處理體之凹部之充填方法。被處理體具有半導體基板及設於該半導體基板上的絶緣膜。凹部係貫穿絶緣膜，而延伸至半導體基板之內部。此方法包含以下步驟：（a）沿著該半導體基板中界定有凹部之壁面，形成半導體材料之第1薄膜的步驟；（b）藉由在設定為第1壓力之容器內將被處理體退火，而在不移動第1薄膜的情況下，沿著半導體基板中界定有凹部之壁面，形成使該第1薄膜之該半導體材料結晶化而設置之磊晶區域的步驟；（c）沿著界定有凹部之壁面，形成半導體材料之第2薄膜的步驟；（d）藉由在設定為低於第1壓力之第2壓力的容器內將被處理體退火，進一步地形成使朝向凹部之底部移動之第2薄膜之半導體材料結晶化而設置之磊晶區域的步驟。
於另一態樣，提供可用於實施上述方法之處理裝置。此處理裝置具有：容器、氣體供給部、加熱裝置、排氣裝置、以及控制部。氣體供給部構成為對該容器內供給用以形成半導體材料之第1薄膜的第1氣體、及用以形成半導體材料之第2薄膜的第2氣體。加熱裝置構成為將容器內的空間加熱。排氣裝置構成為將容器內的空間減壓。控制部構成為控制氣體供給部、加熱裝置、以及排氣裝置。控制部執行第1控制，使氣體供給部對容器內供給第1氣體；於執行第1控制後，執行第2控制，使排氣裝置將容器內的空間之壓力設定為第1壓力，且使加熱裝置將容器內的空間加熱；於執行第2控制後，執行第3控制，使氣體供給部對容器內供給第2氣體；於執行第3控制後，執行第4控制，使排氣裝置將容器內的空間之壓力設定為低於第1壓力之第2壓力，且使加熱裝置將容器內的空間加熱。
以下，將參照圖式，而對各種實施形態進行詳細說明。又，於各圖式中，對相同或相當之部分，係標註相同之符號。於下述詳細說明，為促進對本案之充份理解，將提供許多具體詳情。然而，即便無此詳細說明，本發明所屬技術領域中具有通常知識者亦可據以實施所請發明，此乃自明事項。於其他例中，為避免造成各種實施形態難以理解，因此對於公知之方法、程序、系統或構成要項，不另詳細記載。
圖1係顯示一實施形態之凹部充填方法的流程圖。再者，圖2係例示圖1所示方法之實施前的初始狀態、及執行該方法之各步驟後的被處理體之剖面圖；圖3及圖4係執行圖1所示方法之各步驟後的被處理體之例示剖面圖。圖1所示之方法MT，係藉由在被處理體之凹部內使半導體材料進行磊晶成長，以充填該凹部。
於適用方法MT前之初始狀態，被處理體（以下有時稱為「晶圓W」），具有圖2之（a）所示結構。亦即，晶圓W具有半導體基板SB及絶緣膜IF。半導體基板SB係單結晶半導體基板或多結晶半導體基板，例如單結晶矽基板或多結晶矽基板。絶緣膜IF設於半導體基板SB上。絶緣膜IF係由例如氧化矽（SiO2 ）或氮化矽（Si3 N4 ）所構成。
於晶圓W，形成有溝槽或孔洞這樣的凹部DR。凹部DR係在膜厚方向將絶緣膜IF貫穿，並進一步地延伸至半導體基板SB內部。凹部DR可以具有例如200nm之深度、40nm～50nm之寛度。此凹部DR，可以藉由在絶緣膜IF上形成光罩，蝕刻該絶緣膜IF及半導體基板SB而形成。該蝕刻有可能造成在界定出半導體基板SB之凹部DR的壁面DS上，產生具有損傷之區域，亦即損傷區域。又，損傷區域係與壁面DS之其他區域具有不同狀態之區域，例如，有可能由於蝕刻氣體所含有之成分（例如碳）在蝕刻後未被去除所致之殘留而形成。
於方法MT，係對於圖2之（a）所示之晶圓W，執行步驟ST3、步驟ST4、步驟ST8及步驟ST9。又，於一實施形態，亦可反覆進行包含步驟ST8及步驟ST9之排程SQ。又，於一實施形態，亦可執行步驟ST1、步驟ST2、步驟ST5、步驟ST6、步驟ST7、及步驟ST10中之一個以上之步驟。此等步驟ST6、步驟ST7、步驟ST10都包含在排程SQ中。
在此，針對可用於方法MT之實施的處理裝置之實施形態，進行說明。圖5係顯示可用於實施圖1所示方法之處理裝置的概略圖。圖5所示之處理裝置10具有容器12。容器12係略呈圓筒狀之反應管，該容器12之長邊方向係朝向垂直方向。容器12具有雙重管結構，包含內管14及外管16。內管14及外管16係由耐熱性及抗蝕性優異之材料，例如石英所形成。
內管14係略呈圓筒狀，包含上端及下端。內管14之上端及下端為開放。外管16係以覆蓋該內管14之形式，而與該內管14大致同軸設置。外管16與內管14之間設有固定空間。外管16之上端為閉鎖，該外管16之下端為開放。
於外管16之下方，設有集流腔（manifold）18。集流腔18形成為筒狀，例如由不鏽鋼（SUS）所構成。集流腔18與外管16之下端氣密連接。又，於集流腔18之內壁，一體形成有支撐環20。支撐環20係由集流腔18之內壁朝向內側突出。此支撐環20支撐著內管14。
於集流腔18之下方，設有蓋體22。蓋體22連接至晶舟昇降器24，藉由該晶舟昇降器而構成為可上下移動。當蓋體22藉由晶舟昇降器24而上昇，則集流腔18之下方側（亦即爐口部分）就會封閉。另一方面，當蓋體22藉由晶舟昇降器24而下降，則集流腔18之下方側（亦即爐口部分）就會開口。
於蓋體22上載置有晶舟26。晶舟26係由例如石英所構成。晶舟26構成為在垂直方向隔著既定間隔地支撐著複數之晶圓W。
於容器12之周圍，以圍繞該容器12之形式，設置有隔熱體28。於隔熱體28之內壁面，設有加熱器30（加熱裝置）。加熱器30，係由例如電阻式加熱元件所構成。藉由此加熱器30，而將容器12內部的空間加熱至既定溫度。藉此以加熱晶圓W。
於集流腔18之側面，連接著一個以上的氣體導入管32。氣體導入管32，係例如在比支撐環20更為下方處連接至集流腔18的側面。藉由此氣體導入管32所構成之氣體管路，連通至容器12的內部。
於氣體導入管32，連接有氣體供給部GF。氣體供給部GF於一實施形態，包含氣體源GS1、GS2、GS3、GS4、GS5、GS6，閥V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、V61、V62，以及氣體流量控制器這樣的流量控制器FC1、FC2、FC3、FC4、FC5、FC6。氣體源GS1透過閥V11、流量控制器FC1、以及閥V12，而連接至氣體導入管32。氣體源GS2透過閥V21、流量控制器FC2、以及閥V22，而連接至氣體導入管32。氣體源GS3透過閥V31、流量控制器FC3、以及閥V32，而連接至氣體導入管32。氣體源GS4透過閥V41、流量控制器FC4、以及閥V42，而連接至氣體導入管32。氣體源GS5透過閥V51、流量控制器FC5、以及閥V52，而連接至氣體導入管32。氣體源GS6透過閥V61、流量控制器FC6、以及閥V62，而連接至氣體導入管32。
氣體源GS1，係用以形成晶種層之原料氣體的氣體源。氣體源GS1，可以係例如胺基矽烷（aminosilane）系氣體之氣體源。作為胺基矽烷系氣體，可以使用例如：BAS（丁基胺基矽烷），BTBAS（雙(第三丁基胺基)矽烷）、DMAS（二甲基胺基矽烷）、BDMAS（雙(二甲基胺基)矽烷）、TDMAS（三(二甲基胺基)矽烷）、DEAS（二乙基胺基矽烷）、BDEAS（雙(二乙基胺基)矽烷）、DPAS（二丙基胺基矽烷）、DIPAS（二異丙基胺基矽烷）。又，作為胺基矽烷系氣體，可以使用胺基二矽烷（amino-disilane）氣體。例如，作為胺基矽烷系氣體，亦可以使用二異丙基胺基二矽烷（Si2 H5 N（iPr）2 ）、二異丙基胺基三矽烷（Si3 H7 N（iPr）2 ）、二異丙基胺基二氯矽烷（Si2 H4 ClN（iPr）2 ）、二異丙基胺基三氯矽烷（Si3 H6 ClN（iPr）2 ）這類氣體。再者，氣體源GS1亦可係二矽烷氣體、三矽烷氣體、四矽烷氣體這樣的高次矽烷（higher order silane）氣體之氣體源。
氣體源GS2，係用於後述之步驟ST2及步驟ST7的第3氣體所含有之原料氣體的氣體源。又，氣體源GS2，係用於步驟ST3之第1氣體、以及用於步驟ST8之第2氣體所含有之原料氣體的氣體源。氣體源GS2可以係含矽氣體、含鍺烷（germane）氣體、或含矽氣體與含鍺烷氣體之混合氣體的氣體源。具體而言，在步驟ST2、步驟ST3、步驟ST7、及步驟ST8所形成之襯墊層（liner layer）及薄膜若由矽所構成，則氣體源GS2係含矽氣體的氣體源。含矽氣體，可為單矽烷氣體、二矽烷氣體、或上述之胺基矽烷系氣體。又，步驟ST2、步驟ST3、步驟ST7、及步驟ST8所形成之襯墊層及薄膜若由鍺所構成，則氣體源GS2係含單鍺烷（monogermane）這類含鍺烷氣體的氣體源。又，在步驟ST2、步驟ST3、步驟ST7、及步驟ST8所形成之襯墊層及薄膜若由矽鍺（silicon-germanium）所構成，則氣體源GS2可以係上述含矽氣體及含鍺烷氣體之混合氣體的氣體源。
氣體源GS3係不純物源之氣體源。就不純物而言，可例舉如：砷（As）、硼（B）、或P（磷）。就不純物源之氣體而言，可使用例如：磷化氫（PH3 ）、乙硼烷（B2 H6 ）、三氯化硼（BCl3 ）、或砷化氫（AsH3 ）。
氣體源GS4，係添加氣體的氣體源。就此種添加氣體而言，可例舉如：C2 H4 氣體、N2 O氣體、NO氣體、或NH3 氣體。又，添加氣體可採用C2 H4 氣體、N2 O氣體、NO氣體、及NH3 氣體中之一種以上的氣體。
氣體源GS5，係可用於退火之惰性氣體的氣體源。就此種惰性氣體而言，可例舉如：氫氣（H2 氣體）或氮氣（N2 氣體）等。
氣體源GS6，係用於步驟ST5之第4氣體、及用於步驟ST10之第5氣體所含有之蝕刻氣體的氣體源。就此種蝕刻氣體而言，可使用含有例如：Cl2 、HCl、F2 、Br2 、以及HBr中之一種以上之氣體。又，就蝕刻氣體而言，任何氣體只要可以相對於絶緣膜IF及磊晶區域，而選擇性地蝕刻後述晶種層、襯墊層、第1薄膜、以及第2薄膜，皆可使用。
如圖5所示，集流腔18之側面設有用以將容器12內之氣體排出的排氣口34。排氣口34設在比支撐環20更為上方處，並與形成在容器12之內管14及外管16之間的空間連通。因此，在內管14所產生之排出氣體等，就會通過內管14與外管16之間的空間，而流動至排氣口34。
又，於集流腔18，連接有掃氣（purge）氣體供給管36。掃氣氣體供給管36在排氣口34之下方，連接著集流腔18。掃氣氣體供給管36連接著掃氣氣體供給源（未圖示）；諸如氮氣之掃氣氣體，由掃氣氣體供給源透過掃氣氣體供給管36，而供給至容器12內。
排氣口34氣密性地連接著排氣管38。於排氣管38，自其上游側，依序穿插設置有閥40及真空泵之類的排氣裝置（P）42。閥40係調整排氣管38之開度，以將容器12內之壓力控制在既定之壓力。排氣裝置42係透過排氣管38而將容器12內之氣體排出，同時調整容器12內之壓力。又，於排氣管38，亦可穿插設置捕集器（trap）、尾氣處理器（scrubber）（皆未圖示）等；處理裝置10可構成為將容器12所排出之排放氣體除害後，再排出至該處理裝置10外。
又，處理裝置10具備控制部100，執行對該處理裝置10之各部位的控制。圖6顯示控制部100之結構。如圖6所示，控制部100具備主控制部110。主控制部110連接有：操作面板121、溫度感測器（群）122、壓力表（群）123、加熱器控制器124、流量控制部125、閥控制部126等。
操作面板121具備顯示畫面及操作按鈕，將作業員之操作指令傳達至主控制部110。又，操作面板121將來自主控制部110之各種資訊顯示於顯示畫面。
溫度感測器（群）122，量測容器12內、氣體導入管32內、排氣管38內等各部位的溫度，並將其量測値通報至主控制部110。壓力表（群）123量測容器12內、氣體導入管32內、排氣管38內等各部位的壓力，並將其量測値通報至主控制部110。
加熱器控制器124係用以個別控制加熱器30者，其回應來自主控制部110之指令，對加熱器30通電以加熱該加熱器30。又，加熱器控制器124個別量測加熱器30之耗電量，並通報至主控制部110。
流量控制部125控制氣體供給部GF之流量控制器FC1～FC6，將流至氣體導入管32之氣體流量設定為來自主控制部110所指示的量。又，流量控制部125，量測實際流過該流量控制器之氣體的流量，並通報至主控制部110。閥控制部126將各個閥的開度，控制在主控制部110所指示之數値。
主控制部110係由程序配方（Recipe）儲存部111、ROM112、RAM113、I／O埠114、CPU115、以及將此等相互連接之匯流排116所構成。
程序配方儲存部111儲存有設置（set up）用程序配方與複數之製程用程序配方。於處理裝置10製成之初，僅收錄有設置用程序配方。設置用程序配方，係產生對應各處理裝置之熱模型（thermal model）等時所執行者。製程用程序配方係為了使用者實際進行之各製程所分別準備之程序配方，例如規定從對容器12載入晶圓W，到將完成處理之晶圓W卸載為止之各部位的溫度變化、容器12內之壓力變化、供給處理氣體之開始及停止的時間點及供給量等。
ROM112係由EEPROM、快閃記憶體、硬碟等所構成，係儲存CPU115之動作程式等之記錄媒體。RAM113則發揮作為CPU115之工作區域等的功能。
I／O埠114連接著操作面板121、溫度感測器（群）122、壓力表（群）123、加熱器控制器124、流量控制部125、閥控制部126等，控制數據資料或信號之輸入輸出。
CPU（Central Processing Unit)115構成主控制部110之中樞，執行儲存在ROM112之控制程式；依據來自操作面板121之指示，按照儲存在程序配方儲存部111的程序配方（製程用程序配方），控制處理裝置10之動作。亦即，CPU115進行控制，使溫度感測器（群）122、壓力表（群）123、流量控制部125等，量測容器12內、氣體導入管32內、以及排氣管38內等各部位之溫度、壓力、流量等；並根據此量測數據，對加熱器控制器124、流量控制部125、閥控制部126等輸出控制信號等，使上述各部位遵照製程用程序配方。匯流排116則在各部位間傳達資訊。
以下針對可使用如此之處理裝置10實施之上述方法MT，再度參照圖1～圖4，進行說明。
於一實施形態之方法MT，首先，如圖1所示，執行步驟ST1。於步驟ST1，形成晶種層SF。晶種層SF，如圖2之（b）所示，形成在區劃出凹部DR之壁面上。晶種層SF以例如0.1nm之厚度形成，而不封閉凹部DR。於形成晶種層SF之壁面，包含從側方區劃出凹部DR之側壁面SW、以及從下方區劃出凹部DR之底面BW。又，於步驟ST1，絶緣膜IF之頂面TW上也形成晶種層SF。
於步驟ST1，為了形成晶種層SF，而對容納有晶圓W之容器12內，以既定流量供給胺基矽烷系氣體或高次矽烷氣體這類原料氣體，將該容器12內之壓力設定在既定壓力，並將該容器12內之溫度設定既定溫度。於步驟ST1，原料氣體之既定流量，係在例如10sccm～500sccm之範圍內。又，該既定壓力，係在例如0.1Torr（13.33Pa）～10Torr（1333Pa）之範圍內。又，該既定溫度，係在例如300℃～600℃之範圍內。
若使用處理裝置10以執行此步驟ST1，則控制部100會執行如下說明之控制（第6控制）。亦即，於此控制，控制部100：控制流量控制器閥V11、FC1、閥V12，以從氣體源GS1對容器12內供給既定流量之原料氣體；控制排氣裝置42，以使容器12內之壓力設定在既定壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。
又，晶種層SF並不限定於由胺基矽烷系氣體或高次矽烷氣體所形成之單層。例如，晶種層SF亦可在藉由胺基矽烷系氣體之吸附或堆積而形成含矽之第1層後，在該第1層上藉由使用高次矽烷氣體形成含矽之第2層而製成。
於後續之步驟ST2，如圖2之（c）所示，形成襯墊層LF。襯墊層LF係非晶半導體層，例如非晶狀態之矽層、鍺層或矽鍺層。襯墊層LF係沿著側壁面SW、底面BW、以及頂面TW而形成。又，襯墊層LF以例如0.5nm～10nm之厚度形成，而不封閉凹部DR。於一實施形態，襯墊層LF亦可含有不純物。不純物例如係B、P、As這類的原子。又，於一實施形態，襯墊層LF亦可係未摻雜之非晶半導體層。又，於圖2之（c），襯墊層LF係形成在晶種層SF上，但該襯墊層LF亦可直接形成在側壁面SW、底面BW、以及頂面TW上。亦即，步驟ST1亦可由方法MT省略。
於步驟ST2，對容納有晶圓W之容器12內供給第3氣體。第3氣體包含原料氣體，亦即上述之含矽氣體、含鍺烷氣體、或含矽氣體與含鍺烷氣體之混合氣體。此原料氣體係以例如50sccm～5000sccm之流量，供給至容器12內。又，於步驟ST2，容器12內之壓力設定在既定壓力，該容器12內之溫度設定在既定溫度。該既定壓力，係在例如0.1Torr（13.33Pa）～10Torr（1333Pa）之範圍內，該既定溫度，係在例如300℃～600℃之範圍內。
於一實施形態，第3氣體可以進一步地包含不純物源之氣體。不純物源之氣體，係例如磷化氫（PH3 ）、乙硼烷（B2 H6 ）、三氯化硼（BCl3 ）、或砷化氫（AsH3 ）。不純物源之氣體，係以例如1sccm～1000sccm之範圍內的流量供給至容器12內。
再者，第3氣體亦可進一步地包含添加氣體。添加氣體，可以包含例如C2 H4 氣體、N2 O氣體、NO氣體、及NH3 氣體中之一個以上的氣體。於步驟ST2，添加氣體之流量，係設定為例如5sccm～1000sccm之範圍內的流量。
若使用處理裝置10以執行此步驟ST2，則控制部100會執行如下說明之控制（第5控制）。亦即，於此控制，控制部100：控制閥V21、流量控制器FC2、閥V22，以從氣體源GS2對容器12內供給既定流量之原料氣體；控制排氣裝置42，以使容器12內之壓力設定在既定壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。又，若第3氣體進一步地包含不純物源之氣體，則控制部100控制閥V31、流量控制器FC3、閥V32，以從氣體源GS3對容器12內供給既定流量之不純物源之氣體。又，若第3氣體進一步地包含添加氣體，則控制部100控制閥V41、流量控制器FC4、閥V42，以從氣體源GS4對容器12內供給既定流量之添加氣體。
於後續之步驟ST3，如圖3之（a）所示，形成第1薄膜TF1。若半導體基板SB係單結晶半導體基板，則第1薄膜TF1係多結晶半導體層或非晶半導體層；若半導體基板SB係多結晶半導體基板，則第1薄膜TF1係非晶半導體層。第1薄膜TF1，沿著界定出凹部DR之壁面形成，而不封閉凹部DR。例如，第1薄膜TF1係沿著側壁面SW、底面BW、以及頂面TW形成。於一實施形態，第1薄膜TF1係形成在晶種層SF上之襯墊層LF上；但在另一實施形態，第1薄膜TF1亦可直接形成在側壁面SW、底面BW、以及頂面TW上。亦即，步驟ST1及步驟ST2亦可由方法MT省略。第1薄膜TF1之膜厚，係設定為例如12.5nm之膜厚。又，於一實施形態，第1薄膜TF1亦可含有不純物。作為第1薄膜TF1可含有之不純物，可以使用與襯墊層LF所含不純物相同之不純物。
於步驟ST3，為了形成第1薄膜TF1，而對容納有晶圓W之容器12內供給第1氣體。第1氣體包含原料氣體，亦即上述之含矽氣體、含鍺烷氣體、或含矽氣體與含鍺烷氣體之混合氣體。又，於步驟ST3，容器12內之壓力設定在既定壓力；又，該容器12內之溫度設定在既定溫度。於步驟ST3，原料氣體係以例如50sccm～5000sccm之範圍內的流量，供給至容器12內。又，於步驟ST3，該既定壓力，係在例如0.1Torr（13.33Pa）～10Torr（1333Pa）之範圍內；該既定溫度，係在例如300℃～700℃之範圍內。又，若第1薄膜TF1含有不純物，則用於步驟ST3之第1氣體中的不純物源之氣體流量，係設定在5sccm～1000sccm之範圍內的流量。
再者，第1氣體亦可進一步地包含添加氣體。添加氣體，可以包含例如C2 H4 氣體、N2 O氣體、NO氣體、及NH3 氣體中之一個以上的氣體。於步驟ST3，添加氣體之流量，係設定為例如5sccm～1000sccm之範圍內的流量。
若使用處理裝置10以執行此步驟ST3，則控制部100會執行如下說明之控制（第1控制）。於此控制，控制部100：控制閥V21、流量控制器FC2、閥V22，以從氣體源GS2對容器12內供給既定流量之原料氣體；控制排氣裝置42，以使容器12內之壓力設定在既定壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。又，若第1薄膜TF1包含不純物，則控制部100控制閥V31、流量控制器FC3、閥V32，以從氣體源GS3對容器12內供給既定流量之不純物源之氣體。又，若於步驟ST3進一步地使用添加氣體，則控制部100可以控制閥V41、流量控制器FC4、閥V42，以從氣體源GS4對容器12內供給既定流量之添加氣體。
於後續之步驟ST4，如圖3之（b）所示，由第1薄膜TF1之一部分，形成磊晶區域EPR。具體而言，係在實質上不移動第1薄膜TF1的情況下，形成使半導體基板SB中構成第1薄膜TF1之半導體材料結晶化而設置之磊晶區域EPR。亦即，由第1薄膜TF1之半導體材料，形成具有與半導體基板SB之結晶結構相同之結晶結構的磊晶區域EPR。此磊晶區域EPR，係沿著界定出凹部DR之半導體基板SB之面展開。為了形成此磊晶區域EPR，於步驟ST4，係在設定為第1壓力之容器12內，使晶圓W退火。
具體而言，於步驟ST4，容納有晶圓W之容器12內之溫度，設定在既定溫度。例如，該既定溫度係在300～600℃之範圍內。第1壓力，係高於1Torr（133.3Pa）之壓力。又，第1壓力可以係760Torr（101300Pa）以下之壓力。再者，於步驟ST4，亦可對容器12內供給氫氣或氮氣等惰性氣體。
若使用處理裝置10以執行此步驟ST4，則控制部100會執行如下說明之控制（第2控制）。亦即，於此控制，控制部100：控制排氣裝置42，以使容器12內之壓力設定在第1壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。又，若使用惰性氣體，則控制部100控制控制閥V51、流量控制器FC5、閥V52，以從氣體源GS5對容器12內供給既定流量之惰性氣體。
於後續之步驟ST5，將未構成磊晶區域EPR而殘留之第1薄膜TF1的殘餘部分加以蝕刻。於步驟ST5，對容納有晶圓W之容器12內，以既定流量供給第4氣體。此第4氣體可以含有Cl2 、HCl、F2 、Br2 、以及HBr中之一種以上。第4氣體之該既定流量，亦可在例如10sccm～5000sccm之範圍內。又，於步驟ST5，容器12內之壓力設定在既定壓力，容器12內之溫度設定在既定溫度。於步驟ST5之容器12內之壓力，係在例如1×10－ 10 Torr（1.333×10－ 7 Pa）～100Torr（133.3×102 Pa）之範圍內的壓力；於步驟ST5之容器12內之溫度，係在例如200℃～700℃之範圍內的溫度。上述第4氣體所進行之第1薄膜TF1的蝕刻率，高於該第4氣體所進行之磊晶區域EPR的蝕刻率。因此，步驟ST5之成果，係如圖3之（c）所示，可以在殘留磊晶區域EPR之狀態下，去除第1薄膜TF1。再者，若設有晶種層SF及襯墊層LF，則亦會藉由步驟ST5，將晶種層SF及襯墊層LF也加以去除。
若使用處理裝置10以執行此步驟ST5，則控制部100會執行如下說明之控制（第7控制）。於此控制，控制部100：控制閥V61、流量控制器FC6、閥V62，以從氣體源GS6對容器12內供給既定流量之第4氣體；控制排氣裝置42，以使容器12內之壓力設定在既定壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。
於後續之步驟ST6，進一步形成晶種層SF’。於步驟ST6用以形成晶種層SF’之處理，與步驟ST1用以形成晶種層SF之處理，係相同之處理。於後續之步驟ST7，進一步形成襯墊層LF’。於步驟ST7用以形成襯墊層LF’之處理，與步驟ST2用以形成襯墊層LF之處理，係相同之處理。
於後續之步驟ST8，形成第2薄膜TF2。第2薄膜TF2，沿著該界定出凹部DR之壁面形成，而不封閉凹部DR。於此步驟ST8用以形成第2薄膜TF2之處理，與步驟ST3用以形成第1薄膜TF1之處理，係相同之處理；於該步驟ST8，係使用與第1氣體相同的第2氣體。又，若使用處理裝置10以執行步驟ST8，則會由控制部100執行與上述第1控制相同的第3控制。
藉由執行此等步驟ST6、步驟ST7、以及步驟ST8，如圖4之（a）所示，會在界定出凹部DR之壁面上及絶緣膜IF之頂面上，依序形成晶種層SF’、襯墊層LF’、以及第2薄膜TF2。此處，界定出凹部DR之壁面，係包含界定出凹部DR之側壁面、以及磊晶區域EPR之表面。又，步驟ST6及步驟ST7中之一方或雙方，亦可由方法MT省略。若省略步驟ST6及步驟ST7中之一方，則第2薄膜TF2會形成在晶種層SF’或襯墊層LF’上。若省略步驟ST6及步驟ST7之雙方，則第2薄膜TF2會直接形成在界定出凹部DR之壁面上及絶緣膜IF之頂面上。
於後續之步驟ST9，如圖4之（b）所示，進一步由第2薄膜TF2之半導體材料，形成磊晶區域EPR。具體而言，於步驟ST9，會朝向凹部DR之底部移動第2薄膜TF2之半導體材料，並藉由固相磊晶成長，以使移動後之半導體材料，成長成具有與既存之磊晶區域EPR的結晶結構相同之結晶結構。藉此，於凹部DR內之磊晶區域EPR會擴大成磊晶區域EPR’。因此，於步驟ST9，在設定為第2壓力之容器12內，使晶圓W退火。第2壓力係低於第1壓力之壓力。
具體而言，於步驟ST9，容納有晶圓W之容器12內之溫度，設定在既定溫度。例如，容器12內之溫度係在300～600℃之範圍內。又，於步驟ST9，容器12內之壓力係設定成第2壓力。第2壓力係1Torr（133.3Pa）以下之壓力。又，第2壓力係1.0×10－10 Torr（1.333×10－ 7 Pa）以上之壓力。再者，於步驟ST9，亦可對容器12內供給氫氣或氮氣等惰性氣體。
若使用處理裝置10以執行此步驟ST9，則控制部100會執行如下說明之控制（第4控制）。亦即，於此控制，控制部100：控制排氣裝置42，以使容器12內之壓力設定在第2壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。又，若使用惰性氣體，則控制部100控制控制閥V51、流量控制器FC5、閥V52，以從氣體源GS5對容器12內供給既定流量之惰性氣體。
於後續之步驟ST10，將未構成磊晶區域EPR’ 而殘留之第2薄膜TF2的殘餘部分加以蝕刻。於步驟ST10，對容納有晶圓W之容器12內，以既定流量供給第5氣體。此第5氣體可以含有Cl2 、HCl、F2 、Br2 、以及HBr中之一種以上。第5氣體之流量，可以係在例如10sccm～5000sccm之範圍內的流量。又，於步驟ST10，容器12內之壓力設定在既定壓力，容器12內之溫度設定在既定溫度。於步驟ST10之該既定壓力，係在例如1×10－ 10 Torr（1.333×10－ 7 Pa）～100Torr（133.3×102 Pa）之範圍內，於步驟ST10之該既定溫度，係在例如200℃～700℃之範圍內。上述第5氣體所進行之第2薄膜TF2的蝕刻率，高於該第5氣體所進行之磊晶區域EPR’ 的蝕刻率。因此，步驟ST10之結果，如圖4之（c）所示，可以在殘留磊晶區域EPR’之狀態下，去除第2薄膜TF2。再者，若設有晶種層SF’及襯墊層LF’，則亦會藉由步驟ST10，將晶種層SF’及襯墊層LF’ 也加以去除。
若使用處理裝置10以執行此步驟ST10，則控制部100會執行如下說明之控制（第8控制）。亦即，於此控制，控制部100：控制閥V61、流量控制器FC6、閥V62，以從氣體源GS6對容器12內供給既定流量之第5氣體；控制排氣裝置42，以使容器12內之壓力設定在既定壓力；控制加熱器30，以使容器12內之空間溫度設定在既定溫度。
於後續之步驟STa，判定是否滿足結束條件。結束條件係在包含步驟ST8及步驟ST9之排程SQ之反覆達到既定次數時滿足。又，既定次數係1次以上之次數。於步驟STa，若判定未滿足結束條件，則會再次執行排程SQ。另一方面，若於步驟STa判定已滿足結束條件，則結束方法MT。
於該方法MT，在執行步驟ST4之退火時，構成第1薄膜TF1之半導體材料，會在實質上未移動的狀態下結晶化。因此，不論有無損傷區域，皆會沿著界定出凹部DR之壁面形成磊晶區域EPR。其結果，會抑制充填至凹部DR之磊晶區域EPR產生空洞的情形。
又，如上所述，於一實施形態，襯墊層LF（或LF’）係形成於第1薄膜TF1（或第2薄膜TF2）與基底（晶種層SF（或SF’）、或絶緣膜IF及半導體基板SB）之間。藉此，會緩和第1薄膜TF1（或第2薄膜TF2）與基底間之應力差。又，若襯墊層LF含有不純物，則會提供比較平坦的表面。又，由於含有不純物之襯墊層LF，可以在低溫下成長，因此可以降低施加於晶圓W之熱履歷，降低該襯墊層LF之應力。因此，可以抑制肇因於半導體材料凝集而產生空洞的情形。又，襯墊層LF（或LF’）係未摻雜之膜層，若第1薄膜TF1（或第2薄膜TF2）含有不純物（摻雜物），則可以抑制因退火而造成之遷移（migration）。
又，如上所述，於一實施形態，係形成晶種層SF（或SF’）。藉由此晶種層SF（或SF’），會降低在該晶種層SF（或SF’）上所形成之例如襯墊層LF（或LF’）、或第1薄膜TF1（或第2薄膜TF2）等膜層，與基底之間之界面的表面能量。藉此，提升形成於晶種層SF（或SF’）上之膜層的平坦性。
以上，針對各種實施形態進行了說明，但本發明並不限於上述實施形態，可以構成各種變形態樣。例如，亦可不執行步驟ST5、及接在該步驟ST5後之步驟ST6、步驟ST7、及步驟ST8，而緊接在步驟ST4之後就執行步驟ST9。亦即，於初次執行排程SQ時，將步驟ST4形成磊晶區域EPR時未利用到而殘留之第1薄膜TF1加以運用，藉由步驟ST9之退火而將磊晶區域EPR擴大成磊晶區域EPR’ 亦可。
如以上說明，於藉由半導體材料之磊晶成長以充填凹部之技術中，本發明可以抑制在該磊晶成長區域產生孔洞的情形。
本次揭露之實施形態於所有部分皆為例示，並非用以限定本發明。事實上，上述實施形態得以多種形態具現。又，在不脫離隨附之申請專利範圍及其主旨之範圍內，可對上述實施形態進行種種形態之省略、置換、變更。本發明之範圍，包含隨附之申請專利範圍及與其均等意義及範圍內的所有變更。
MT‧‧‧方法
ST1～ST10、STa‧‧‧步驟
SQ‧‧‧排程
W‧‧‧晶圓（被處理體）
SB‧‧‧半導體基板
IF‧‧‧絶緣膜
SF、SF’‧‧‧晶種層
LF、LF’‧‧‧襯墊層
TF1‧‧‧第1薄膜
TF2‧‧‧第2薄膜
EPR、EPR’‧‧‧磊晶區域
DR‧‧‧凹部
DS‧‧‧壁面
SW‧‧‧側壁面
BW‧‧‧底面
TW‧‧‧頂面
10‧‧‧處理裝置
12‧‧‧容器
14‧‧‧內管
16‧‧‧外管
18‧‧‧集流腔
20‧‧‧支撐環
22‧‧‧蓋體
24‧‧‧晶舟昇降器
26‧‧‧晶舟
28‧‧‧隔熱體
30‧‧‧加熱器（加熱裝置）
32‧‧‧氣體導入管
34‧‧‧排氣口
36‧‧‧掃氣氣體供給管
38‧‧‧排氣管
40‧‧‧閥
42‧‧‧排氣裝置
100‧‧‧控制部
110‧‧‧主控制部
111‧‧‧製程配方儲存部
112‧‧‧ROM
113‧‧‧RAM
114‧‧‧I／O埠
115‧‧‧CPU
116‧‧‧匯流排
121‧‧‧操作面板
122‧‧‧溫度感測器（群）
123‧‧‧壓力表（群）
124‧‧‧加熱器控制器
125‧‧‧流量控制部
126‧‧‧閥控制部
GF‧‧‧氣體供給部
GS1、GS2、GS3、GS4、GS5、GS6‧‧‧氣體源
V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、V61、V62‧‧‧閥
FC1、FC2、FC3、FC4、FC5、FC6‧‧‧流量控制器
隨附之圖式，係繪示本案之實施形態而作為本說明書之一部分收錄者，其與上述之一般性說明及後述之實施形態詳情，一同說明本案之概念。
【圖1】：顯示一實施形態之凹部充填方法的流程圖。
【圖2】(a)~(c)：例示圖1所示方法之實施前的初始狀態、及執行該方法之各步驟後的被處理體之剖面圖。
【圖3】(a)~(c)及【圖4】(a)~(c)：執行圖1所示方法之各步驟後的被處理體之例示剖面圖。
【圖5】：顯示可用於實施圖1所示方法之處理裝置的概略圖。
【圖6】：顯示圖5所示之處理裝置之控制部結構的例示圖。
MT‧‧‧方法
ST1~ST10、STa‧‧‧步驟
SQ‧‧‧排程

Claims (12)

  1. 一種凹部之充填方法，用以充填被處理體之凹部，該被處理體具有半導體基板及設於該半導體基板上的絶緣膜，該凹部係貫穿該絶緣膜，而延伸至該半導體基板之內部；該方法包含以下步驟： 　沿著該半導體基板中界定有該凹部之壁面，形成半導體材料之第1薄膜的步驟； 藉由在設定為第1壓力之容器內將該被處理體退火，而在不移動該第1薄膜的情況下，沿著該半導體基板中界定有該凹部之壁面，形成使該第1薄膜之該半導體材料結晶化而設置之磊晶區域的步驟； 沿著界定有該凹部之壁面，形成半導體材料之第2薄膜的步驟； 藉由在設定為低於該第1壓力之第2壓力的容器內將該被處理體退火，進一步地形成使朝向該凹部之底部移動之該第2薄膜之該半導體材料結晶化而設置之磊晶區域的步驟。
  2. 如申請專利範圍第1項之凹部之充填方法，其中，該第1壓力係高於133.3Pa之壓力，該第2壓力係133.3Pa以下之壓力。
  3. 如申請專利範圍第1項之凹部之充填方法，其中更包含以下步驟：在形成該第1薄膜之該步驟、及形成該第2薄膜之該步驟中之至少一步驟之前，形成作為襯墊層之非晶半導體層的步驟。
  4. 如申請專利範圍第3項之凹部之充填方法，其中更包含以下步驟：在形成該襯墊層之該步驟之前，由胺基矽烷系氣體或高次矽烷氣體形成晶種層的步驟。
  5. 如申請專利範圍第1項之凹部之充填方法，其中更包含以下步驟：在形成該磊晶區域之該步驟與形成該第2薄膜之該步驟之間，蝕刻該第1薄膜的步驟。
  6. 如申請專利範圍第1項之凹部之充填方法，其中更包含以下步驟：在更進一步形成該磊晶區域之該步驟後，蝕刻該第2薄膜的步驟。
  7. 一種處理裝置，包括： 容器； 氣體供給部，對該容器內供給用以形成半導體材料之第1薄膜的第1氣體、及用以形成半導體材料之第2薄膜的第2氣體； 加熱裝置，用以將該容器內的空間加熱； 排氣裝置，用以將該容器內的空間減壓；以及 控制部，控制該氣體供給部、該加熱裝置、及該排氣裝置； 該控制部， 執行第1控制，使該氣體供給部對該容器內供給該第1氣體； 執行第2控制，使該排氣裝置將該容器內的空間之壓力設定為第1壓力，且使該加熱裝置將該容器內的空間加熱； 執行第3控制，使該氣體供給部對該容器內供給該第2氣體； 執行第4控制，使該排氣裝置將該容器內的空間之壓力設定為低於該第1壓力之第2壓力，且使該加熱裝置將該容器內的空間加熱。
  8. 如申請專利範圍第7項之處理裝置，其中，該第1壓力係高於133.3Pa之壓力，該第2壓力係133.3Pa以下之壓力。
  9. 如申請專利範圍第7項之處理裝置，其中，該氣體供給部構成為進一步對該容器內供給用以形成非晶半導體層之第3氣體； 該控制部，在執行該第1控制及該第3控制中之至少一者之前，更進一步地執行第5控制，使該氣體供給部對該容器內供給該第3氣體。
  10. 如申請專利範圍第9項之處理裝置，其中，該氣體供給部構成為進一步對該容器內供給胺基矽烷系氣體或高次矽烷氣體； 該控制部，在執行該第5控制之前，更進一步地執行第6控制，使該氣體供給部對該容器內供給該胺基矽烷系氣體或該高次矽烷氣體。
  11. 如申請專利範圍第7項之處理裝置，其中，該氣體供給部構成為進一步對該容器內供給用以蝕刻該第1薄膜之第4氣體； 該控制部，在該第2控制之執行與該第3控制之執行之間，更進一步地執行第7控制，使該氣體供給部對該容器內供給該第4氣體。
  12. 如申請專利範圍第7項之處理裝置，其中，該氣體供給部構成為進一步對該容器內供給用以蝕刻該第2薄膜之第5氣體； 該控制部，在執行該第4控制之後，更進一步地執行第8控制，使該氣體供給部對該容器內供給該第5氣體。
TW104135018A 2014-10-29 2015-10-26 凹部之充填方法 TWI622125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-220542 2014-10-29
JP2014220542A JP6397307B2 (ja) 2014-10-29 2014-10-29 凹部を充填する方法

Publications (2)

Publication Number Publication Date
TW201628126A true TW201628126A (zh) 2016-08-01
TWI622125B TWI622125B (zh) 2018-04-21

Family

ID=55853463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135018A TWI622125B (zh) 2014-10-29 2015-10-26 凹部之充填方法

Country Status (4)

Country Link
US (1) US9865467B2 (zh)
JP (1) JP6397307B2 (zh)
KR (1) KR101877102B1 (zh)
TW (1) TWI622125B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
KR102540252B1 (ko) * 2018-07-10 2023-06-07 주식회사 원익아이피에스 반도체 소자의 제조 방법
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
KR102824349B1 (ko) 2022-04-28 2025-06-23 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116722A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 半導体装置の製造方法
JPS6477924A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
US5888876A (en) * 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
JPH1131659A (ja) * 1997-07-10 1999-02-02 Toshiba Corp 半導体装置の製造方法
JP2000269462A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6410455B1 (en) * 1999-11-30 2002-06-25 Wafermasters, Inc. Wafer processing system
GB0101528D0 (en) * 2001-01-20 2001-03-07 Trikon Holdings Ltd A method of filling trenches
US7344979B2 (en) * 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置

Also Published As

Publication number Publication date
KR20160052345A (ko) 2016-05-12
TWI622125B (zh) 2018-04-21
US9865467B2 (en) 2018-01-09
JP6397307B2 (ja) 2018-09-26
JP2016092029A (ja) 2016-05-23
US20160126103A1 (en) 2016-05-05
KR101877102B1 (ko) 2018-07-10

Similar Documents

Publication Publication Date Title
TWI571916B (zh) 充塡渠溝之方法及處理裝置
TWI581369B (zh) 凹部充填方法及處理裝置
JP6174943B2 (ja) 凹部を充填する方法
CN105895512B (zh) 填充凹部的方法以及处理装置
TW201628126A (zh) 凹部之充填方法及處理裝置
CN105895506B (zh) 填充凹部的方法以及处理装置
JP2016092051A (ja) 凹部を充填する方法及び処理装置