KR102540252B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102540252B1
KR102540252B1 KR1020180080150A KR20180080150A KR102540252B1 KR 102540252 B1 KR102540252 B1 KR 102540252B1 KR 1020180080150 A KR1020180080150 A KR 1020180080150A KR 20180080150 A KR20180080150 A KR 20180080150A KR 102540252 B1 KR102540252 B1 KR 102540252B1
Authority
KR
South Korea
Prior art keywords
pressure
semiconductor device
film
manufacturing
annealing
Prior art date
Application number
KR1020180080150A
Other languages
English (en)
Other versions
KR20200006422A (ko
Inventor
장원준
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180080150A priority Critical patent/KR102540252B1/ko
Publication of KR20200006422A publication Critical patent/KR20200006422A/ko
Application granted granted Critical
Publication of KR102540252B1 publication Critical patent/KR102540252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선할 수 있는 반도체 소자의 제조 방법을 개시한다. 본 발명의 실시예에 따른 반도체 소자의 제조 방법은, 챔버 내의 반도체 소자에 필요한 막을 형성하는 단계; 및 상기 막 형성단계 이후에 상기 챔버를 가압한 뒤 그 가압 압력에 비해 작은 압력으로 감압하는 단계, 또는 상기 막 형성단계 이후에 상기 챔버를 감압한 뒤 그 감압 압력에 비해 보다 큰 압력으로 가압하는 단계를 한번 이상 거치는 변압 단계를 포함한다.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더 상세하게는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선하는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 방법은 증착을 통한 막을 형성하는 공정을 포함할 수 있다.
그런데, 종래에는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선하기 위하여 업계에서 특별히 선호하거나 완벽하게 검증되었다고 특히 잘 알려진 기술이 없었다.
일반적인 종래 기술은 단지 상압 또는 저압에서 반도체 소자의 막 형성 시 불순물을 포함하는 가스를 적게 사용하는 방식을 선택하여 불순물을 제거하고 있다.
한편, 3차원 반도체 소자들, 높은 종횡비(High Aspect Ratio)를 갖는 반도체 제품들의 등장에 따라 스텝 커버리지(step coverage)의 규격을 만족하기 위해 막 증착 온도를 보다 저온화하거나 불순물의 함량이 높은 소스를 필연적으로 사용하게 된 탓에 막 내의 불순물 제거가 더욱 어려워지고 있는 실정이다. 따라서, 막 형성 후 막 특성의 열화없이도 막 내에 존재하는 불순물을 제거하여 막의 특성을 개선할 수 있는 반도체 제조 방법이 요구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 챔버 내의 반도체 소자에 필요한 막을 형성하는 단계; 및 상기 막 형성단계 이후에 상기 챔버를 가압한 뒤 그 가압 압력에 비해 작은 압력으로 감압하는 단계, 또는 상기 막 형성단계 이후에 상기 챔버를 감압한 뒤 그 감압 압력에 비해 보다 큰 압력으로 가압하는 단계를 한번 이상 거치는 변압 단계;를 포함한다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 소자의 막을 어닐링함에 있어서, 상기 반도체 소자의 막을 미리 설정된 온도의 가스 분위기에서 상압 이상의 압력으로 가압 어닐링한 뒤, 상기 가압 어닐링 압력보다 작은 압력으로 감압 어닐링하거나, 반대로 상압 이하의 압력으로 감압 어닐링한 뒤 상기 감압 어닐링 압력보다 큰 압력으로 가압 어닐링하는 단계를 포함한다.
본 발명의 실시예에 따르면, 본 발명은 막을 형성한 후 고온의 가스 분위기 하에서 어닐 공정으로 가압하고 급격히 감압함으로써 막 내의 불순물을 제거할 수 있고 조성이나 입자 크기 등 막의 특성을 개선할 수 있다.
또한, 본 발명은 반도체 소자의 막 형성 후 독립된 변압 어닐 공정을 진행하므로 폭 넓은 반도체 제조 공정에 적용할 수 있다.
또한, 본 발명은 3차원 및 높은 종횡비(High Aspect Ratio)를 갖는 반도체 제품들에 있어서도 고압으로 인한 균일한 열처리가 가능하며, 급격한 감압으로 인한 불순물의 균일한 탈 가스가 가능하다.
또한, 본 발명은 표면 결합으로 인해 생기는 표면 경화 현상을 억제하여 지속적인 열처리 효과를 유지할 수 있으며, 금속원자들의 이동을 촉진시켜 Grain Boundary 두께를 얇게 하거나 Grain Size를 크게 할 수 있어 금속막의 특성을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 모식화한 도면이다.
도 5는 종래 기술에 따른 상압 어닐링에 의한 막의 특성을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 변압 어닐링에 의한 막의 특성을 설명하기 위한 도면이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 실시예는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 1을 참고하면, 반도체 소자의 제조 방법은 막을 형성하는 단계(S100)와, 막 형성 후 어닐 공정으로서 가압 후 감압하거나, 감압 후 가압하는 변압 단계(S200)를 포함할 수 있다. 본 명세서에서, 반도체 소자의 막을 형성하는 공정에 대한 설명은 생략한다.
변압 단계(S200)는 반도체 소자의 막을 미리 설정된 압력 또는 성막 단계의 압력 이상으로 가압하는 단계와, 미리 설정된 상압 미만의 압력으로 감압하는 단계를 포함할 수 있다. 일례로, 가압 시 제1 내지 제30 기압의 범위에서 반도체 소자의 막을 가압할 수 있으며, 감압 시 제1 토르(torr) 이하의 범위에서 반도체 소자의 막을 감압할 수 있다.
그리고, 변압 단계(S200)는 미리 설정된 고온의 분위기에서 가압할 수 있다. 여기서, 성막하고자 하는 막의 종류에 따라 원료가스와 환원가스의 종류 및 온도는 변경 설정될 수 있다. 미리 설정된 고온은 100℃ 내지 600℃ 사이에서 설정될 수 있다. 일례로, 반도체 소자에 TiN막을 입히고자 하는 경우 원료가스로는 TiCl4과 N2 또는 NH3 가스가, 후속 변압 열처리 가스로는 H2가 N2 등의 캐리어 가스와 더불어 이용될 수 있다. 여기서, H2가스는 TiN 성막 후, 챔버 내에 남은 염화불순물과 결합된 뒤 챔버 내로부터 제거되는 캐리어 가스로서의 역할을 할 수 있다.
그리고, 변압 단계(S200)는 가압하고 감압하는 어닐 공정을 하나의 단위 싸이클로 가정하면, 단위 싸이클은 적어도 하나 이상의 횟수만큼 반복하여 처리할 수 있다.
이와 같이 본 실시예는 반도체 소자의 막 형성 후 막 내 불순을 제거하고 조성이나 입자 크기 등 막의 특성을 개선하기 위해 반도체 소자의 막을 변압 어닐링한다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 모식화한 도면이다.
도 2를 참고하면, 도 2는 반도체 소자의 막 내에 불순물(11, 12, 13)이 포함된 것을 모식화한 도면이다. 도 2는 예를 들어, 반도체 소자에 TiN막을 성막하기 위해 챔버 내에 TiCl4와 N2을 포함한 원료가스를 공급하여 성막을 진행한 직후 챔버 내의 상태를 모식화한 도면이다. 부호 20은 Ti를, 부호 21은 N을 나타내며, 11, 12, 13은 Cl을 나타낸다. TiN을 성막한 뒤, 막 내에 있는 불순물 11은 느슨한 결합 상태의 Cl 불순물을 나타내고, 12은 단단한 결합 상태의 Cl불순물을 나타내며, 13은 자유로운 미결합 상태의 Cl불순물을 나타낸다. Cl 불순물을 제거하기 위해 통상적으로는 H2 가스를 주입하여 HCl 상태로 환원시킨다.
도 3을 참고하면, 도 3은 반도체 소자에 TiN을 성막한 후, 막을 가압하는 공정을 모식화한 도면이다. 여기서, 수소(H2) 가스 분위기에서 가압하는 경우에는 Ti(20)로부터 느슨한 결합 상태에서 분리된 불순물(11)과 자유로운 미결합 상태의 불순물(13)들은 수소(H2)와 결합하여 기화하기 용이한 비활성화 상태의 HCl(14)이 되고, 단단한 결합 상태의 Cl 불순물(12)마저 그 결합이 깨어져 환원될 가능성이 증가한다. Cl 불순물들은 어느 모로 보나 제거하는 것이 막질에 보다 긍정적인 영향을 가져온다. 가압의 일례로, 100℃ 내지 600℃ 사이에서 대략 400℃의 소스(H) 가스의 분위기 하에서 제1 기압 내지 제30 기압의 범위의 압력으로 반도체 소자의 막을 가압할 수 있다. 도 4는 반도체 소자의 막을 감압하는 공정을 모식화한 도면이다. 도 4를 참고하면 가압 상태에서 급격히 감압하는 경우 Cl 불순물은 HCl 형태로 수소가스(H2)와 함께 배출될 수 있다. 일례로, 제1 토르(torr) 이하의 범위에서 챔버의 압력을 감압할 수 있다.
가압 후 감압하거나, 감압 후 가압하여 챔버 내의 압력을 변화시키는 변압 어닐 싸이클은 필요에 따라 여러 번 반복 처리할 수 있다.
도 5 및 도 6은 변압 어닐 공정에 의한 막의 특성 개선을 설명하기 위한 도면이다. 일례로, 도 5는 종래 기술에 따른 상압 어닐링에 의한 막의 특성을 설명하기 위한 도면이고, 도 6은 본 발명의 일 실시예에 따른 변압 어닐링에 의한 막의 특성을 설명하기 위한 도면이다.
도 5 및 도 6을 참고하면, 본 실시예에 따른 반도체 소자의 제조 방법은 막 형성 후 어닐 공정으로 가압하고 감압하는 변압 단계를 포함함으로써, 종래 기술 대비 입자의 크기가 크고 입자 경계선의 두께가 얇다. 이는 마이그레이션(Migration)을 촉진하고 입자 경계선 성장을 억제할 수 있으며, 표면 결합으로 인해 생기는 표면 경화 현상을 억제하여 지속적인 열처리 효과를 유지할 수 있다.
이와 같이, 본 실시예는 반도체 소자의 막 형성 후 고온의 가스 분위기 하에서 어닐 공정으로 가압하고 급격히 감압함으로써 막 내의 불순물을 제거할 수 있고 조성이나 입자 크기 등 막의 특성을 개선할 수 있다. 또한, 본 실시예는 반도체 소자의 막 형성 후 독립된 변압 어닐 공정을 진행하므로 폭 넓은 반도체 제조 공정에 적용할 수 있다.
또한, 본 실시예는 3차원 및 높은 종횡비(High Aspect Ratio)를 갖는 반도체 제품들에 있어서도 고압으로 인한 균일한 열처리를 가능하게 하며, 급격한 감압으로 인한 불순물의 균일한 탈 가스를 가능하게 할 수 있다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
S100: 막 형성 단계
S200: 변압 단계
11: 느슨하게 결합된 불순물
12: 단단하게 결합된 불순물
13: 미결합 상태의 불순물

Claims (13)

  1. 챔버 내의 반도체 소자에 필요한 막을 형성하는 단계; 및
    상기 막 형성단계 이후에 상기 챔버를 가압한 뒤 그 가압 압력에 비해 작은 압력으로 감압하는 단계, 또는 상기 막 형성단계 이후에 상기 챔버를 감압한 뒤 그 감압 압력에 비해 보다 큰 압력으로 가압하는 단계를 한번 이상 거치는 변압 단계;를 포함하되 상기 변압 단계의 상기 가압 단계는, 상압보다 큰 압력으로 가압하는 단계인 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 변압 단계의 상기 감압 단계는,
    상압보다 작은 압력으로 감압하는 단계를 포함하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 변압 단계는,
    미리 설정된 고온의 가스 분위기에서 가압하는 단계를 포함하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서, 상기 가스는,
    상기 막의 대상 물질에 따라 변경 설정되는 반도체 소자의 제조 방법.
  6. 제 4 항에 있어서, 상기 미리 설정된 고온은,
    상기 막의 대상 물질에 따라 변경 설정되는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서, 상기 변압 단계는,
    가압하고 감압하는 어닐 공정을 하나의 단위 싸이클로 하여 적어도 한 싸이클 이상을 수행하는 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서, 상기 변압 단계는,
    상기 챔버 내의 온도를 변경하도록 설정되는 반도체 소자의 제조 방법.
  9. 반도체 소자의 막을 어닐링함에 있어서,
    상기 반도체 소자의 막을 미리 설정된 온도의 가스 분위기에서 상압 이상의 압력으로 가압 어닐링한 뒤, 상기 가압 어닐링 압력보다 작은 압력으로 감압 어닐링하거나, 반대로 상압 이하의 압력으로 감압 어닐링한 뒤 상기 감압 어닐링 압력보다 큰 압력으로 가압 어닐링하는 변압 단계를 포함하되, 상기 감압 어닐링 압력보다 큰 압력의 상기 가압 어닐링은, 상압보다 큰 압력인 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 막의 대상 물질에 따라 상기 가스의 온도가 설정되는 반도체 소자의 제조 방법.
  11. 제 9 항에 있어서, 상기 변압 단계의 감압 어닐링은,
    상압보다 작은 압력인 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제 9 항에 있어서, 상기 변압 단계는,
    가압하고 감압하는 어닐 공정을 하나의 단위 싸이클로 하여 적어도 한 싸이클 이상을 수행하는 반도체 소자의 제조 방법.
  13. 제 9 항에 있어서, 상기 변압 단계는,
    챔버 내의 온도를 변경하도록 설정되는 반도체 소자의 제조 방법.
KR1020180080150A 2018-07-10 2018-07-10 반도체 소자의 제조 방법 KR102540252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180080150A KR102540252B1 (ko) 2018-07-10 2018-07-10 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080150A KR102540252B1 (ko) 2018-07-10 2018-07-10 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200006422A KR20200006422A (ko) 2020-01-20
KR102540252B1 true KR102540252B1 (ko) 2023-06-07

Family

ID=69367927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080150A KR102540252B1 (ko) 2018-07-10 2018-07-10 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102540252B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11823907B2 (en) 2019-10-16 2023-11-21 Wonik Ips Co., Ltd. Processing method for substrate
KR20220026713A (ko) 2020-08-26 2022-03-07 주식회사 원익아이피에스 기판처리방법과, 그에 따른 기판처리장치 및 반도체 소자 제조방법
KR20230001280A (ko) * 2021-06-28 2023-01-04 주식회사 원익아이피에스 챔버내부처리방법 및 기판처리방법
KR20230090855A (ko) * 2021-12-15 2023-06-22 주식회사 원익아이피에스 기판처리방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221165A (ja) * 2001-08-30 2007-08-30 Tokyo Electron Ltd プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置
JP2016092029A (ja) 2014-10-29 2016-05-23 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088679B1 (ko) * 2010-05-10 2011-12-01 주식회사 원익아이피에스 기판 처리장치 및 기판 처리방법
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
KR102112703B1 (ko) * 2016-11-29 2020-05-21 주식회사 원익아이피에스 플라즈마 방식에 의한 박막 증착 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221165A (ja) * 2001-08-30 2007-08-30 Tokyo Electron Ltd プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置
JP2016092029A (ja) 2014-10-29 2016-05-23 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Also Published As

Publication number Publication date
KR20200006422A (ko) 2020-01-20

Similar Documents

Publication Publication Date Title
KR102540252B1 (ko) 반도체 소자의 제조 방법
WO2018120731A1 (zh) 硅外延片的制造方法
JP7039667B2 (ja) 基板処理方法
CN110050326B (zh) 包括SiC蒸镀层的半导体制造用部件及其制造方法
JP6392279B2 (ja) 窒化膜の製造方法
JP6290222B2 (ja) 基板をコーティングする方法及び基板を接合する方法
JP6110420B2 (ja) 窒化膜の製造方法及び窒化膜の圧縮応力の制御方法
CN111235547A (zh) 化学气相沉积方法
JP2014159612A (ja) 成膜方法
CN103633012A (zh) 改善硅片翘曲度的方法
JP4508955B2 (ja) 材料複合体ウェーハの製造方法
US10276366B2 (en) Low interface state device and method for manufacturing the same
TWI688010B (zh) 用於改善具有敏感層及反應層的薄膜堆疊的方法與結構
JP6144525B2 (ja) 下地基板の製造方法およびｉｉｉ族窒化物半導体基板の製造方法
CN103943465A (zh) 氧化硅薄膜制备方法
TWI815248B (zh) 基板處理方法
US12027371B2 (en) Substrate processing method
JP4646803B2 (ja) シリコン窒化膜の形成方法
JP6066760B2 (ja) 成膜方法
KR102026966B1 (ko) 폴리실리콘막의 디펙트 저감 방법
JP6347330B2 (ja) エピタキシャルウェーハの製造方法
JP5823805B2 (ja) タングステン遮光膜の製造方法、タングステン遮光膜
TW201425631A (zh) 鋁薄膜之製造方法
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
KR100199347B1 (ko) 반도체 소자의 실리콘나이트라이드막 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant