JP4508955B2 - 材料複合体ウェーハの製造方法 - Google Patents

材料複合体ウェーハの製造方法 Download PDF

Info

Publication number
JP4508955B2
JP4508955B2 JP2005171177A JP2005171177A JP4508955B2 JP 4508955 B2 JP4508955 B2 JP 4508955B2 JP 2005171177 A JP2005171177 A JP 2005171177A JP 2005171177 A JP2005171177 A JP 2005171177A JP 4508955 B2 JP4508955 B2 JP 4508955B2
Authority
JP
Japan
Prior art keywords
source
temperature
handle
handle complex
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005171177A
Other languages
English (en)
Other versions
JP2005354078A (ja
Inventor
マリス ティバウト
グエン フォング
ゴット エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005354078A publication Critical patent/JP2005354078A/ja
Application granted granted Critical
Publication of JP4508955B2 publication Critical patent/JP4508955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

発明の詳細な説明
本発明は材料複合体ウェーハの製造方法に関し、特に水晶に半導体を載せた(semiconductor on quartz)タイプの材料複合体ウェーハに関する。
このような材料複合体ウェーハはスマートカット(SmartCut)技術で作ることができる。該技術は、ヘテロ構造に適用可能なように、材料複合体ウェーハに適用可能である。このような適用は、材料複合体ウェーハの内側の応力を考慮に入れると必要である。これはヘテロ構造が、十分に異なる物理的特性、例えば異なる熱膨張係数を持つ場合があるからである。この応力は品質を悪化させる恐れがあり、サンプルを完全に破壊する恐れすらある。
スマートカット技術は3つの主要な工程ステップを含む。それらのステップは、a)ソース基板に所定の分割領域を形成するステップと、b)ソース‐ハンドル複合体を形成するためにソース基板をハンドル基板に取り付けるステップと、c)エネルギーを、特に熱エネルギーの形で供給することにより、所定の分割領域を分離するまで弱くするステップとである。
材料複合体ウェーハが、熱膨張係数のような、通常異なる物理的特性を持つ材料によって構成されているという事実のために、最終の分離に導く熱アニールステップが常に完全には実行されない。実際には、このことがソース‐ハンドル複合体の内側の応力を過剰にすることがある。この問題を解決するために、例えばFR2797347などでは、脆弱化/分離のステップを2つのパートに分けることが提案された。第1のステップは所定の分割領域を弱くする熱処理からなり、第2のステップはソース基板を所定の分割領域でソース‐ハンドル複合体から物理的に分離することからなり、第2のステップの間にソース基板からハンドル基板上への薄膜の移動が行われる。脆弱化のステップの間に、所定の分割領域が弱められていく。しかし、ソース‐ハンドル複合体の内側の高い応力の存在による負の結果を防止するために、温度及び時間の組み合わせであり完全な分離に必要なサーマルバジェットが完全には適用されていない。脆弱化のステップの後で、ソース‐ハンドル複合体は最終の分離ステップを実行するべく室温まで冷却される。最終の分離ステップでは、物理的な分離を達成する為の付加的なエネルギーを、特に機械的エネルギーの形で、供給する。そうするために、必要なエネルギーを提供するよう脆弱化された平面にブレードが挿入される。
提案された工程では、たとえ熱膨張係数が異なっても、必要とされるタイプの材料複合体ウェーハを作り出すことが可能である。しかし、大量生産工程において最終の製品の品質が常に十分に良好ではないことが観察され、このことは製品歩留まりを不満足なものにし、よって良好なウェーハ当たりのコストを増大する。大量生産工程では、ウェーハが25枚以上のグループごとに熱的に処理される。この場合、100枚のウェーハが一般的な量である。その後、各ウェーハは室温で分割装置により、例えばブレードにより、機械的に分割される必要がある。そして炉は更なる利用が可能である。この種類の生産では、増大した粗さが観察された。移動させられた層はハンドル基板の表面を完全には覆わず、除外区域と呼ばれる前記の空き区域は広く、移動させられた層の縁はその周囲における不規則性が大きい。これら全てが製品の品質を低下させる。
従って、本発明の目的は、標準的な工程と比較して更に最適化されており、即ち、これによってより高い製品歩留まりとより高い品質とを得ることが可能な材料複合体ウェーハの製造方法、特に水晶に半導体を載せたタイプの材料複合体ウェーハの製造方法を提供することである。
この目的は、請求項1に係る材料複合体ウェーハの製造方法によって達成される。
この分離温度での機械的分割はウェーハの質をよりよいものにする。先行技術の工程において分離工程により引き起こされた欠陥が低減される。特にこれらの欠陥はブレードの挿入により引き起こされたもので、先行技術の工程の状態では、ウェーハ表面の粗さを高め、不規則な周囲の除外区域を広げるに至っている。
この応用では、「室温」という用語は、約18℃〜約25℃の範囲の温度に関し、典型的なクリーンルームの温度に相当している。この出願において「脆弱化の程度」という用語は、中間に分割領域のあるソース基板の2つの部分が依然として互いに接続されている際の、脆弱化された所定の分割領域の強度の尺度として使われている。
有利な実施形態によれば、分離温度が150℃を下回り、好ましくは50℃を下回る。150℃を下回っていると、基本的には同一のレベルの脆弱化の程度を維持することが可能であり、更なる望ましくない応力が避けられる。ブレードを用いた機械的分割は、粗さの大きい欠陥を少なくして滑らかに実施することも可能である。機械的分割が50℃以下で起こると、シリコンと水晶のウェーハの場合には、熱膨張係数が異なることを起因とする湾曲の生成が基本的には防止され、得られたウェーハの粗さは小さい。
本発明の変形態様によれば、ソース‐ハンドルの複合体がステップc)とステップd)との間に、室温よりも高い保管温度で保管され、保管温度では保管の間は所定の分割領域の脆弱化の程度が本質的に同一にとどまる。それ以上脆弱化が起こらないように保管温度が選択されるので、それ以上の応力は材料複合体ウェーハに負荷されず、青いブリスタリングや割れなどの欠陥が防止される。ウェーハは、前記保管温度で相当な時間に亘り保管可能で、粗さを小さくする機械的分割が可能な状態に維持される。
保管が、約50℃〜約150℃、特に約50℃〜約140℃、なおまた特に約70℃〜約120℃の温度で行われることが有利である。この温度の状況では、結合された構造に与えられるサーマルバジェットは十分に低く、脆弱化の程度をほぼ一定に維持して、更なる応力を防止する。ところが他面では、ブレードの挿入のような、分離をもたらす付加的なエネルギーを供給することが、粗さを大きくしたり製品の品質を下げたりといった上述の欠陥にはつながらない。それ故に、言及した温度範囲内では、良好な品質の材料複合体ウェーハの製品歩留まりを更に高めることができる。
好適な実施形態によれば、保管が、中性雰囲気、例えばアルゴン又は窒素ガスなどの下で行われてもよい。中性雰囲気下で保管することで、材料複合体ウェーハの必要とされる特性を変え得る化学反応が起こることを防止できる。
好ましくは、保管は炉で行われる。炉の利点は、多数のウェーハを同時に保管可能なことである。使用される炉は実際には熱アニールが行われるものと同一でよく、違いは、保管の間の温度が、もちろんアニールの間の温度よりも低いことである。好ましくは、保管専用の炉が使用される。このことは分割に向けてウェーハを個々に取り出すのに適している。
保管にホットプレートが使用されることが有利である。このことは、材料複合体ウェーハの材料が熱膨張係数の大きな差を示さない場合、例えば、ソース基板とハンドル基板とが同一の材料又は類似な材料(例えば、絶縁体にシリコンを載せた(silicon on insulator)タイプのウェーハ)から作られた場合などに、特に有利である。この場合の利点は、ホットプレートが比較的に安いので、経済的なことである。
好適な実施形態によれば、ソース基板が第1の材料から作られハンドル基板が第2の材料から作られることがあり、また更に、第1の材料及び第2の材料が、シリコン、A(III)‐B(V)半導体、A(III)‐B(V)半導体の合金、Ge、炭化ケイ素、合成水晶、溶融シリカから成っている材料のグループの少なくとも1つから作られることがある。これらの材料が、今日の、マイクロエレクトロニクス、オプトエレクトロニクス、マイクロメカニカルの応用に、かつ高品質を求める要望に重要な役割を果たすが、依然として、これらの材料の入手可能な複合体ウェーハは高く、本発明に係る製造方法により充足させられる可能性がある。わけても本発明は、水晶にシリコンを載せた(silicon on quartz)ウェーハに適用可能であるが、絶縁体にシリコンを載せた場合など非均質でないシステムにも適用できる。
本発明の好適な実施形態によれば、ソース‐ハンドル複合体は、ステップc)の後で冷却され、そして機械的に分割される前に再加熱される。ソース‐ハンドル複合体が冷却されたら、ソース‐ハンドル複合体は依然として分離されてはいないが、ある一定の程度まで脆弱化されている。前記の低い温度の間は、ウェーハを取り扱うことが可能で、更に処理されるそれぞれの場所及び装置へと運搬可能である。再加熱は、複合体を更に滑らかに処理可能な程度まで行われる。製品が再加熱された後の機械的分割は、表面粗さを非常に良好にする。分割後の表面の粗さの観点からすれば、適切な熱処理の後で公称の品質に戻すことは可能と言ってよい。
本発明の特定の態様によれば、ソース‐ハンドル複合体が、約150℃〜約250℃、好ましくは約180℃〜約220℃、又は約200℃の温度まで再加熱される。これらの温度範囲では、再加熱により、冷却された複合体の不利な特性が基本的には矯正される状態に達することができ、再加熱された複合体は、より低い分離温度に達することができる状態にある。再加熱された複合体の結果のウェーハは、品質が良く粗さも小さい。100℃〜220℃の範囲が特別に有利であると確認された。200℃では非常に良好な結果が達成されることが確認された。
有利な実施形態では、ソース‐ハンドル複合体が、約1時間〜約3時間、好ましくは約2時間に亘り再加熱される。これらの再加熱時間の後では、ソース‐ハンドル複合体が、良好な表面粗さを分割により達成するために特に都合がよい。
本発明の特定の実施形態が、添付図面を参照した以下の詳細な記述によってより明白になり、図1及び図2が本発明の実施形態に係る材料複合体ウェーハを作る方法を実行する為のステップを概略的に示している。図3が、本発明の更なる実施形態に係るソース‐ハンドル複合体の時間についての温度の原理によるグラフを示している。
図1に係る材料複合体ウェーハを製造する為の当該発明の方法の実施形態は、スマートカット技術に基づいている。しかし、熱エネルギーにより脆弱化される所定の分割領域を含む材料複合体ウェーハを製造するに適した他の工程も、適用可能である。
図1(a)はソース基板1を図示している。ソース基板1は、例えば本実施形態では所定のサイズのシリコンウェーハであり、その直径は今日のウェーハでは300mmまでである。この中へと、核種、例えば水素イオン3や、H及びHe又は他の希ガスの組み合わせなどが、所定のドーズ量及びエネルギーで注入される。注入された核種が、実質的にはソース基板1の表面と平行な所定の分割領域5を作り出す。
図1(b)はハンドル基板7を図示している。ハンドル基板7は本実施形態では異なる材料のウェーハ、例えば水晶ウェーハである。その表面は、図1(c)に図示される以下の工程ステップで、ソース‐ハンドル複合体9を作り出すべく、ハンドル基板7がソース基板1に結合可能なように準備されている。ソース基板1はハンドル基板7上に配置され、所定の分割領域5とハンドル基板7の表面との中間に、ソース基板の材料でありハンドル基板7上へと移動させられる薄膜6が設けられるようになっている。
ソース‐ハンドル複合体9は次に炉11(図1(d)参照)の中へと配置される。炉11は本実施形態ではバッチ型炉であり、炉11では幾つかのソース‐ハンドル複合体ウェーハ9が同時にアニールされる。しかし本工程は、単一ウェーハ型の炉と同一のやり方で実行されてもよい。炉11では、ウェーハ9が所定の温度まで加熱され、所定の温度は水晶にシリコンを載せたソース‐ハンドル複合体では約300℃〜約500℃ほどである。ウェーハは炉の内側に数分から数時間までとどまる。更に、アニールが固定された温度で行われてもよいし、品質を改善するためにある特定の温度プロファイルが炉の内側で実現されてもよい。
アニールステップは所定の分割領域5をある一定の程度まで脆弱化する働きをするだけであり、完全な分離に先立って停止される。実際には、これは、ソース‐ハンドル複合体9の内側の応力、即ちソース1とハンドル基板7との間の熱膨張係数の差のために生じる恐れがある応力を防止することが目的である。
アニール工程の後で、今度は脆弱化された分割領域5を有するソース‐ハンドル複合体9は、保管炉13の中へと移動させられてもよい。この保管炉13ではソース‐ハンドル複合体9は、室温を上回りアニール温度を下回る温度、より詳しくは更なる脆弱化が本質的に起きない温度の状態にされる。この温度は通例約50℃〜約150℃の範囲であり、好ましくは約50℃〜約140℃の範囲であり、またより好ましくは70℃〜約120℃の範囲である。
結局は、ウェーハ9を専用の保管炉13の中へと移動する代わりに、図1(d)に示すように、ウェーハを炉11にとどめておくことも可能であるが、温度を保管温度まで下げる必要がある。別の変形態様によれば、熱膨張係数の差が特に重要でない場合は、炉の代わりにホットプレートが使用されてもよい。
更にもう一つの別の変形態様によれば、表面上のあらゆる化学反応を防ぐため、又は、ソース‐ハンドル複合体9の物理的特性又は化学的特性が他の型の変化をしないよう、中性雰囲気下で、特にアルゴン又は窒素の雰囲気下で保管がなされてもよい。
そして次のステップでは、ソース基板の所定の分割領域5を、ソース‐ハンドル複合体の残りの部分から最終的に分離する。このステップは図2(f)に示されている。ここで、ウェーハが一つずつ保管炉13から取り出され、本実施形態ではソース‐ハンドル複合体9の中へ脆弱化された所定の分割領域5の高さでブレード15を挿入することにより、機械的エネルギーがソース‐ハンドル複合体9に与えられて、所定の分割領域5での分離が誘発される。それによってソース基板の材料である薄膜6がハンドル基板7の上へと移動される。付加的なエネルギーを供給するためにブレードを挿入する代わりに、他のエネルギー源、例えば音響エネルギー、振動、放射、加圧された液体の流れなどが与えられてもよい。
最終の分離のために、ソース‐ハンドル複合体9が分離温度の状態にされる。その分離温度は室温より高いが、その分離温度では所定の分割領域は本質的に同じ脆弱化の程度にとどまる。このことは、その分離温度が、更なる脆弱化が本質的に起こらない温度であることを意味する。複合体は、機械的分割が容易に実施でき分割面を良好な表面粗さに導く状態に保持される。分離温度は150℃を下回り、好ましくは50℃を下回る。比較すると、「室温」という用語は約18℃〜約25℃の範囲にある。
薄膜6の表面の品質を分析すると、この表面の質が、いつウェーハが保管炉13から出てきたかとは無関係に常に高くとどまることと、除外区域の周辺で、特にブレード15が挿入された位置で、大きい粗さ又は低い品質を示さないこととが確認された。室温よりも高い温度で分離されていない及び/又は保管されていないソース‐ハンドル複合体と比較して、更に全体的に粗さが弱められていることが観察された。このことが複合体材料ウェーハの品質をまた更に改善する。特に、該技術の材料複合体ウェーハの状態に関して低周波での表面の粗さが改善された。
更なる実施形態によれば、ソース‐ハンドル複合体9は、所定の分割領域を脆弱化する熱アニールのステップの後で、冷却されてもよい。ソース‐ハンドル複合体9は室温まで又は室温よりも少し高くまで冷却されてもよいが、他の温度も可能である。この状態で、複合体9は、長い距離に亘って、例えば熱処理装置から機械的分割装置まで運搬されてもよい。場合によっては、複合体は、冷却済みであれば工場同士間を運搬されてもよい。
その次に、脆弱化された分割領域を持つがまだ機械的に分割されていないソース‐ハンドル複合体9が、約150℃〜約250℃、好ましくは約180℃〜約220℃又は約200℃の温度まで再加熱される。これは、例えば、炉13でなされてよい。再加熱は約1時間〜約3時間、好ましくは約2時間に亘り行えばよい。再加熱の後は、ソース‐ハンドル複合体が矯正された状態にあり、前述したようにこの状態では個々の複合体9が取り出せて機械的に分割できる。再加熱により、アニールステップ後にウェーハが冷却されたにもかかわらず、機械的分割後に良好な製品の質が得られる。
図3は、本発明の更なる実施形態に従う時間tに亘る温度Tの基本的な過程のグラフを示す。時間t1では、所定の分割領域の脆弱化のためにソース‐ハンドル複合体9の熱アニールが行われる。アニールの後で、複合体9が時間t2で18℃〜25℃の室温に冷却される。時間t2は、複合体がこの状態で更に別の工場に運搬される場合には、相当に長くてもよい。
時間t3の間、複合体はほぼ200℃まで再加熱され、この温度である期間に亘り保持され、それから室温を上回り50℃を下回る範囲まで再度冷却される。グラフの端のバツ印は、この段階でのブレードを用いた機械的分割を指し示す。
当該発明の製造工程の実施形態が、水晶にシリコンを載せたタイプの材料複合体ウェーハの実施形態について既述された。しかし、同様の有利な工程が他のシステム、例えば、A(III)‐B(V)半導体や、A(III)‐B(V)半導体の合金や、Geや、合成水晶上の炭化ケイ素薄膜や、溶融シリカや、シリコンウェーハなどに適用されてもよい。
既述の方法は特に大量生産に適用可能であり、これは、保管が所定の温度で行われた場合、分離がなされた後の時間が最終の製品の品質に関与しないという事実による。
本発明の実施形態に係る材料複合体ウェーハを製造する方法の各ステップを概略的に示す工程図である。 本発明の実施形態に係る材料複合体ウェーハを製造する方法の各ステップを概略的に示す工程図である。 本発明の更なる実施形態に係るソース‐ハンドル複合体の時間についての温度の原理によるグラフである。
符号の説明
1…ソース基板、5…分割領域、7…ハンドル基板、9…ソース‐ハンドル複合体。

Claims (17)

  1. 材料複合体ウェーハの製造方法において、
    a)ソース基板(1)に所定の分割領域(5)を形成するステップと、
    b)ソース‐ハンドル複合体(9)を形成するために前記ソース基板(1)をハンドル基板(7)に取り付けるステップと、
    c)前記所定の分割領域(5)を脆弱化するために前記ソース‐ハンドル複合体(9)を熱アニールするステップと、
    d)前記ソース基板(1)を前記所定の分割領域(5)で機械的分割により分離するステップとを含み、
    前記ソース基板(1)が第1の材料から作られており、前記ハンドル基板(7)が第2の材料から作られており、
    ステップd)で前記ソース‐ハンドル複合体(9)を18℃〜25℃の範囲に相当する室温(RT)よりも高い分離温度の状態にし、前記分離温度において前記所定の分割領域(5)の脆弱化の程度を本質的に同一にとどめ、前記温度で前記機械的分割を実施することを特徴とする方法。
  2. 前記分離温度が150℃を下回っている請求項1に記載の方法。
  3. 前記分離温度が50℃を下回っている請求項1に記載の方法。
  4. 前記ソース‐ハンドル複合体(9)をステップc)とステップd)との間で室温(RT)よりも高い保管温度で保管し、前記保管温度ではその保管の間は前記所定の分割領域(5)の脆弱化の程度を同一程度にとどめている請求項1〜3のいずれか1項に記載の方法。
  5. 保管を、50℃〜150℃の温度で行う請求項に記載の方法。
  6. 保管を、50℃〜140℃の温度で行う請求項4に記載の方法。
  7. 保管を、70℃〜120℃の温度で行う請求項4に記載の方法。
  8. 保管を、不活性雰囲気下で、特に窒素及び/又はアルゴンの雰囲気下で行う請求項4〜7のいずれか1項に記載の方法。
  9. 前記アニール済みソース‐ハンドル複合体(9)を炉(13)に保管する請求項4〜8のいずれか1項に記載の方法。
  10. 前記アニール済みソース‐ハンドル複合体(9)をホットプレート(13)上に保管する請求項4〜9のいずれか1項に記載の方法。
  11. 記第1の材料及び/又は第2の材料が、シリコンと、A(III)‐B(V)半導体と、A(III)‐B(V)半導体の合金と、Geと、炭化ケイ素と、合成水晶と、溶融シリカとから成っている材料のグループの少なくとも1つである請求項1〜10のいずれか1項に記載の方法。
  12. 前記ソース‐ハンドル複合体(9)を、ステップc)の後で冷却し、それから機械的な分割の前に再加熱する請求項1〜11のいずれか1項に記載の方法。
  13. 前記ソース‐ハンドル複合体(9)を、150℃〜250℃の温度まで再加熱する請求項12に記載の方法。
  14. 前記ソース‐ハンドル複合体(9)を、180℃〜220℃の温度まで再加熱する請求項12に記載の方法。
  15. 前記ソース‐ハンドル複合体(9)を、180℃〜200℃の温度まで再加熱する請求項12に記載の方法。
  16. 前記ソース‐ハンドル複合体(9)を、1時間〜3時間に亘り再加熱する請求項12又は15のいずれか1項に記載の方法。
  17. 前記ソース‐ハンドル複合体(9)を、2時間に亘り再加熱する請求項12又は15のいずれか1項に記載の方法。
JP2005171177A 2004-06-10 2005-06-10 材料複合体ウェーハの製造方法 Active JP4508955B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04291457A EP1605504B1 (en) 2004-06-10 2004-06-10 Method for manufacturing a SOI wafer

Publications (2)

Publication Number Publication Date
JP2005354078A JP2005354078A (ja) 2005-12-22
JP4508955B2 true JP4508955B2 (ja) 2010-07-21

Family

ID=34931164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005171177A Active JP4508955B2 (ja) 2004-06-10 2005-06-10 材料複合体ウェーハの製造方法

Country Status (4)

Country Link
US (1) US7256103B2 (ja)
EP (2) EP1605504B1 (ja)
JP (1) JP4508955B2 (ja)
AT (1) ATE511210T1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5249511B2 (ja) * 2006-11-22 2013-07-31 信越化学工業株式会社 Soq基板およびsoq基板の製造方法
FR2914496B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la defectivite post decollement d'une couche mince par modification de son recuit de decollement.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484431A (ja) * 1990-07-27 1992-03-17 Shin Etsu Handotai Co Ltd ウェーハの保管方法
JP2000150835A (ja) * 1998-11-05 2000-05-30 Fujitsu Ltd 非単結晶シリコン薄膜の製造方法
JP2002516483A (ja) * 1998-05-18 2002-06-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体材料の改良された薄膜製造方法
JP2003506892A (ja) * 1999-08-04 2003-02-18 コミツサリア タ レネルジー アトミーク 過度の脆弱化ステップを有した薄層の移送方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037988A (en) * 1996-03-22 2000-03-14 Microsoft Corp Method for generating sprites for object-based coding sytems using masks and rounding average
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Soiウエーハの製造方法及びsoiウエーハ
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484431A (ja) * 1990-07-27 1992-03-17 Shin Etsu Handotai Co Ltd ウェーハの保管方法
JP2002516483A (ja) * 1998-05-18 2002-06-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体材料の改良された薄膜製造方法
JP2000150835A (ja) * 1998-11-05 2000-05-30 Fujitsu Ltd 非単結晶シリコン薄膜の製造方法
JP2003506892A (ja) * 1999-08-04 2003-02-18 コミツサリア タ レネルジー アトミーク 過度の脆弱化ステップを有した薄層の移送方法

Also Published As

Publication number Publication date
US20050277267A1 (en) 2005-12-15
EP1605504B1 (en) 2011-05-25
ATE511210T1 (de) 2011-06-15
JP2005354078A (ja) 2005-12-22
EP2293326A2 (en) 2011-03-09
EP2293326A3 (en) 2012-01-25
EP1605504A1 (en) 2005-12-14
US7256103B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
US7531428B2 (en) Recycling the reconditioned substrates for fabricating compound material wafers
EP1429381B1 (en) A method for manufacturing a material compound
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US7279700B2 (en) Semiconductor substrate and process for producing it
US10522386B2 (en) Susceptor and method for manufacturing same
JP4508955B2 (ja) 材料複合体ウェーハの製造方法
WO2010089928A1 (ja) GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP4971266B2 (ja) 脆化面に沿って複合基板を破砕する方法および装置
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
US9466758B2 (en) Composite substrates of silicon and ceramic
JP5053252B2 (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
JP3886959B2 (ja) 材料複合体の製造方法
US20130217207A1 (en) Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen layer
JP5913823B2 (ja) 半導体装置の製造方法
JPH097907A (ja) 裏面ポリシリコン付きウエーハ及びその製造方法
JP2000049065A (ja) 被処理体の処理方法
JP2004327576A (ja) 気相工程用トレー
KR20130078983A (ko) 박막 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4508955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250