JPH0484431A - ウェーハの保管方法 - Google Patents

ウェーハの保管方法

Info

Publication number
JPH0484431A
JPH0484431A JP20025390A JP20025390A JPH0484431A JP H0484431 A JPH0484431 A JP H0484431A JP 20025390 A JP20025390 A JP 20025390A JP 20025390 A JP20025390 A JP 20025390A JP H0484431 A JPH0484431 A JP H0484431A
Authority
JP
Japan
Prior art keywords
wafer
mirror
atmosphere
wafers
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20025390A
Other languages
English (en)
Other versions
JP2849178B2 (ja
Inventor
Tatsuo Ito
伊藤 辰夫
Atsuo Uchiyama
敦雄 内山
Masao Fukami
正雄 深美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP20025390A priority Critical patent/JP2849178B2/ja
Publication of JPH0484431A publication Critical patent/JPH0484431A/ja
Application granted granted Critical
Publication of JP2849178B2 publication Critical patent/JP2849178B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、シリコン(Sl)からなる2枚の鏡面ウェー
ハ(以下、ウェーハと略称する)を直接または酸化膜を
介して間接的に接合することにより構成される半導体素
子形成用基板の製造技術に関するもので、さらに詳しく
は、半導体素子形成用基板の製造に使用されるウェーハ
の接合前における保管方法に関するものである。
[従来の技術] 半導体素子(以下、素子と略称する)を高密度に形成し
た集積回路の素子分離を容易にしたり、あるいは特に0
M03回路のラッチアーツプ現象を解消するために、素
子形成用基板として5OI(Silicon on I
n5ulator)構造が従来から提案されてきた。
かかるSOI構造体の製造方法として、ウェーハ上に酸
化膜(絶縁層)を形成し、その上に81多結晶薄層を形
成後、レーザー光照射等により前記Si多結晶薄層の単
結晶化を行なったり、あるいはサファイヤ基板上にSi
単結晶薄層を気相熱分解法により形成する方法がある。
しかしながら、これらの方法により形成された絶縁層上
のSi単結晶薄層の結晶性は満足すべきものでなかった
。一方、別の方法として、2枚のウェーハを絶縁層を介
して接合し、素子を形成する活性領域のウェーハを研磨
またはエツチングによって所望の薄層にする方法があり
、この方法によって得られるS1単結晶薄層の結晶性は
優れているので、近年、有力な方法となりつつある。
かかる接合法には、単なる加重による圧着法と静電圧法
がある。前者の例として特開昭48−40372号公報
には、2枚のウェーハを酸化膜を介して重ね、約110
0℃以上の温度と約100kg/cit以上の加圧力で
接着する方法が紹介されている。また後者の例は、昭和
63年3月1日に日経マグロウヒル社が発行の「日経マ
イクロデバイス」第92〜98頁に記載されている。
以下、この素子形成用基板について説明する。
第1図(C)には、SOI構造の素子形成用基板の一例
が示されている。
この基板はウェーハ(ベースウェーハ)laと、全面に
酸化膜をつけたウェーハ(ボンドウェーハ)1bとを酸
化膜1cを介して接合した後、ウェーハ1bの露出面を
研磨または/およびエツチング等により薄膜化すること
によって製造される。
即ち、上記基板の製造にあっては、第2図のように、先
ずスライスされたSi板を鏡面研磨後に洗浄したウェー
ハlaおよびウェーハlbのうちウェーハ1bの全面に
、第1図(A)に示すように、熱酸化によって厚さ約0
.8μmの酸化膜ICを形成する。次に、ウェーハ1a
とウェーハ1bとを加圧接合させ(第1図(B))、そ
の状態で炉に仕込み、N、雰囲気中で、約1200℃の
温度で、熱処理を施す。これによって、ウェーハlaと
ウェーハ1bの接合体が得られる。
次に、この接合体のウェーハ1b外側を研磨または/お
よびエツチング等により薄膜化することによって、第1
図(C)に示すSOI構造の素子形成用基板が製造され
る。
ところで、ベースウェーハ1aは、従来、鏡面研磨され
洗浄された後、ポリプロピレン或いは弗素樹脂からなる
カセットに収納され、接合直前までクリーンベンチ内で
保管されるのが通常であった。また、ボンドウェーハ1
bについては、鏡面研磨して洗浄の後、石英ボートにセ
ットされて熱酸化炉内に送り込まれ、その全面に熱酸化
膜ICが形成されて後、炉外に取り出して、冷却後に洗
浄し、上記ベースウェーハ1aの場合と同様、樹脂製カ
セットに収納し、クリーンベンチ内で保管する。
他方、ウェーハ上に気相成長法によりSiエピタキシャ
ル層を形成したエピタキシャルウェーハは、パワートラ
ンジスタを中心とする広範な用途を有しているが、同法
の欠点はエピタキシャル層の形成に時間を要することか
らコストが高くなることである。
その解決手段としてウェーハ同士を直接接合する試みが
あり、例えば特開昭61−4221号公報ではウェーハ
同士を直接接合する際に接合面に異物が介在しないこと
を述べている。しかしこの場合の異物とは塵埃等の微粒
子(以下パーティクルという)を指しており、その接合
の仕方はウェーへの片方に酸化膜を付けることを除けば
前記とほぼ同様の工程で行なわれる。
C発明が解決しようとする課題] ところが、上記方法によって、ウェーハla。
1bを接合した場合、次のような問題が多発した。
即ち、ウェーハla、lbを接合した素子形成用基板に
ついて調べたところ、素子形成用基板の多くに、接合が
不完全で、多数の未接合小領域(以下ボイドという)の
あることが確認された。
また、このボイドに基づく不良発生率は、熱酸化処理さ
れないベースウェーハ1aについて鏡面研磨して洗浄後
から接合するまでのクリーンベンチ内での保管時間が長
いほど、高くなることが確認された。このボイドに基づ
く不良発生率は、ベースウェーハ1aの保管時間が1時
間、場合によっては、それより短い時間でも高くなるこ
とがあり、安定した接合作業ができないという問題があ
った。
このような問題は、鏡面状態のウェーハを直接的に接合
するときにも同様に生じた。
本発明は、かかる点に鑑みてなされたもので、ボイド不
良発生率の低減が図れるウェーハ保管方法の提供を目的
としている。
[課題を解決するための手段] 本発明者は、上記目的を達成するため、先ず、クリーン
ベンチ内雰囲気に含まれるパーティクルが保管ウェーハ
に付着し、その数が時間の経過と共に増えてボイドの発
生又は増加の原因となるのではないかと考え、パーティ
クルの影響について調べたが、後述するように、パーテ
ィクルに大きくは影響されないことが判った。
また、雰囲気の酸化成分例えば酸素によってウェーハの
鏡面が酸化されることにより形成される自然酸化膜の影
響について調べたが、ウェーハ上の自然酸化膜は、クリ
ーンベンチ内の保管中にほぼ20〜30人の厚さに成長
し、はぼ安定に推移していることから、もしボイドの原
因が自然酸化膜の存在にあるとしても、その厚さに大き
くは影響されないことが判った。
しかし、本発明者は前記不良の発生が何らかの物質によ
る表面汚染であることを推定し、前記洗浄後のウェーハ
を密封可能な容器に収納し、雰囲気ガスとして超高純度
に精製した半導体級N、ガスを封入して保管したところ
、前記不良の発生は著しく改善されることを確認した。
そして、その原因はウェーハ保管時の雰囲気中に存在す
る有機物質の存在と関係が深いことをつきとめた。
請求項1記載の発明は、かかる知見に基づいてなされた
もので、2枚の鏡面ウェーハの一方を熱酸化して、当該
酸化膜を介し両者を接合して構成される素子形成用基板
の製造にあたり、前記熱酸化しない鏡面ウェーハを、鏡
面研磨して洗浄後接合するまでの間、有機物質が実質的
に含まれない清浄な雰囲気下で保管するようにしたもの
であるまた、請求項2記載の発明は、2枚の鏡面ウェー
ハの鏡面同士を直接接合して構成される素子形成用基板
の製造にあたり、前記鏡面ウェーハを、鏡面研磨して洗
浄後接合するまでの間、有機物質が実質的に含まれない
清浄な雰囲気下で保管するようにしたものである。
ここでいう洗浄な雰囲気とは、半導体級N2ガスを例に
とって説明すると、空気を液化して得た液体空気を深冷
分離法等で精製した99,999%以上の液体窒素を、
使用する際に気化し、高温の白金触媒に接触させて含有
する酸素を燃やしてH,Oとしてモレキュラーシーヴで
低温吸着したり、炭化水素ガスについては、活性炭等の
低温吸着によって除去される。炭化水素の低温吸着は極
めて有効で、通常、HC4,C,H,又はC,H,の形
で存在するが、容易に除去され、総量を0.01 pp
m以下にすることができる。かかる微量な炭化水素の分
析はガスクロマトグラフ質量分析法で行なう。
ところで、従来のクリーンルーム(クリーンベンチの場
合も同様)内の清浄空気は、その浄化方式からみて大気
中の化学物質、特に有機物質の除去は不完全であり、ま
たクリーンルーム内部で使用する化学薬品や溶剤、作業
者から発散する汚染物質に対しては無力である。
事実、クリーンルーム雰囲気中の有機物質の一例として
メタンを対象に冷却濃縮ガスクロマトグラフ法で分析し
たところ、10ppm以上のレベルで検出された。
クリーンルーム中に存在し得る有機物質は、大気中に存
在する化石燃料消費の副成物であったり、周辺の環境に
特別に存在する物質であったり、グリーンルーム内で使
用している薬品、溶剤であったりで特定できないが、特
別の事情がない限りメタン系の炭化水素の管理により、
他の有機物質の存在を類推するか、または全炭化水素化
合物(THC:Total  Hydrocarbon
)として分析管理することが可能である。したがって、
クリーンルーム雰囲気中のTHCが0.01ppm以下
で管理されていれば、ウェーハ保管には何ら支障は生じ
ない。
またこの雰囲気条件を安定に維持してウェーハを保管す
る手段は、密閉可能な容器の使用が最も簡便であり、例
えばウェーハ輸送に使用する容器で気密性の高いもの、
また気密性の無いカセットや容器を使用する場合は、こ
の目的のために特別に設計された密室か気密性を有する
パック中に保管するなどしてもよい。
[作用] 本発明によれば、有機物質が実質的に含まれない雰囲気
下でウェーハを保管するので、清浄化されたウェーハ鏡
面の有機物質による汚染が防止され、結果としてウェー
ハ接合時におけるボイドの発生が減少するものと思われ
る。その理由は定かでないが鏡面研磨後、洗浄されたウ
ェーハの表面は親水性の状態にあり、これがウェーハ接
合に寄与するものとされているが、前記有機物質による
表面汚染はその部分の親水性を阻害して、これがボイド
不良発生の原因となるものと推定される。
[実施例] 以下、本発明に係る素子形成用基板の製造方法の実施例
を図面に基づいて説明する。
第1図(C)にはSOI構造の当該基板の縦断面図が示
されている。
この基板はベースウェーハ1aとボンドウェーハ1bと
を酸化膜ICを介し圧着加熱して得たウェーハ接合体を
、そのウェーハ1b外側より研磨または/およびエツチ
ング等により薄膜化することにより製造されるものであ
る。
これを第2図の工程図で説明すると、鏡面研磨後に洗浄
されたベースウェーハ1aを、清浄なPP(ポリプロピ
レン)樹脂製のカセットにセットした後、当該カセット
を更にPP樹脂製の蓋付き収納箱に入れ、当該箱内雰囲
気を有機物質が実質的に含まれない半導体級高純度N、
ガスで置換し、その隙間をテープでシールする。そして
この収納箱を更にアルミニウム箔製の袋に入れ、当該袋
内雰囲気を半導体級高純度N、ガスで置換し、ウェーハ
1aを完全に清浄な雰囲気下で保管する。
他方ボンドウェーハ1bを石英ボートにセットし、熱酸
化炉内へ送り込み、その全面に酸化膜ICを形成させた
後取り出して冷却後、パーティクルその他の汚染物除去
のための洗浄を行なう。
この酸化膜形成後に洗浄されたウェーハ1bも、これが
ウェーハ1aと接合されるまでの間に時間を要するとき
には、前記ウェーハ1aの場合と同じように有機物質が
実質的に含まれない清浄な雰囲気下で保管するのが望ま
しい。
なおウェーハ1b全面に形成される酸化膜厚さは約0.
8μmである。
次に試験結果を示す。
(試験1) この試験では、クリーンベンチ内雰囲気からの影響を調
べるため、洗浄直後のベースウェーハとボンドウェーハ
とを用意し、これらをクリーンベンチ内に放置しておく
時間を変えた。そして、その後に接合したものについて
のボイド不良発生率を調べた。
以下の試験では何れの場合もボイドの検出は超音波探傷
計を用いて行ない、ボイドが接合面に1個でも見つかっ
た場合には、ボイド不良として扱った。
1、条件 (イ)試験に使用したウェーハ ベースウェーハについては直径150mmψ、引上げ結
晶軸(100)、抵抗率0.01Ω印程度のP型低抵抗
ウェーハを、ボンドウェーハについては150mmψ、
(100)、抵抗率10Ωm程度のP型窩抵抗ウェーハ
の全面に厚さ約0.8μmの熱酸化膜を形成したものを
用いた。
(ロ)クリーンベンチ内のクリーン度 0.3μm以上のパーティクルが5個/f”以下となる
ように制御した。
2、方法 ■鏡面研磨後洗浄しそれぞれ2時間クリーンベンチ内に
放置しておいたベースウェーハおよびボンドウェーハを
接合した各1o枚単位のサンプル基板81〜S、を作成
した。
■また、鏡面研磨し洗浄直後のベースウェーハと、洗浄
直後のボンドウェーハとを接合した各10枚単位のサン
プル基板S、〜S1.を作成した。
■作成したサンプル基板S1〜S1゜についてのボイド
不良発生率を調べた。
3、結果 この結果が第3図に示されている。
この第3図からは、洗浄後2時間放置しておいたベース
ウェーハおよびボンドウェーハを接合したサンプル基板
81〜S6では、ボイド不良発生率が80%以上と極め
て高いことが判る。一方、この第3図からは、洗浄直後
のベースウェーハおよびボンドウェーハを接合したサン
プル基板86〜S8゜では、ボイド不良発生率が10%
以下と極めて低いことが判る。
(試験2) この試験では、クリーンベンチ内雰囲気に含まれるパー
ティクルの影響を調べるため、洗浄直後のベースウェー
ハおよびボンドウェーハを用意し、それら両者をクリー
ンベンチ内にそのままの状態で所定時間放置しておいた
ものと、半導体級の高純度N3ガス雰囲気の下にそれら
両者を所定時間放置しておいたものとのパーティクル数
を調べた。
また、クリーンベンチ内にそのままの状態で所定時間放
置しておいたもの同士を接合したサンプル基板と、半導
体級の高純度N、ガス雰囲気の下に所定時間放置してお
いたもの同士を接合したサンプル基板とにおけるボイド
不良発生率を調べた。
1、条件 (イ)試験に使用したウェーバ ベースウェーバについては150mmψ、(100)、
抵抗率0.01Ω印程度のP型低抵抗ウェーハを、ボン
ドウェーバについては150mmψ、(100)、抵抗
率100cm程度のP型窩抵抗ウェーハの全面に厚さ約
0.8μmの熱酸化膜を形成したものを用いた。
(ロ)クリーンベンチ内のクリーン度 0.3μm以上のパーティクルが5個/f”以下となる
ように制御した。
2、方法 01時間クリーンベンチ内に放置しておいたベースウェ
ーハと、半導体級高純度N、ガス雰囲気の下に1時間保
管しておいたベースウェーハとにおけるパーティクル数
をサーフスキャンによって計数して比較した。同じく、
1時間クリーンベンチ内に放置しておいたボンドウェー
バと、半導体級高純度N、ガス雰囲気の下に1時間保管
しておいたボンドウェーハとにおけるパーティクル数を
サーフスキャンによって計数して比較した。
■次に、それぞれ1時間クリーンベンチ内に放置してお
いたベースウェーハおよびボンドウェーハを接合したサ
ンプル基板のボイド不良発生率と、それぞれ1時間半導
体級高純度N1ガス雰囲気の下に保管しておいたベース
ウェーハおよびボンドウェーバを接合したサンプル基板
のボイド不良発生率とを比較してみた。
3、結果 この結果、1時間クリーンベンチ内に放置しておいたベ
ースウェーハと半導体級高純度N8ガス雰囲気下で1時
間保管しておいたベースウェーハ、1時間クリーンベン
チ内に放置しておいたボンドウェーハと半導体級高純度
N、ガス雰囲気下で1時間保管しておいたボンドウェー
ハとにおけるパーティクル数を比較したものでは、さほ
ど差がないことが確認された。
しかし、それぞれ1時間クリーンベンチ内に放置してお
いたベースウェーハおよびボンドウェーハを接合したサ
ンプル基板10枚についてのボイド不良発生数と、それ
ぞれ1時間半導体級高純度N、ガス雰囲気下で保管して
おいたベースウェーハおよびボンドウェーハを接合した
サンプル基板10枚についてのボイド不良発生数とを比
較すると、前者の場合8枚の不良品があったのに対し、
後者の場合1枚しか不良が発生しなかった。
この点から、ボイド不良発生率は、クリーンベンチ内雰
囲気に含まれるパーティクルに依存しないことが判る。
(試験3) この試験では、ウェーハの保管雰囲気を変えた場合のボ
イド不良発生率を調べた。
1、条件 (イ)試験に使用したウェーバ ベースウェーバについては150mmψ、(100)、
抵抗率0.02Ω口程度のP型低抵抗ウェーハを、ボン
ドウェーハについては150mmψ、(100)、抵抗
率12Ω印程度のP型窩抵抗ウェーハの全面に厚さ約0
.8μmの熱酸化膜を形成したものを用いた。
(ロ)保管雰囲気 ■有機物質(THC)の含有量0.lppm以下の半導
体級高純度N、ガス雰囲気 ■有機物質(THC)の含有量10ppm以上の高純度
N3ガス雰囲気 ■有機物質(THC)の含有量0.lppm以下の半導
体級高純度Arガス雰囲気 ■有機物質(THC)の含有量10ppm以上の高純度
Arガス雰囲気 2、方法 上記各雰囲気にて1時間保管しておいたベースウェーハ
およびボンドウェーハを接合したサンプル基板各10枚
についてのボイド不良発生率を比較してみた。
3、結果 この結果、■、■の場合いずれもボイド不良発生率が1
0%以下であったのに対して、■、■ではボイド不良発
生率が30%以上となった。この結果から、ボイド不良
の発生は、有機物質(THC)の存在に大きく依存する
ことが判った。
(他の試験) なお、(試験3)の雰囲気条件■、■で保管されたもの
について、どの程度の時間保管できるかニツイテ調べた
が、いずれも26日間経過後の接合において、ボイド不
良のものは発生しなかった。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例では、Siウェーハ同士を直接また
は間接的に接合する素子形成用基板について述べたが、
サファイヤ、石英ガラス等の絶縁基板と半導体単結晶ウ
ェーハを接合したもの即ちSoS基板のSiウェーハの
保管にも適用できる。
なお、上記実施例は、一方のウェーハの熱酸化により形
成した熱酸化膜を介する接合における酸化膜が形成され
ない側のウェーハの保管を有機物質を実質的に含まない
雰囲気下で行なう場合について述べたが、これは酸化膜
が形成される側のつ工−ハにおいては第2図の工程図に
示すように酸化工程を経るので保管殊に洗浄後の保管が
通常短いことを考慮したものである。したがって、当該
洗浄後の保管時間が長くなる場合には、酸化膜を有する
ウェーハの場合も、有機物質を含まない雰囲気中に保管
することが好ましい。もっとも、片面ウェーハの酸化膜
接合におけるボイド不良発生率が小さい場合にも、それ
により更に改善が図れることは勿論である。
[発明の効果コ 本願で開示の発明により得られる効果を簡単に説明すれ
ば、本発明は高価なSiウェーハ同士を接合不良のない
よう完全強固に接合する方法を提供するので、これによ
り製造される素子形成用基板の製造歩留りは向上してコ
ストダウンに寄与すると同時に、同基板の品質向上と安
定化によって、これを用いて製造される半導体素子の品
質歩留りも合わせて向上するという二重の効果が得られ
る。
【図面の簡単な説明】
第1図(A)〜(C)はSOI構造の素子形成用基板の
製造方法の各製造工程を示す図、第2図は本発明に係る
ウェーハの保管方法を適用する素子形成用基板の製造工
程の説明図、第3図は洗浄後2時間放置しておいたベー
スウェーハおよびボンドウェーハを接合したサンプル基
板81〜S、と、洗浄直後のベースウェーハおよびボン
ドウェーハを接合したサンプル基板S、〜S1.とにお
けるボイド不良発生率を示すグラフである。 1a・・・・ベースウェーハ、lb・・・・ボンドウェ
ーハ、1c・・・・酸化膜。 第 図 (A) (B) 第 図 先壬形八冴瓜仮

Claims (2)

    【特許請求の範囲】
  1. (1)2枚の鏡面ウェーハの一方を熱酸化して、当該酸
    化膜を介し両者を接合して構成される半導体素子形成用
    基板の製造にあたり、前記熱酸化しない鏡面ウェーハを
    、鏡面研磨して洗浄後接合するまでの間、有機物質が実
    質的に含まれない清浄な雰囲気下で保管することを特徴
    とするウェーハの保管方法。
  2. (2)2枚の鏡面ウェーハの鏡面同士を直接接合して構
    成される半導体素子形成用基板の製造にあたり、前記鏡
    面ウェーハを、鏡面研磨して洗浄後接合するまでの間、
    有機物質が実質的に含まれない清浄な雰囲気下で保管す
    ることを特徴とするウェーハの保管方法。
JP20025390A 1990-07-27 1990-07-27 ウェーハの保管方法 Expired - Lifetime JP2849178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20025390A JP2849178B2 (ja) 1990-07-27 1990-07-27 ウェーハの保管方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20025390A JP2849178B2 (ja) 1990-07-27 1990-07-27 ウェーハの保管方法

Publications (2)

Publication Number Publication Date
JPH0484431A true JPH0484431A (ja) 1992-03-17
JP2849178B2 JP2849178B2 (ja) 1999-01-20

Family

ID=16421307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20025390A Expired - Lifetime JP2849178B2 (ja) 1990-07-27 1990-07-27 ウェーハの保管方法

Country Status (1)

Country Link
JP (1) JP2849178B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997041590A1 (fr) * 1996-04-26 1997-11-06 Sumitomo Sitix Corporation Procede d'assemblage de substrat en semi-conducteur au silicium
US5863808A (en) * 1995-08-30 1999-01-26 Shin-Etsu Handotai Co., Ltd. Method of storing and transporting wafers and method of determining the amount of organic materials attached to stored wafers
JP2005354078A (ja) * 2004-06-10 2005-12-22 Soi Tec Silicon On Insulator Technologies 材料複合体ウェーハの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863808A (en) * 1995-08-30 1999-01-26 Shin-Etsu Handotai Co., Ltd. Method of storing and transporting wafers and method of determining the amount of organic materials attached to stored wafers
WO1997041590A1 (fr) * 1996-04-26 1997-11-06 Sumitomo Sitix Corporation Procede d'assemblage de substrat en semi-conducteur au silicium
JP2005354078A (ja) * 2004-06-10 2005-12-22 Soi Tec Silicon On Insulator Technologies 材料複合体ウェーハの製造方法
JP4508955B2 (ja) * 2004-06-10 2010-07-21 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 材料複合体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2849178B2 (ja) 1999-01-20

Similar Documents

Publication Publication Date Title
US6312797B1 (en) Method for manufacturing bonded wafer and bonded wafer
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
TW465101B (en) Semiconductor substrate and method for producing the same
JP5064695B2 (ja) Soi基板の製造方法
US20050148161A1 (en) Method of preventing surface roughening during hydrogen prebake of SiGe substrates
TW476113B (en) SOI substrate and method and system for manufacturing the same
Esser et al. Improved Low-Temperature Si Si Hydrophilic Wafer Bonding
JPH0484431A (ja) ウェーハの保管方法
JP4700652B2 (ja) 層構造の製造方法
JPH1140786A (ja) 半導体基板及びその製造方法
JP2007141946A (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
CA1316273C (en) Method of storing semiconductor substrate
EP2077576A1 (en) Process for preparing cleaned substrates suitable for epitaxial growth
JPH0636407B2 (ja) 半導体ウエーハ接合方法
US6806202B2 (en) Method of removing silicon oxide from a surface of a substrate
JP2595935B2 (ja) 表面清浄化方法
JP4239324B2 (ja) 張り合わせsoiウェーハの製造方法
JPH0669087A (ja) シリコン基板の形成方法
WO1999022403A1 (en) Process and apparatus for preparation of epitaxial silicon layers free of grown-in defects
Matsumae et al. Hydrophilic direct bonding of monocrystalline (111) diamond substrate onto Si wafer
Ishihara et al. Economical clean dry air system for closed manufacturing system
JP2637950B2 (ja) 表面清浄化方法
JP3925374B2 (ja) シリコンエピタキシャルウェーハの製造方法及び酸化膜有無判定方法
JP2000277526A (ja) 半導体製造装置及びそれを用いた半導体部材の製造方法
JPH1032168A (ja) シリコン基板表面の保護膜形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071106

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12